KR20040087426A

KR20040087426A - Liquid crystal display and apparatus and method for driving thereof

Info

Publication number: KR20040087426A
Application number: KR1020030021638A
Authority: KR
Inventors: 송장근
Original assignee: 삼성전자주식회사
Priority date: 2003-04-07
Filing date: 2003-04-07
Publication date: 2004-10-14
Also published as: CN101295488B; KR100514080B1; CN101295488A

Abstract

PURPOSE: A liquid crystal display device, an apparatus and a method for driving the same are provided to increase the response speed of the liquid crystal display device by outputting the correction gray level signal for pre-tilting the liquid crystal. CONSTITUTION: A liquid crystal display device includes a gray level correction unit(400), a data driver(300), a gate driver(200) and a liquid crystal panel(100). The gray level correction unit(400) receives an original gray level signal from the data gray level source and outputs the correction gray level signal corresponding to the current frame by considering the original gray level signals of the previous frame, the current frame and the following frame. The data driver(300) outputs the image signal by changing the data voltage corresponding to the correction gray level signal. The gate driver(200) subsequently supplies the scan signal. And, the liquid crystal panel(100) is provided with a plurality of gate lines for transferring the scan signal, a plurality of gate lines, a plurality of the data lines and a plurality of switch devices connected to the gate lines and the data lines.

Description

Liquid crystal display and its driving apparatus and method {LIQUID CRYSTAL DISPLAY AND APPARATUS AND METHOD FOR DRIVING THEREOF}

본 발명은 액정 표시 장치와 이의 구동 장치 및 방법에 관한 것으로, 보다 상세하게는 액정의 고속 응답을 위한 액정 표시 장치와 이의 구동 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving device and method thereof, and more particularly, to a liquid crystal display device and a driving device and method thereof for high-speed response of liquid crystals.

일반적으로 액정 표시 장치(LCD)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(electric field)를 인가하고 상기 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시장치이다. 이러한 액정 표시 장치는 휴대가 간편한 플랫 패널형 디스플레이 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(Thin Film Transistor: TFT)를 스위칭 소자로 이용한 액정 표시 장치가 주로 이용되고 있다.In general, a liquid crystal display (LCD) applies an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and adjusts the intensity of the electric field to control the amount of light transmitted through the substrate, thereby causing a desired image. It is a display device that obtains a signal. Such a liquid crystal display is typical among portable flat panel displays, and among them, a liquid crystal display using a thin film transistor (TFT) as a switching element is mainly used.

최근에는 액정 표시 장치가 컴퓨터용 모니터뿐만 아니라 텔레비전까지 그 영역을 확대하여 사용됨에 따라 동화상을 구현할 필요가 증가하게 되었다. 그러나, 종전의 액정 표시 장치는 응답속도가 느리기 때문에 동화상을 구현하기 어렵다는 단점이 있었다. 이러한 응답속도 문제를 개선하기 위해 종래에는 OCB(Optically Compensated Band) 모드를 사용하거나, 강유전성 액정(FLC; Ferro-Electric Liquid Crystal) 물질을 사용하는 액정 표시 장치를 사용하였다.In recent years, as liquid crystal displays are used not only for computer monitors but also for televisions, the need for realizing moving images increases. However, the conventional liquid crystal display device has a disadvantage in that it is difficult to implement a moving image because of a slow response speed. In order to improve the response speed problem, conventionally, an OCB (Optically Compensated Band) mode or a liquid crystal display using a ferro-electric liquid crystal (FLC) material is used.

그러나, 이와 같은 OCB 모드나 FLC를 사용하기 위해서는 액정 표시 장치의 패널 구조를 바꾸어야 하는 문제점이 있다.However, there is a problem in that the panel structure of the liquid crystal display device needs to be changed in order to use such an OCB mode or FLC.

이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 보상된 데이터 전압을 인가하여 액정의 응답 속도를 고속화하기 위한 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display for speeding up a response speed of a liquid crystal by applying a compensated data voltage.

또한, 본 발명의 다른 목적은 상기한 액정 표시 장치의 구동 장치를 제공하는 것이다.Another object of the present invention is to provide a driving device of the liquid crystal display device described above.

또한, 본 발명의 또 다른 목적은 상기한 액정 표시 장치의 구동 방법을 제공하는 것이다.Further, another object of the present invention is to provide a driving method of the liquid crystal display device described above.

도 1은 액정 표시 장치에서 각 화소의 등가회로를 나타내는 도면이다.1 is a diagram illustrating an equivalent circuit of each pixel in a liquid crystal display.

도 2는 종래 구동 방식으로 인가되는 데이터 전압 및 화소 전압을 나타내는 도면이다.2 is a diagram illustrating a data voltage and a pixel voltage applied by a conventional driving method.

도 3은 종래 구동 방식에 따른 액정 표시 장치의 투과율을 나타내는 도면이다.3 is a diagram illustrating a transmittance of a liquid crystal display according to a conventional driving method.

도 4는 액정 표시 장치의 전압-유전율간의 관계를 모델링한 도면이다.4 is a diagram illustrating a model between a voltage and a dielectric constant of a liquid crystal display.

도 5a는 액정 동작시 시간에 따른 휘도 특성을 나타낸 도면이고, 도 5b는 PVA 모드에서 블랙 전압에 따른 액정 온 시간과 액정 오프 시간을 설명하기 위한 도면이다.5A is a diagram illustrating luminance characteristics according to time during liquid crystal operation, and FIG. 5B is a diagram for describing liquid crystal on time and liquid crystal off time according to black voltage in PVA mode.

도 6은 본 발명에 따른 데이터 전압 인가방법을 나타내는 도면이다.6 is a view showing a data voltage application method according to the present invention.

도 7은 본 발명에 따른 액정 표시 장치를 설명하기 위한 도면이다.7 is a view for explaining a liquid crystal display device according to the present invention.

도 8은 본 발명의 일실시예에 따른 데이터 계조 신호 보정부를 설명하기 위한 도면이다.8 is a diagram for describing a data gray level signal correcting unit according to an exemplary embodiment of the present invention.

도 9a 내지 도 9d는 상기한 도 8의 데이터 계조 신호 보정부의 동작을 개념적으로 설명하기 위한 도면이다.9A to 9D are views for conceptually explaining the operation of the data gray level signal correcting unit of FIG. 8.

도 10은 본 발명의 일실시예에 따른 입력 신호 대비 출력 파형을 나타낸 파형도이다.10 is a waveform diagram illustrating an output waveform compared to an input signal according to an embodiment of the present invention.

도 11은 본 발명의 다른 실시예에 따른 데이터 계조 신호 보정부를 설명하기 위한 도면이다.FIG. 11 is a diagram for describing a data gray level signal correcting unit according to another exemplary embodiment.

도 12a 내지 도 12d는 상기한 도 11의 데이터 계조 신호 보정부의 동작을 개념적으로 설명하기 위한 도면이다.12A to 12D are views for conceptually explaining the operation of the data gray level signal correcting unit of FIG. 11.

도 13은 본 발명의 다른 실시예에 따른 입력 신호 대비 출력 파형을 나타낸 파형도이다.13 is a waveform diagram illustrating an output waveform relative to an input signal according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 액정 표시 패널 200 : 게이트 드라이버100: liquid crystal display panel 200: gate driver

300 : 데이터 드라이버 400 : 데이터 계조 신호 보정부300: data driver 400: data gradation signal correction unit

410, 450 : 합성기 412, 414, 452 : 프레임 메모리410, 450: synthesizer 412, 414, 452: frame memory

416, 454 : 컨트롤러 418, 456 : 데이터 계조 신호 변환기416, 454: controller 418, 456: data gradation signal converter

420, 458 : 분리기420, 458 Separator

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 데이터 계조 소스로부터 원시 계조 신호를 수신하고, 이전 프레임의 원시 계조 신호와 현재 프레임의 원시 계조 신호와 다음 프레임의 원시 계조 신호를 고려하여 상기 현재 프레임에 대응하는 보정 계조 신호를 출력하는 데이터 계조 신호 보정부; 상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 출력하는 데이터 드라이버; 스캔 신호를 순차적으로 공급하는 게이트 드라이버; 및 상기 스캔 신호를 전달하는 다수의 게이트 라인과, 상기 화상 신호를 전달하는 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인과 상기 데이터 라인에 연결되어 있는 스위칭 소자를 구비하는 매트릭스 형태로 배열된 다수의 화소를 포함하는 액정 표시 패널을 포함하여 이루어진다.According to one aspect of the present invention, a liquid crystal display device receives a raw grayscale signal from a data grayscale source, and includes a raw grayscale signal of a previous frame, a raw grayscale signal of a current frame, and a raw grayscale of a next frame. A data gradation signal correction unit for outputting a correction gradation signal corresponding to the current frame in consideration of a signal; A data driver for outputting an image signal by changing to a data voltage corresponding to the correction gray level signal; A gate driver for sequentially supplying scan signals; And a plurality of gate lines that transmit the scan signal, a plurality of data lines that are insulated from and cross the gate lines that transmit the image signal, and are formed in an area surrounded by the gate lines and the data lines, respectively. And a liquid crystal display panel including a plurality of pixels arranged in a matrix form having a switching element connected to the data line.

또한, 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치의 구동 장치는, 다수의 게이트 라인과, 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결된 스위칭 소자를 갖고서 매트릭스 타입으로 배열된 다수의 화소를 포함하는 액정 표시 장치의 구동 장치에 있어서, 데이터 계조 소스로부터 원시 계조 신호를 수신하고, 이전 프레임의 원시 계조 신호와 현재 프레임의 원시 계조 신호와 다음 프레임의 원시 계조 신호를 고려하여 상기 현재 프레임에 대응하는 보정 계조 신호를 출력하는 데이터 계조 신호 보정부; 상기 보정 계조 신호에 대응하는 데이터 전압으로 바꾸어 화상 신호를 상기 데이터 라인에 출력하는 데이터 드라이버; 및 스캔 신호를 상기 게이트 라인에 순차적으로 공급하는 게이트 드라이버를 포함하여 이루어진다.In addition, a driving device of a liquid crystal display according to another aspect of the present invention includes a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, the gate lines and A driving device of a liquid crystal display device comprising a plurality of pixels formed in a region surrounded by data lines and arranged in a matrix type, each having a switching element connected to the gate line and the data line, wherein the raw gray level signal is obtained from a data grayscale source. A data gradation signal correcting unit configured to receive and output a correction gradation signal corresponding to the current frame in consideration of the original gradation signal of the previous frame, the original gradation signal of the current frame, and the raw gradation signal of the next frame; A data driver for outputting an image signal to the data line by converting the data voltage into a data voltage corresponding to the correction gray level signal; And a gate driver sequentially supplying a scan signal to the gate line.

또한, 상기한 본 발명의 또 다른 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치의 구동 방법은, 다수의 게이트 라인과, 상기 게이트 라인과 절연되어 교차하는 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인에 연결된 스위칭 소자를 갖고서 매트릭스 타입으로 배열된 다수의 화소를 포함하는 액정 표시 장치의 구동 방법에 있어서, (a) 상기 게이트 라인에 주사신호를 순차적으로 공급하는 단계; (b) 화상 신호 소스로부터 원시 화상 신호를 수신하고, 이전 프레임의 원시 화상 신호와 현재 프레임의 원시 화상 신호와 다음 프레임의 원시 화상 신호를 고려하여 현재 프레임에 대응하여 보정 화상 신호를 생성하는 단계; 및 (c) 생성된 보정 화상 신호에 대응하는 데이터 전압을 상기 데이터 라인에 공급하는 단계를 포함하여 이루어진다.In addition, a driving method of a liquid crystal display according to another aspect of the present invention includes a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, and the gate lines. And a plurality of pixels formed in a region surrounded by a data line and arranged in a matrix type, each having a switching element connected to the gate line and the data line, the method comprising: (a) at the gate line; Sequentially supplying scan signals; (b) receiving a raw picture signal from a picture signal source and generating a corrected picture signal corresponding to the current frame in consideration of the raw picture signal of the previous frame, the raw picture signal of the current frame, and the raw picture signal of the next frame; And (c) supplying a data voltage corresponding to the generated corrected image signal to the data line.

이러한 액정 표시 장치와 이의 구동 장치 및 방법에 의하면, 현재 프레임의 계조 신호가 인가됨에 따라 이전 프레임의 계조 신호와 다음 프레임의 계조 신호를 고려하여 보정된 계조 신호를 현재 프레임에 인가하므로써 액정의 응답 속도를 고속화시킬 수 있다.According to the liquid crystal display and the driving apparatus and method thereof, the response speed of the liquid crystal is applied by applying the gray level signal corrected in consideration of the gray level signal of the previous frame and the next frame gray level to the current frame as the gray level signal of the current frame is applied. Can be speeded up.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

일반적으로 액정 표시 장치는 주사 신호를 전달하는 다수의 게이트 라인과 이 게이트 라인에 교차하여 형성되며 데이터 전압을 전달하는 데이터 라인을 포함한다. 또한 액정 표시 장치는 이들 게이트 라인과 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 게이트 라인 및 데이터 라인과 스위칭 소자를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다.In general, the liquid crystal display includes a plurality of gate lines that transmit scan signals and data lines that cross the gate lines and transmit data voltages. In addition, the liquid crystal display includes a plurality of pixels formed in a region surrounded by the gate lines and the data lines, and connected to each other through the gate lines, the data lines, and the switching elements.

상기 액정 표시 장치에서 각 화소는 액정을 유전체로서 갖는 캐패시터 즉, 액정 캐패시터로 모델링할 수 있는데, 이러한 액정 표시 장치에서의 각 화소의 등가회로는 도 1과 같다.In the liquid crystal display, each pixel may be modeled as a capacitor having a liquid crystal as a dielectric, that is, a liquid crystal capacitor. An equivalent circuit of each pixel in the liquid crystal display is illustrated in FIG. 1.

도 1에 도시한 바와 같이, 액정 표시 장치의 각 화소는 데이터 라인(Dm)과 게이트 라인(Sn)에 각각 소스 전극과 게이트 전극이 연결되는 TFT(10)와 TFT의 드레인 전극과 공통전압(Vcom) 사이에 연결되는 액정 캐패시터(Cl)와 TFT의 드레인 전극에 연결되는 스토리지 캐패시터(Cst)를 포함한다.As shown in FIG. 1, each pixel of the liquid crystal display includes a TFT 10 having a source electrode and a gate electrode connected to a data line Dm and a gate line Sn, and a drain electrode and a common voltage Vcom of the TFT, respectively. ) And a storage capacitor (Cst) connected to the liquid crystal capacitor (Cl) connected to the drain electrode of the TFT.

동작시, 게이트 라인(Sn)에 게이트 온 신호가 인가되어 TFT(10)가 턴-온되면, 데이터 라인에 공급된 데이터 전압(Vd)이 TFT(10)를 통해 각 화소 전극(도시하지 않음)에 인가된다. 그러면, 화소 전극에 인가되는 화소 전압(Vp)과 공통 전압(Vcom)의 차이에 해당하는 전계가 액정(도 1에서는 등가적으로 액정 캐패시터로 나타내었음)에 인가되어 이 전계의 세기에 대응하는 투과율로 빛이 투과되도록 한다. 이때, 화소 전압(Vp)은 1 프레임 동안 유지되어야 하는데, 도 1에서 스토리지 캐패시터(Cst)는 화소 전극에 인가된 화소 전압(Vp)을 유지하기 위해 보조적으로 사용된다.In operation, when a gate on signal is applied to the gate line Sn and the TFT 10 is turned on, the data voltage Vd supplied to the data line is transferred through the TFT 10 to each pixel electrode (not shown). Is applied to. Then, an electric field corresponding to the difference between the pixel voltage Vp and the common voltage Vcom applied to the pixel electrode is applied to the liquid crystal (equivalently represented by the liquid crystal capacitor in FIG. 1), and transmittance corresponding to the intensity of the electric field. To allow light to pass through. In this case, the pixel voltage Vp should be maintained for one frame. In FIG. 1, the storage capacitor Cst is used to maintain the pixel voltage Vp applied to the pixel electrode.

한편, 액정은 이방성 유전율을 갖기 때문에, 액정의 방향에 따라 유전율이 다른 특성이 있다. 즉, 전압이 인가됨에 따라 액정의 방향자가 변하면 유전율도 따라서 변하고 이에 따라 액정 캐패시터의 커패시턴스(이하에서는 이를 액정 커패시턴스라 한다.)도 변하게 된다. 일단 TFT가 온되는 구간동안 액정 캐패시터에 전하를 공급한 후, TFT가 오프 상태로 되는데, Q=CV이므로 상기 액정 커패시턴스가 변하면 액정에 걸리는 화소 전압(Vp)도 또한 변하게 된다.On the other hand, since the liquid crystal has an anisotropic dielectric constant, there is a characteristic that the dielectric constant is different depending on the direction of the liquid crystal. That is, when the director of the liquid crystal changes as the voltage is applied, the dielectric constant also changes accordingly, and thus the capacitance of the liquid crystal capacitor (hereinafter, referred to as liquid crystal capacitance) also changes. Once electric charge is supplied to the liquid crystal capacitor during the period in which the TFT is turned on, the TFT is turned off. Since Q = CV, when the liquid crystal capacitance changes, the pixel voltage Vp applied to the liquid crystal also changes.

노멀리 화이트 모드(Normally white mode) TN(twisted Nematics) 액정 표시 장치를 예를 들면, 화소에 공급되는 화소 전압이 0V인 경우에는 액정 분자가 기판에 평행한 방향으로 배열되어 있으므로 액정 커패시턴스는 C(0V)=ε_┴A/d가 된다. 여기서, ε_┴는 액정 분자가 기판에 평행한 방향으로 배열된 경우 즉, 액정 분자가 빛의 방향과 수직한 방향으로 배열된 경우의 유전율을 나타내며, A와 d는 각각 액정 표시 장치 기판의 면적과 기판 사이의 거리를 나타낸다. 풀-블랙(full black)을 구현하기 위한 전압이 5V라 하면 액정에 5V가 인가되는 경우 액정 분자가 기판에 수직한 방향으로 배열되므로 액정 커패시턴스는 C(5V)= ε_┴A/d가 된다. TN 모드에 사용되는 액정의 경우에는 ε_∥- ε_┴〉0 이므로 액정에 인가되는 화소 전압이 높아질수록 액정 커패시턴스가 더 커지게 된다.Normally white mode TN (twisted Nematics) liquid crystal display, for example, when the pixel voltage supplied to the pixel is 0V, the liquid crystal capacitance is arranged in a direction parallel to the substrate, so that the liquid crystal capacitance is C ( 0V) = ε _┴ A / d. Here, ε _을 represents the permittivity when the liquid crystal molecules are arranged in a direction parallel to the substrate, that is, when the liquid crystal molecules are arranged in a direction perpendicular to the direction of the light, and A and d are the area of the liquid crystal display substrate, respectively. The distance between the substrates is shown. When the voltage for realizing full black is 5V, when 5V is applied to the liquid crystal, the liquid crystal molecules are arranged in a direction perpendicular to the substrate, so that the liquid crystal capacitance is C (5V) = ε _┴ A / d. In the case of the liquid crystal used in the TN mode, since ε _∥ − ε _┴ > 0, the higher the pixel voltage applied to the liquid crystal, the larger the liquid crystal capacitance.

n 번째 프레임에서 풀-블랙을 만들기 위해 TFT가 충전시켜야 하는 전하량은C(5V)×V이다. 그러나, 바로 전 프레임인 n-1 번째 프레임에서 풀-화이트(V_n-1= 0V)였다고 가정하면 TFT의 턴-온 시간 동안에는 액정이 미처 응답하기 전이므로 액정 커패시턴스는 C(0V)가 된다. 따라서, 풀-블랙을 만들기 위해 n 번째 프레임에서 5V의 데이터 전압(Vd)을 인가하더라도 실제 화소에 충전되는 전하량은 C(0V)×5V가 되고, C(0V)〈 C(5V)이므로 액정에 실제 공급되는 화소 전압(Vp)은 5V에 못 미치게 되는 화소 전압(예를 들어 3.5V)이 인가되어 풀-블랙이 구현되지 않는다.The amount of charge that the TFT must charge to make full-black in the nth frame is C (5V) × V. However, assuming that the previous frame is full-white (V _n-1 = 0V) in the n-1th frame, the liquid crystal capacitance becomes C (0V) since the liquid crystal does not respond during the turn-on time of the TFT. Therefore, even if the data voltage Vd of 5V is applied in the nth frame to make full-black, the amount of charge charged in the actual pixel is C (0V) × 5V, and C (0V) <C (5V). The pixel voltage Vp actually supplied is applied with a pixel voltage less than 5V (for example, 3.5V), so that full-black is not implemented.

또한, 다음 프레임인 n+1 번째 프레임에서 풀-블랙을 구현하기 위해 데이터 전압(Vd)을 5V로 인가한 경우에는 액정에 충전되는 전하량은 C(3.5V)×5V가 되고, 결국 액정에 공급되는 전압(Vp)은 3.5V와 5V 사이가 된다. 이와 같은 과정을 되풀이하면 결국 몇 프레임 후에 화소 전압(Vp)이 원하는 전압에 도달하게 된다.In addition, when the data voltage Vd is applied at 5 V in order to realize full-black in the next frame, the n + 1 th frame, the amount of charge charged in the liquid crystal becomes C (3.5 V) × 5 V, which is eventually supplied to the liquid crystal. The voltage Vp becomes between 3.5V and 5V. If this process is repeated, the pixel voltage Vp reaches a desired voltage after several frames.

이를 계조의 관점에서 설명하면, 임의의 화소에 인가되는 신호(화소전압)가 낮은 계조에서 높은 계조로(또는 높은 계조에서 낮은 계조로) 바뀌는 경우, 현재 프레임의 계조는 이전 프레임의 계조의 영향을 받기 때문에 바로 원하는 계조에 도달하지 못하고, 몇 프레임이 경과된 후에야 비로소 원하는 계조에 도달하게 된다. 마찬가지로, 현재 프레임의 화소의 투과율은 이전 프레임의 화소의 투과율의 영향을 받아 몇 프레임의 경과된 후에야 원하는 투과율을 얻을 수 있다.In terms of gray scale, when a signal (pixel voltage) applied to an arbitrary pixel is changed from low gray scale to high gray scale (or from high gray scale to low gray scale), the gray scale of the current frame is affected by the gray scale of the previous frame. Because it does not receive the desired gradation immediately, it does not reach the desired gradation until a few frames have elapsed. Similarly, the transmittance of the pixel of the current frame is influenced by the transmittance of the pixel of the previous frame to obtain the desired transmittance after a few frames have elapsed.

한편, n-1 프레임이 풀-블랙이고 즉, 화소 전압(Vp)이 5V이고, n 프레임에서 풀-블랙을 구현하기 위해 5V의 데이터 전압이 인가되었다고 하면, 액정 커패시턴스는 C(5V)이므로 화소에는 C(5V)×5V에 해당하는 전하량이 충전되고 이에 따라 액정의 화소 전압(Vp)은 5V가 된다.On the other hand, if n-1 frame is full-black, that is, the pixel voltage (Vp) is 5V, and a data voltage of 5V is applied to implement full-black in n frame, the liquid crystal capacitance is C (5V) The charge amount corresponding to C (5V) × 5V is charged, and thus the pixel voltage Vp of the liquid crystal is 5V.

이와 같이, 액정에 실제 공급되는 화소 전압(Vp)은 현재 프레임에 공급되는 데이터 전압뿐만 아니라 이전 프레임의 화소 전압(Vp)에 의해서도 결정된다.As such, the pixel voltage Vp actually supplied to the liquid crystal is determined not only by the data voltage supplied to the current frame but also by the pixel voltage Vp of the previous frame.

도 2는 종래의 구동방식으로 인가되는 경우의 데이터 전압 및 화소 전압을 나타내는 도면이다.2 is a diagram illustrating a data voltage and a pixel voltage when applied in a conventional driving method.

도 2에 도시한 바와 같이, 종래에는 이전 프레임의 화소 전압(Vp)을 고려하지 않고, 목표 화소 전압(Vw)에 해당하는 데이터 전압(Vd)을 매 프레임마다 인가하였다. 따라서, 실제 액정에 인가되는 화소 전압(Vp)은 앞서 설명한 바와 같이, 이전 프레임의 화소 전압에 대응하는 액정 커패시턴스에 의해 목표 화소 전압 보다 낮게 또는 높게 된다. 따라서, 몇 프레임이 지난 후에야 비로소 목표 화소 전압에 도달하게 된다.As shown in FIG. 2, the data voltage Vd corresponding to the target pixel voltage Vw is applied every frame without considering the pixel voltage Vp of the previous frame. Therefore, as described above, the pixel voltage Vp actually applied to the liquid crystal is lower or higher than the target pixel voltage by the liquid crystal capacitance corresponding to the pixel voltage of the previous frame. Therefore, the target pixel voltage is only reached after a few frames.

도 3은 이와 같은 종래의 구동 방법에 따른 액정 표시 장치의 투과율을 나타내는 도면이다.3 is a view showing transmittance of the liquid crystal display according to the conventional driving method.

도 3에 도시한 바와 같이, 종래에는 앞서 설명한 바와 같이 실제 화소 전압이 목표 화소 전압 보다 낮게 되기 때문에 액정의 응답시간이 1프레임 이내인 경우에도 몇 프레임이 지난 후에야 비로소 목표 투과율에 도달하게 된다.As shown in FIG. 3, since the actual pixel voltage is lower than the target pixel voltage as described above, the target transmittance is not reached until a few frames have passed even when the response time of the liquid crystal is within 1 frame.

하지만, 본 발명에서는 현재 프레임의 화상 신호(Pn)가 입력됨에 따라 이전 프레임의 화상 신호(Pn-1)와 다음 프레임의 화상 신호(Pn+1)와의 비교를 통해 다음과 같은 보정 신호(Pn')를 생성한 후, 보정된 화상 신호(Pn')를 각 화소에 인가한다. 여기서, 화상 신호(Pn)는 액정 표시 장치가 아날로그 구동 방식을 채용하는 경우에는 데이터 전압을 의미하나, 디지털 구동 방식을 채용하는 경우에는 상기 데이터 전압을 제어하기 위하여 이진화된 계조 신호(또는 계조 데이터)를 사용하므로 실제 화소에 인가되는 전압의 보정은 상기 계조 신호의 보정을 통해서 이루어진다.However, in the present invention, as the image signal Pn of the current frame is input, the following correction signal Pn 'is obtained by comparing the image signal Pn-1 of the previous frame with the image signal Pn + 1 of the next frame. ) Is applied, and the corrected image signal Pn 'is applied to each pixel. Here, the image signal Pn means a data voltage when the liquid crystal display adopts an analog driving method, but a gray level signal (or gradation data) that is binary to control the data voltage when the digital driving method is adopted. Since the correction of the voltage applied to the actual pixel is performed through the correction of the gray level signal.

첫째, 현재 프레임의 화상 신호(데이터 전압 또는 계조 신호)가 이전 프레임의 화상 신호와 같거나 유사하면 보정을 행하지 않는다.First, if the image signal (data voltage or gradation signal) of the current frame is the same as or similar to the image signal of the previous frame, no correction is made.

둘째, 현재 프레임의 계조 신호가 이전 프레임의 계조 신호보다 높은 경우에는 현재 프레임의 계조 신호보다 더 높은 보정된 계조 신호를 출력하고, 현재 프레임의 계조 신호가 이전 프레임의 계조 신호보다 낮은 경우에는 현재 프레임의 계조 신호 보다 더 낮은 보정된 계조 신호를 출력한다. 이때, 보정이 이루어지는 정도는 현재 프레임의 계조 신호와 이전 프레임의 계조 신호와 다음 프레임의 계조 신호의 차에 비례한다.Second, when the gray level signal of the current frame is higher than the gray level signal of the previous frame, a corrected gray level signal higher than the gray level signal of the current frame is output. When the gray level signal of the current frame is lower than the gray level signal of the previous frame, the current frame The corrected gradation signal is lower than that of the gradation signal. At this time, the degree of correction is proportional to the difference between the gradation signal of the current frame, the gradation signal of the previous frame and the gradation signal of the next frame.

이하에서는 일반적인 데이터 전압 보정 방법을 개략적으로 설명한다.Hereinafter, a general data voltage correction method will be described.

도 4는 액정 표시 장치의 전압-유전율간의 관계를 간단하게 모델링한 도면이다.4 is a diagram schematically illustrating a relationship between voltage and dielectric constant of a liquid crystal display.

도 4에서, 가로축은 화소 전압이며, 세로 축은 특정 화소 전압에서의 유전율(ε(v))과 액정이 기판에 평행한 방향으로 배열된 경우 즉, 액정이 빛의 투과 방향과 수직한 경우의 유전율(ε_┴)의 비를 나타낸다.In Fig. 4, the horizontal axis is the pixel voltage, and the vertical axis is the dielectric constant ε (v) at a specific pixel voltage and the dielectric constant when the liquid crystals are arranged in a direction parallel to the substrate, that is, when the liquid crystal is perpendicular to the transmission direction of light. The ratio of (ε _┴ ) is shown.

도 4에서는, ε(v)/ε_┴의 최대값 즉, ε(v)/ε_┴을 3이라 가정하였고, Vth와 Vmax를 각각 1V, 4V로 가정하였다. 여기서, Vth와 Vmax는 각각 풀-화이트 및 풀-블랙(또는 그 반대)에 해당하는 화소 전압을 나타낸다.In Figure 4, ε (v) / ε _┴ of the maximum value that is, was assumed to be 3 for ε (v) / ε _┴, assumed the Vth and Vmax respectively 1V, 4V. Here, Vth and Vmax represent pixel voltages corresponding to full-white and full-black (or vice versa), respectively.

스토리지 캐패시터의 커패시턴스(이하에서는 이를 스토리지 커패시턴스라 한다.)가 액정 커패시턴스의 평균값〈Cst〉와 같다고 하고, 액정 표시 장치 기판의 넓이 및 기판 사이의 거리를 각각 A와 d라 하면, 스토리지 커패시턴스 Cst는 다음의 수학식 1로 나타낼 수 있다.If the capacitance of the storage capacitor (hereinafter referred to as storage capacitance) is equal to the average value of the liquid crystal capacitance <Cst>, and the width of the liquid crystal display substrate and the distance between the substrates are A and d, respectively, the storage capacitance Cst becomes It can be represented by Equation 1 below.

여기서, Co = ε_┴A/d 이다.Here, Co = ε _┴ A / d.

도 4로부터, ε(v)/ε_┴는 다음의 수학식 2로 나타낼 수 있다.From FIG. 4, ε (v) / ε _┴ can be expressed by the following equation (2).

액정 표시 장치의 총 커패시턴스 C(V)는 액정 커패시턴스와 스토리지 커패시턴스의 합이므로, 액정 표시 장치의 커패시턴스는 C(V)는 수학식 1 및 2로부터 다음의 수학식 3으로 나타낼 수 있다.Since the total capacitance C (V) of the liquid crystal display is the sum of the liquid crystal capacitance and the storage capacitance, the capacitance of the liquid crystal display may be represented by the following equation (3) from equations (1) and (2).

화소에 인가되는 전하량 Q는 보존되므로, 다음의 수학식 4가 성립한다.Since the charge amount Q applied to the pixel is preserved, the following equation (4) holds.

여기서, Vn은 현재 프레임에 인가될 데이터 전압(반전 구동식의 경우에는 데이터 전압의 절대값)을 나타내며, C(V_n-1)는 이전 프레임(n-1 프레임)의 화소 전압에 대응하는 커패시턴스를 나타내며, C(Vf)는 현재 프레임(n 프레임)의 실제 화소 전압(Vf)에 대응하는 커패시턴스를 나타낸다.Here, Vn represents the data voltage to be applied to the current frame (absolute value of the data voltage in the case of the inversion driving type), C (V _n-1 ) is the capacitance corresponding to the pixel voltage of the previous frame (n-1 frame) C (Vf) denotes a capacitance corresponding to the actual pixel voltage Vf of the current frame (n frame).

수학식 3 및 수학식 4로부터 다음의 수학식 5가 유도될 수 있다.The following equation (5) can be derived from equations (3) and (4).

따라서, 실제 화소 전압 Vf는 다음의 수학식 6으로 나타낼 수 있다.Therefore, the actual pixel voltage Vf can be represented by the following equation (6).

상기한 수학식 6으로부터 명확히 알 수 있듯이, 실제 화소 전압 Vf는 현재 프레임에 인가된 데이터 전압(Vn)과 이전 프레임에 인가된 화소 전압(Vn-1)에 의해서 결정된다.As can be clearly seen from Equation 6, the actual pixel voltage Vf is determined by the data voltage Vn applied to the current frame and the pixel voltage Vn-1 applied to the previous frame.

한편, n 프레임에서 화소 전압이 목표 화소 전압(Vn)에 도달하도록 하기 위해 인가되는 데이터 전압을 Vn'라고 하면, Vn'는 수학식 5로부터 하기하는 수학식 7로 나타낼 수 있다.On the other hand, if the data voltage applied to make the pixel voltage reach the target pixel voltage Vn in n frames is Vn ', Vn' may be represented by Equation 7 below.

(V_n-1 +3)V_n ' =(V_n +3)V_n(V_n-1 +3) V_n '= (V_n +3) V_n

따라서, Vn'는 하기하는 수학식 8로 나타낼 수 있다.Therefore, Vn 'can be represented by the following formula (8).

이와 같이, 현재 프레임의 목표 화소 전압(Vn)과 이전 프레임의 화소 전압(V_n-1)을 고려하여 상기 수학식 8에 의해 구해지는 데이터 전압(Vn')을 인가하면, 목표로 하는 화소 전압(Vn)에 바로 도달할 수 있다.As such, when the data voltage Vn 'obtained by Equation 8 is applied in consideration of the target pixel voltage Vn of the current frame and the pixel voltage V _n-1 of the previous frame, the target pixel voltage is applied. (Vn) can be reached immediately.

위의 수학식 8은 도 4에 도시한 도면 및 몇몇 기본 가정으로부터 유도된 식이며, 일반적인 액정 표시 장치에서 적용되는 데이터 전압 Vn'는 다음의 수학식 9로 나타낼 수 있다.Equation 8 is derived from the diagram shown in FIG. 4 and some basic assumptions, and the data voltage Vn 'applied to a general liquid crystal display device may be represented by Equation 9 below.

| V_n '| =| V_n | +f(| V_n |-| V_n-1 |)| V_n '| = | V_n | + f (| V_n |-| V_n-1 |)

여기서, 함수 f는 액정 표시 장치의 특성에 의해 결정되며, 기본적으로 다음의 성질을 갖는다. 즉, Vn의 절대값과 Vn-1의 절대값이 같은 경우에 상기 f는 0이 되며, Vn의 절대값이 Vn-1의 절대값보다 큰 경우 상기 f는 0 보다 크고, Vn의 절대값이 Vn-1의 절대값보다 작은 경우 상기 f는 0 보다 작다.Here, the function f is determined by the characteristics of the liquid crystal display device and basically has the following properties. That is, when the absolute value of Vn and the absolute value of Vn-1 are the same, f becomes 0. When the absolute value of Vn is greater than the absolute value of Vn-1, f is greater than 0 and the absolute value of Vn is F is less than 0 when less than the absolute value of Vn-1.

상기한 기술들을 근거로 하여, 액정의 응답 속도를 고속화하기 위해 현재 프레임의 목표 화소 전압과 이전 프레임의 화소 전압을 고려하여 보정 데이터 전압을 인가하므로써, 화소 전압이 바로 목표 전압에 도달하도록 한다. 구체적으로, 현재프레임의 목표 전압과 이전 프레임의 화소 전압이 다른 경우에는 현재 프레임의 목표 전압보다 더 높은 전압을 보정된 데이터 전압으로서 인가하여 첫 번째 프레임에서 바로 목표 전압 레벨에 도달하도록 한 후 이후의 프레임에서는 목표 전압을 데이터 전압으로 인가하는 방식을 통해 액정의 응답 속도를 개선할 수 있다. 이때, 보정 데이터 전압(즉, 전하량)은 이전 프레임의 화소 전압에 의해 결정되는 액정 캐패시턴스를 고려하여 결정한다. 즉, 이전 프레임의 화소 전압 레벨을 고려하여 전하량을 공급하므로써 첫 번째 프레임에서 바로 목표 화소 전압 레벨에 도달하도록 한다.Based on the above techniques, in order to speed up the response speed of the liquid crystal, the correction data voltage is applied in consideration of the target pixel voltage of the current frame and the pixel voltage of the previous frame, so that the pixel voltage immediately reaches the target voltage. In detail, when the target voltage of the current frame and the pixel voltage of the previous frame are different, a voltage higher than the target voltage of the current frame is applied as the corrected data voltage to reach the target voltage level immediately after the first frame. In the frame, the response speed of the liquid crystal may be improved by applying a target voltage as a data voltage. In this case, the correction data voltage (that is, the amount of charge) is determined in consideration of the liquid crystal capacitance determined by the pixel voltage of the previous frame. That is, the amount of charge is supplied in consideration of the pixel voltage level of the previous frame to reach the target pixel voltage level immediately in the first frame.

하지만, 통상적으로 수직 배향 모드의 액정을 채용하는 액정 표시 장치에서는 계조가 변화할 때 목표치 전압보다 높은 전압을 한 프레임 동안 인가하여 액정을 강제로 빠르게 구동하더라도 블랙 계조에서 화이트 계조로 변할 때의 액정의 응답 속도를 고속화하는데 한계가 있다.However, in a liquid crystal display device employing a liquid crystal in a vertical alignment mode, even when a gray level is changed, a voltage higher than a target voltage is applied for one frame to force the liquid crystal to be rapidly driven, thereby preventing the liquid crystal from changing from black to white gray. There is a limit to speeding up the response speed.

특히, 화소 전극(또는 투명 전극)에 개구 패턴을 형성하고, 프린지 필드(fringe field)를 형성하여 액정의 기우는 방향을 4방향으로 고르게 분산시켜 광시야각을 확보할 수 있는 패턴화된 수직 배향(Patterned Vertical Alignment, 이하 PVA) 모드를 채용하는 액정 표시 장치의 경우에는 응답 속도를 고속화하는데 한계가 있다.In particular, an opening pattern is formed in the pixel electrode (or the transparent electrode), and a fringe field is formed to pattern the vertically aligned vertical alignment to secure the wide viewing angle by evenly dispersing the tilting direction of the liquid crystal in four directions. In the case of a liquid crystal display employing a Patterned Vertical Alignment (PVA) mode, there is a limit to speeding up the response speed.

하기하는 표 1은 32인치의 해상도와 상기 수직 배향 모드의 일례인 PVA 모드를 채용하는 액정 표시 장치에서 측정한 데이터로서, 각 계조간 응답 속도를 나타낸다.Table 1 below shows data measured in a liquid crystal display device employing a 32-inch resolution and a PVA mode that is an example of the vertical alignment mode, and shows response speeds between the gray levels.

변화후 계조Gradation after change 0[%]0[%] 25[%]25% 50[%]50 [%] 75[%]75 [%] 100[%]100 [%] 변화전계조Electric field 0[%]0[%] -- 11.8[msec]11.8 [msec] 10.8[msec]10.8 [msec] 9.2[msec]9.2 [msec] 15.6[msec]15.6 [msec] 25[%]25% 5.8[msec]5.8 [msec] -- 10.4[msec]10.4 [msec] 8.2[msec]8.2 [msec] 9.0[msec]9.0 [msec] 50[%]50 [%] 5.8[msec]5.8 [msec] 9.6[msec]9.6 [msec] -- 7.2[msec]7.2 [msec] 7.6[msec]7.6 [msec] 75[%]75 [%] 6.2[msec]6.2 [msec] 9.4[msec]9.4 [msec] 8.6[msec]8.6 [msec] -- 4.6[msec]4.6 [msec] 100[%]100 [%] 7.0[msec]7.0 [msec] 9.6[msec]9.6 [msec] 9.0[msec]9.0 [msec] 7.0[msec]7.0 [msec] --

상기한 표 1에서 보는 바와 같이, 대부분의 계조 변환시 10[msec] 이하의 양호한 응답 속도를 나타내는 반면, 0%에서 100%의 계조로 변환시, 즉 블랙 계조에서 화이트 계조로 변할 때의 응답속도는 15.6[msec]임을 확인할 수 있다.As shown in Table 1 above, while the most grayscale conversion shows a good response speed of 10 [msec] or less, the response speed when converting from 0% to 100% gray scale, that is, when changing from black gray to white gray scale is 15.6. It can be confirmed that [msec].

이처럼, PVA 모드의 액정을 채용하는 액정 표시 장치에서 블랙 계조에서 화이트 계조로 화소를 턴-온시킬 때 응답 속도가 큰 이유는 다음과 같다.As described above, the reason why the response speed is large when the pixel is turned on from black gray to white gray in the liquid crystal display adopting the PVA mode liquid crystal is as follows.

통상적으로 상기 PVA 모드에서는 블랙 계조에서 액정, 구체적으로 액정의 장축이 모두 수직으로 서 있다. 만일 블랙 상태에서 화이트 상태로 급변하도록 제어하는 강한 전압이 인가되면, 액정 표시 장치에 구비되는 컬러 필터 기판이나 어레이 기판에 형성된 ITO 패턴이나 돌기 등에 의해 특정 방향으로 액정이 눕는다. 이때 도메인 경계로부터 먼 부분에 위치하는 액정은 정확히 제방향을 못 찾고, 원치않는 다른 방향으로 눕게 된다. 이러한 이유로 인해 다시 액정이 제자리를 찾는데 시간이 소요되므로 응답속도가 느리다.Typically, in the PVA mode, the long axes of the liquid crystals, specifically, the liquid crystals, all stand vertically at black gray levels. If a strong voltage is applied to control the rapid change from the black state to the white state, the liquid crystal lies down in a specific direction due to an ITO pattern or protrusion formed on the color filter substrate or the array substrate included in the liquid crystal display. In this case, the liquid crystal located at a part far from the domain boundary cannot find the exact direction and lie in another unwanted direction. For this reason, the response time is slow because the liquid crystal takes time to find its place again.

도 5a는 액정 동작시 시간에 따른 휘도 특성을 나타낸 도면이고, 도 5b는 PVA 모드에서 블랙 전압에 따른 액정 온 시간(Ton)과 액정 오프 시간(Toff)을 설명하기 위한 도면이다.FIG. 5A is a diagram illustrating luminance characteristics with time during liquid crystal operation, and FIG. 5B is a diagram for describing a liquid crystal on time Ton and a liquid crystal off time Toff according to a black voltage in the PVA mode.

도 5a 및 도 5b에 도시한 바와 같이, 상기한 PVA 모드에서 블랙 계조에 대응하는 전압(이하 블랙 전압)이 높아질수록 폴링 시간(Toff, Falling Time)은 느려지지만, 라이징 시간(Ton, Rising Time)은 빨라진다. 그 이유는 상기 블랙 전압이 높아지면 액정이 수직 상태가 아닌 조금씩 누워 ITO 패턴이 유도하는 방향으로 선경사각을 가진 경사 배열 상태가 되기 때문이다. 이때 화이트 계조에 대응하는 전압(이하, 화이트 전압)이 인가되면 액정은 빠르게 제방향으로 누우면서 응답속도가 빨라진다.As shown in FIGS. 5A and 5B, in the PVA mode, as the voltage corresponding to the black gray level (hereinafter referred to as the black voltage) increases, the falling time (Toff, Falling Time) decreases, but the rising time (Ton, Rising Time) Is faster. The reason is that when the black voltage is increased, the liquid crystals are laid down little by little rather than in a vertical state, so that the liquid crystals are in an inclined arrangement state having a pretilt angle in the direction in which the ITO pattern is induced. At this time, when a voltage corresponding to the white gray level (hereinafter, white voltage) is applied, the liquid crystal is rapidly lying in the direction and the response speed is increased.

이것을 이용하여 응답 속도를 빠르게 하는 것이 본 발명에 따른 액정의 고속 응답을 위한 구동 방법이다. 그러나 상기 블랙 전압을 무작정 높일 수 없다. 왜냐하면, 상기 블랙 전압을 높이면 액정 오프 시간(Toff)이 느려질 뿐 아니라, 시야각이 좁아지고, 콘트라스트 비율도 감소하기 때문이다.Using this to speed up the response speed is a driving method for the high speed response of the liquid crystal according to the present invention. However, the black voltage cannot be increased inadvertently. This is because increasing the black voltage not only slows the liquid crystal off time Toff, but also narrows the viewing angle and reduces the contrast ratio.

본 발명에 따른 액정의 고속 응답을 위한 구동 방법은 하기하는 도 6과 같이 블랙 계조에서 화이트 계조로 변할 때, 변화하기 전 한 프레임 전에 미리 일정 레벨의 전압, 예를들어, 2 내지 3.5볼트 내외의 전압을 인가하여 액정을 프리틸트(pretilt)시킨 후 다음 프레임에서 화이트 계조로 변하면 블랙 계조에서 화이트 계조로 가는 응답 속도는 빨라지게 된다.The driving method for the high-speed response of the liquid crystal according to the present invention is a voltage of a predetermined level, for example, from 2 to 3.5 volts before one frame before the change, when changing from black gray to white gray as shown in FIG. If the liquid crystal is pretilted and then changed to white gray in the next frame, the response speed from black gray to white gray becomes faster.

도 6에 도시한 바와 같이, 본 발명에서는 현재 프레임의 목표 화소 전압과 이전 프레임의 화소 전압(또는 데이터 전압) 및 다음 프레임의 화소 전압을 고려하여 보정 데이터 전압(Vn')을 인가하여, 현재 프레임의 화소 전압(Vp)이 바로 목표 전압에 도달하도록 한다.As shown in FIG. 6, in the present invention, the correction data voltage Vn 'is applied in consideration of the target pixel voltage of the current frame, the pixel voltage (or data voltage) of the previous frame, and the pixel voltage of the next frame. The pixel voltage Vp immediately reaches the target voltage.

즉, 블랙 계조에서 화이트 계조로 변할 때, 화이트 계조로 변환하기 한 프레임 전에 상기 블랙 계조보다는 높은 전압을 인가하여 미리 액정을 프리틸트시킨다. 일반적으로 블랙 전압은 0.5 내지 1.5V인 점을 감안하면, 상기 프리틸트시키기 위한 높은 전압은 대략 2 내지 3.5V인 것이 바람직하다. 또한, 풀-계조가 256 계조라면 0 내지 50 그레이에 해당되면 상기 블랙 계조로 정의될 수 있고, 200 내지 255 그레이에 해당되면 상기 화이트 계조로 정의될 수 있다. 물론 설계자에 의해 상기한 블랙 계조나 화이트 계조의 범위는 임의로 설정이 가능하다. 또한, 상기 프리틸트시키는 전압 역시, 그레이와는 무관하게 설정된 블랙 계조에 일괄적으로 대응되도록 설정될 수도 있고, 각각의 그레이에 대응하도록 서로 다른 값을 갖도록 설정될 수도 있다.That is, when changing from black gradation to white gradation, the liquid crystal is pre-tilted in advance by applying a voltage higher than the black gradation one frame before the conversion to white gradation. In general, considering that the black voltage is 0.5 to 1.5V, the high voltage for pretilting is preferably about 2 to 3.5V. In addition, if the full gray level is 256 gray, it may be defined as the black gray when it corresponds to 0 to 50 gray, and when it is 200 to 255 gray, it may be defined as the white gray. Of course, the range of the black and white gradations described above can be arbitrarily set by the designer. In addition, the pretilt voltage may be set to correspond to the black gradation set independently of gray, or may be set to have different values to correspond to the respective grays.

그 다음 프레임에서 화이트 계조로 변하면 블랙 계조에서 화이트 계조로 변환하는 응답 속도를 고속화시킬 수 있다.If the next frame is changed from white to gray, the response speed of converting from black to white can be increased.

구체적으로, 현재 프레임이 블랙 계조일 때, 다음 프레임이 어떤 계조의 신호가 올지를 미리 알아야 한다. 이때 다음 프레임이 화이트 계조 혹은 밝은 계조이면 현재 프레임에는 블랙 계조가 아닌 블랙 계조보다 높은 계조의 신호를 인가한다.Specifically, when the current frame is black gradation, the next frame should know in advance which gradation signal will come. At this time, if the next frame is white or light gray, a signal having a higher gray level than the black gray level is applied to the current frame.

이처럼, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트 발생을 위한 보정 계조 신호와 오버슈트 발생을 위한 보정 계조 신호를 출력하므로써 액정의 응답 속도를 고속화시킬 수 있다.As such, when the raw gray level signal changes from black gray to white gray, the response speed of the liquid crystal can be increased by outputting a corrected gray level signal for pretilt generation and a corrected gray level signal for overshoot generation.

도 7은 본 발명에 따른 액정 표시 장치를 설명하기 위한 도면으로, 특히 디지털 구동 방법을 갖는 액정 표시 장치를 설명한다.FIG. 7 is a view for explaining a liquid crystal display device according to the present invention, and specifically, a liquid crystal display device having a digital driving method.

도 7을 참조하면, 본 발명에 따른 액정 표시 장치는 액정 표시 패널(100), 게이트 드라이버(200), 데이터 드라이버(300) 및 데이터 계조 신호 보정부(400)를 포함한다. 여기서, 게이트 드라이버(200), 데이터 드라이버(300) 및 데이터 계조 신호 보정부(400)는 그래픽 콘트롤러와 같은 외부의 호스트로부터 제공되는 화상 신호를 액정 표시 패널(100)에 적응하도록 변환하여 출력하는 액정 표시 장치의 구동 장치로서 동작을 수행한다.Referring to FIG. 7, the liquid crystal display according to the present invention includes a liquid crystal display panel 100, a gate driver 200, a data driver 300, and a data gray level signal corrector 400. Here, the gate driver 200, the data driver 300, and the data gray level signal corrector 400 convert the image signal provided from an external host such as a graphic controller to be adapted to the liquid crystal display panel 100 and output the liquid crystal. The operation is performed as a driving device of the display device.

액정 표시 패널(100)에는 게이트 온 신호를 전달하기 위한 다수의 게이트 라인(주사 라인 또는 스캔 라인)이 형성되어 있으며, 보정된 데이터 전압을 전달하기 위한 데이터 라인(또는 소오스 라인)이 형성되어 있다. 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 영역은 각각 화소를 이루며, 각 화소는 상기 게이트 라인과 상기 데이터 라인에 각각 게이트 전극 및 소스 전극이 연결되는 박막 트랜지스터(110)와, 상기 박막 트랜지스터(110)의 드레인 전극에 연결되는 액정 캐패시터(Cl)와, 스토리지 캐패시터(Cst)를 포함한다.In the liquid crystal display panel 100, a plurality of gate lines (scan lines or scan lines) are formed to transfer the gate-on signal, and data lines (or source lines) are formed to transfer the corrected data voltage. Each of the regions surrounded by the gate line and the data line constitutes a pixel, and each pixel includes a thin film transistor 110 having a gate electrode and a source electrode connected to the gate line and the data line, respectively, and the thin film transistor 110. It includes a liquid crystal capacitor (Cl) connected to the drain electrode of the, and the storage capacitor (Cst).

특히, 액정 표시 패널은 수직 배향(VA, Vertical Alignment) 모드를 채용할 수도 있고, 패턴화된 수직 배향(PVA, Patterned Vertical Alignment) 모드를 채용할 수도 있으며, 혼재된 수직 배향(MVA, Mixed Vertical Alignment) 모드를 채용할 수도 있다. 여기서, 수직 배향 모드는 어레이 기판의 러빙 라인과 컬러 필터 기판의 러빙 라인이 교차하는 각도가 0이면서 그 방향이 정반대인 액정 모드이고, 상기 혼재된 수직 배향 모드는 어레이 기판의 러빙 라인과 컬러 필터 기판의 러빙 라인이 교차하는 각도가 0도보다는 크고 90보다는 작으면서 그 방향이 정반대인 액정 모드이다.In particular, the liquid crystal display panel may adopt a vertical alignment (VA) mode, or may employ a patterned vertical alignment (PVA) mode, and a mixed vertical alignment (MVA) mode. ) Mode may be employed. Here, the vertical alignment mode is a liquid crystal mode in which the angle at which the rubbing line of the array substrate and the rubbing line of the color filter substrate cross each other is the opposite direction, and the mixed vertical alignment mode is the rubbing line of the array substrate and the color filter substrate. It is a liquid crystal mode in which the rubbing lines of R are crossing angles larger than 0 degrees and smaller than 90, and opposite directions thereof.

게이트 드라이버(200)는 상기 게이트 라인에 순차적으로 게이트 온 전압(S1, S2, S3, ..., Sn)을 인가하여, 상기 게이트 온 전압이 인가된 게이트 라인에 게이트 전극이 연결되는 박막 트랜지스터(110)를 턴-온시킨다.The gate driver 200 sequentially applies gate-on voltages S1, S2, S3,..., And Sn to the gate line, so that the gate electrode 200 is connected to the gate line to which the gate-on voltage is applied. Turn on 110).

데이터 드라이버(300)는 데이터 계조 신호 보정부(400)로부터 수신된 보정 계조 신호(Gn'-1)를 해당 계조 전압(데이터 전압)으로 변경한 데이터 신호(D1, D2, ..., Dm)를 각각 데이터 라인에 인가한다.The data driver 300 changes the corrected gray level signal Gn'-1 received from the data gray level signal corrector 400 to a corresponding gray voltage (data voltage). The data signals D1, D2, ..., Dm Is applied to each data line.

데이터 계조 신호 보정부(400)는 데이터 계조 신호 소스, 예를들어 그래픽 콘트롤러(미도시)로부터 원시 데이터 계조 신호(Gn)를 수신한 후, 앞서 설명한 바와 같이 현재 프레임, 이전 프레임 및 다음 프레임의 데이터 계조 신호를 고려하여 보정 데이터 계조 신호(Gn'-1)을 출력한다.The data gray level signal corrector 400 receives the raw data gray level signal Gn from a data gray level signal source, for example, a graphic controller (not shown), and then, as described above, the data of the current frame, the previous frame, and the next frame. The correction data gradation signal Gn'-1 is output in consideration of the gradation signal.

즉, 현재 프레임의 원시 데이터 계조 신호(Gn)와 다음 프레임의 원시 데이터 계조 신호(Gn+1)와 동일한 경우에는 보정하지 않으나, 현재 프레임의 원시 데이터 계조 신호(Gn)가 블랙 계조에 대응하고, 다음 프레임의 원시 데이터 계조 신호(Gn+1)가 밝은 계조 또는 화이트 계조에 대응하는 계조라면 현재 프레임에는 상기 블랙 계조보다는 높은 계조가 형성될 수 있도록 보정 데이터 계조 신호를 출력한다. 구체적으로, 현재 프레임의 원시 데이터 계조 신호와 이전 프레임의 원시 데이터 계조 신호와의 비교를 통해 오버슈트 파형 형성을 위한 보정 데이터 계조 신호를 출력하고, 현재 프레임의 원시 데이터 계조 신호와 다음 프레임의 원시 데이터 계조 신호와의 비교를 통해 액정을 프리틸트시키기 위한 보정 데이터 계조 신호를 출력한다.That is, when the raw data gradation signal Gn of the current frame is the same as the raw data gradation signal Gn + 1 of the next frame, the correction is not performed, but the raw data gradation signal Gn of the current frame corresponds to the black gradation, If the raw data gradation signal Gn + 1 of the next frame is a gradation corresponding to the bright gradation or the white gradation, the correction data gradation signal is output so that a higher gradation than the black gradation can be formed in the current frame. Specifically, a correction data gradation signal for forming an overshoot waveform is output by comparing the raw data gradation signal of the current frame and the raw data gradation signal of the previous frame, and outputs the raw data gradation signal of the current frame and the raw data of the next frame. A correction data gradation signal for pretilting the liquid crystal is output by comparison with the gradation signal.

한편, 도면상에서는 데이터 계조 신호 보정부(400)가 스탠드 얼론(Stand-alone) 유닛으로 존재하는 것을 도시하였으나, 그래픽 카드나 액정 표시 모듈, 타이밍 콘트롤러, 데이터 드라이버 등에 통합되도록 구현할 수도 있다.Meanwhile, although the data gradation signal corrector 400 is present as a stand-alone unit in the drawing, the data gradation signal correction unit 400 may be implemented to be integrated into a graphic card, a liquid crystal display module, a timing controller, a data driver, and the like.

이상에서 설명한 바와 같이, 본 발명에 따르면 데이터 전압을 보정하고, 보정된 데이터 전압을 화소에 인가함으로써 화소 전압이 바로 목표 전압 레벨에 도달할 수 있도록 한다. 따라서, 액정 표시 패널의 구조를 변경하거나, 액정의 물성을 변경하지 않더라도 액정의 응답 속도를 개선시킬 수 있어 동화상 등을 유용하게 디스플레이할 수 있다.As described above, according to the present invention, the pixel voltage can reach the target voltage level by correcting the data voltage and applying the corrected data voltage to the pixel. Therefore, even if the structure of the liquid crystal display panel is changed or the physical properties of the liquid crystal are not changed, the response speed of the liquid crystal can be improved, so that a moving picture or the like can be usefully displayed.

도 8을 참조하면, 본 발명의 일실시예에 따른 데이터 계조 신호 보정부(400)는 합성기(410), 제1 프레임 메모리(412), 제2 프레임 메모리(414), 컨트롤러(416), 데이터 계조 신호 변환기(418) 및 분리기(420)를 포함하여, 현재 프레임의 원시 계조 신호(Gn)를 제공받아 이전 프레임에 대응하는 보정 계조 신호(G'n-1)를 출력한다.Referring to FIG. 8, the data gray level signal corrector 400 according to an exemplary embodiment of the present invention may include a synthesizer 410, a first frame memory 412, a second frame memory 414, a controller 416, and data. The grayscale signal converter 418 and the separator 420 are provided to receive the raw grayscale signal Gn of the current frame and output a corrected grayscale signal G'n-1 corresponding to the previous frame.

합성기(410)는 데이터 계조 신호 소스(미도시)로부터 전송되는 현재 프레임의 원시 계조 신호(Gn)를 수신하여, 데이터 계조 신호 보정부(400)가 처리할 수 있는 속도로 데이터 스트림의 주파수를 변환한다. 예컨대, 상기 데이터 계조 신호 소스로부터 24 비트의 데이터가 65[MHz] 주파수에 동기하여 수신되고, 데이터 계조 신호 보정부(400)의 구성 요소들의 처리 속도가 50[MHz]가 한계라고 하면, 합성기(410)는 24 비트의 원시 계조 신호를 2개씩 묶어 48 비트의 계조 신호(Gn)로 합성하여 제1 프레임 메모리(412) 및 데이터 계조 신호 변환기(418)로 전송한다.The synthesizer 410 receives the original grayscale signal Gn of the current frame transmitted from the data grayscale signal source (not shown), and converts the frequency of the data stream at a speed that can be processed by the data grayscale signal corrector 400. do. For example, if 24 bits of data are received from the data gray signal source in synchronization with a frequency of 65 [MHz], and the processing speed of the components of the data gray signal correcting unit 400 is 50 [MHz], the synthesizer ( The 410 combines two raw 24-bit grayscale signals into 48-bit grayscale signals Gn and transmits them to the first frame memory 412 and the data grayscale signal converter 418.

제1 프레임 메모리(412)는 콘트롤러(416)로부터 제공되는 어드레스 클럭(A) 및 리드 클럭(R)에 응답하여 기저장된 이전 프레임의 계조 신호(Gn-1)를 데이터 계조 신호 변환기(418) 및 제2 프레임 메모리(414)에 출력함과 동시에, 콘트롤러(416)로부터 제공되는 어드레스 클럭(A) 및 라이트 클럭(W)에 응답하여 합성기(410)로부터 제공되는 현재 프레임의 계조 신호(Gn)를 저장한다.The first frame memory 412 converts the gray level signal Gn-1 of the previous frame previously stored in response to the address clock A and the read clock R provided from the controller 416 to the data gray level signal converter 418 and The gray level signal Gn of the current frame provided from the synthesizer 410 is output in response to the address clock A and the write clock W provided from the controller 416 while being output to the second frame memory 414. Save it.

제2 프레임 메모리(414)는 콘트롤러(416)로부터 제공되는 어드레스 클럭(A) 및 리드 클럭(R)에 응답하여 소정 어드레스에 저장되어 있는 이이전 프레임의 계조 신호(Gn-2)를 데이터 계조 신호 변환기(418)에 출력함과 동시에, 콘트롤러(416)로부터 제공되는 어드레스 클럭(A) 및 라이트 클럭(W)에 응답하여 제1 프레임 메모리(412)로부터 제공되는 이전 프레임의 계조 신호(Gn-1)를 저장한다.The second frame memory 414 stores the data gray level signal Gn-2 of the previous frame stored at a predetermined address in response to the address clock A and the read clock R provided from the controller 416. The gray level signal Gn-1 of the previous frame provided from the first frame memory 412 in response to the address clock A and the write clock W provided from the controller 416 while being output to the converter 418. Save).

데이터 계조 신호 변환기(418)는 콘트롤러(416)로부터 제공되는 리드 클럭(R)에 응답하여 합성기(410)로부터 출력되는 현재 프레임의 계조 신호(Gn)와, 제1 프레임 메모리(412)로부터 출력되는 이전 프레임의 계조 신호(Gn-1)와, 제2 프레임 메모리(414)로부터 출력되는 이이전 프레임의 계조 신호(Gn-2)를 각각 수신하고, 현재 프레임의 계조 신호(Gn)와 이전 프레임의 계조 신호(Gn-1)와 이이전 프레임의 계조 신호(Gn-2)를 고려하여 보정 계조 신호(G'n-1)를 생성한다. 다시말해,데이터 계조 신호 변환기(418)는 n-1번째 프레임의 원시 계조 신호와 n번째 프레임의 원시 계조 신호가 상이한 경우에, n번째 프레임 구동시 n번째 프레임의 목표 전압보다 높은 오버 슈트 파형이 인가되도록 보정 계조 신호를 출력하고, n-1번째 프레임의 계조 신호가 블랙 계조일 때, n번째 프레임이 밝은 계조 또는 화이트 계조이면 n-1번째 프레임에는 상기 블랙 계조보다는 높은 계조 신호를 인가하여 액정을 프리틸트시키기 위한 보정 계조 신호를 출력한다.The data gradation signal converter 418 is output from the first frame memory 412 and the gradation signal Gn of the current frame output from the synthesizer 410 in response to the read clock R provided from the controller 416. The gray level signal Gn-1 of the previous frame and the gray level signal Gn-2 of the previous frame output from the second frame memory 414 are respectively received, and the gray level signal Gn of the current frame and the previous frame The correction gray signal G'n-1 is generated in consideration of the gray signal Gn-1 and the gray signal Gn-2 of the previous frame. In other words, when the raw gray level signal of the n-th frame and the raw gray level signal of the n-th frame are different from each other, the data gray level signal converter 418 has an overshoot waveform higher than the target voltage of the n-th frame when the n-th frame is driven. When the gray level signal of the n-1th frame is black gray and the nth frame is a bright gray or white gray, a gray level signal higher than the black gray level is applied to the n-1th frame so that the liquid crystal is applied. A correction gradation signal for pretilting is outputted.

분리기(420)는 데이터 계조 신호 변환기(418)로부터 출력되는 보정 계조 신호(G'n-1)를 분리하고, 분리된 계조 신호(G'n-1)를 데이터 드라이버(300)에 출력한다. 예를들어, 보정된 데이터 계조 신호(G'n-1)가 48비트를 갖는다면 분리된 계조 신호(G'n-1)는 24 비트를 갖는다.The separator 420 separates the corrected gradation signal G'n-1 output from the data gradation signal converter 418, and outputs the separated gradation signal G'n-1 to the data driver 300. For example, if the corrected data gradation signal G'n-1 has 48 bits, the separated gradation signal G'n-1 has 24 bits.

이상에서는 상기 데이터 계조 신호에 동기하는 클록 주파수가 제1 및 제2 프레임 메모리(412, 414)를 액세스하는 클록 주파수와 상이하기 때문에, 상기 데이터 계조 신호를 합성 및 분리하는 합성기(410) 및 분리기(420)가 필요하였다. 하지만, 상기 데이터 계조 신호에 동기하는 클록 주파수와 제1 및 제2 프레임 메모리(412, 414)를 액세스하는 클록 주파수가 동일한 경우에는 상기한 합성기와 분리기는 불필요하다.Since the clock frequency in synchronization with the data gray level signal is different from the clock frequency for accessing the first and second frame memories 412 and 414, a synthesizer 410 and a separator for synthesizing and separating the data gray level signal ( 420). However, the synthesizer and the separator are unnecessary when the clock frequency synchronized with the data gray level signal and the clock frequency for accessing the first and second frame memories 412 and 414 are the same.

한편, 상기한 데이터 계조 신호 변환기(418)는 앞서 설명한 수학식 9를 만족하는 디지털 회로를 직접 제조하여 사용할 수 있고, 룩업 테이블(Look-up table)을 작성하여 ROM(Read Only Memory)에 저장한 후 액세스하여 계조 신호를 보정할 수도있다. 실제로 보정 데이터 전압(Vn')는 단순히 이전 프레임의 데이터 전압(V_n-1)과 현재 프레임의 데이터 전압(Vn)의 차에만 비례하는 것이 아니고 상술한 바와 같이 각각의 절대값에도 의존하는 복잡한 함수이므로 상기한 룩업 테이블을 구성하면 연산처리에 의존하는 것보다 회로가 훨씬 간단하게 된다는 장점이 있다.Meanwhile, the data gradation signal converter 418 may directly manufacture and use a digital circuit that satisfies Equation 9 described above. The data gradation signal converter 418 may create a look-up table and store it in a ROM (Read Only Memory). You can also access and correct the gradation signal. In practice, the correction data voltage Vn 'is not merely proportional to the difference between the data voltage V _n-1 of the previous frame and the data voltage Vn of the current frame, but also a complex function that also depends on the respective absolute values as described above. Therefore, the configuration of the lookup table is advantageous in that the circuit is much simpler than relying on arithmetic processing.

한편, 본 발명의 실시예에 따라 데이터 전압을 보정하기 위해서는 실제로 쓰이는 그레이 스케일 범위보다 더 넓은 다이내믹 레인지를 가져야 하는데, 아날로그 회로에서는 고전압 IC(integrated circuit)를 사용함으로써 해결할 수 있지만 디지털 방식에서는 나눌 수 있는 계조 수가 한정되어 있다. 예를들어, 6비트 계조의 경우 64개의 계조 레벨 중 일부분은 실제의 계조 표시가 아닌 변조된 전압을 위해 할당하여야 한다. 즉, 일부의 계조 레벨은 전압 보정용으로 할당해야 한다. 따라서, 표현해야 하는 계조의 수가 줄어들게 된다.On the other hand, in order to correct the data voltage according to an embodiment of the present invention, it is necessary to have a wider dynamic range than the gray scale range actually used, which can be solved by using a high voltage integrated circuit (IC) in an analog circuit, but can be divided in a digital manner. The number of gradations is limited. For example, in the case of 6-bit gradation, some of the 64 gradation levels should be allocated for the modulated voltage and not the actual gradation indication. In other words, some gradation levels should be allocated for voltage correction. Therefore, the number of gradations to be expressed is reduced.

상기한 계조 수의 감소를 막기 위해서는 다음과 같은 트렁케이션(truncation)의 개념이 도입될 수도 있다. 예를들어, 액정이 1V에서 4V 사이에서 구동하고 보정 전압을 고려하였을 때 전압이 0V에서 8V까지 필요한 경우를 가정하자. 이때, 보정을 충실히 하기 위해 0V에서 8V까지를 64개의 단계로 나누면 실제 표현할 수 있는 계조는 30개 정도에 불과하게 된다. 따라서, 전압 폭을 1 내지 4V로 낮추고 계산상 교정된 전압(Vn')이 4V를 넘어가는 경우에는 모두 보정 전압을 4V로 트렁케이트하면 계조수의 감소를 줄일 수 있다.In order to prevent the decrease in the number of gray levels, the following concept of truncation may be introduced. For example, suppose a liquid crystal is driven between 1V and 4V and voltage is required from 0V to 8V when considering the correction voltage. At this time, if you divide the 0V to 8V into 64 steps in order to faithfully correct, only 30 gradations can be expressed. Therefore, when the voltage width is lowered to 1 to 4V and the calculated voltage Vn 'exceeds 4V, all of the correction voltages are truncated to 4V, thereby reducing the number of gray levels.

도 9a를 참조하면, n-2번째 프레임의 계조 신호(Gn-2)가 제1 프레임 메모리(412) 및 데이터 계조 신호 변환기(418)에 제공됨에 따라, 제1 프레임 메모리(412)에 저장된 n-3번째 프레임의 계조 신호(Gn-3)는 제2 프레임 메모리(414) 및 데이터 계조 신호 변환기(418)에 제공되고, 제2 프레임 메모리(414)에 저장된 n-4번째 프레임의 계조 신호(Gn-4)는 데이터 계조 신호 변환기(418)에 제공된다. 이때 데이터 계조 신호 변환기(418)에 제공된 n-2번째 프레임의 계조 신호(Gn-2)와, n-3번째 프레임의 계조 신호(Gn-3)와, n-4번째 프레임의 계조 신호(Gn-4)는 액정의 고속 응답을 위해 보정되어 n-3번째 프레임의 보정 계조 신호(G'n-3)를 출력한다.Referring to FIG. 9A, as the gray level signal Gn-2 of the n−2th frame is provided to the first frame memory 412 and the data gray level signal converter 418, n stored in the first frame memory 412 is stored. The gradation signal Gn-3 of the -3 th frame is provided to the second frame memory 414 and the data gradation signal converter 418, and the gradation signal of the n -4 th frame stored in the second frame memory 414 ( Gn-4) is provided to the data gradation signal converter 418. At this time, the gradation signal Gn-2 of the n-2th frame provided to the data gradation signal converter 418, the gradation signal Gn-3 of the n-3rd frame, and the gradation signal Gn of the n-4th frame -4) is corrected for the high-speed response of the liquid crystal and outputs the correction gray level signal G'n-3 of the n-3th frame.

한편, 도 9b를 참조하면, n-1번째 프레임의 계조 신호(Gn-1)가 제1 프레임 메모리(412) 및 데이터 계조 신호 변환기(418)에 제공됨에 따라, 제1 프레임 메모리(412)에 저장된 n-2번째 프레임의 계조 신호(Gn-2)는 제2 프레임 메모리(414) 및 데이터 계조 신호 변환기(418)에 제공되고, 제2 프레임 메모리(414)에 저장된 n-3번째 프레임의 계조 신호(Gn-3)는 데이터 계조 신호 변환기(418)에 제공된다. 이때 데이터 계조 신호 변환기(418)에 제공된 n-1번째 프레임의 계조 신호(Gn-1)와, n-2번째 프레임의 계조 신호(Gn-2)와, n-3번째 프레임의 계조 신호(Gn-3)는 액정의 고속 응답을 위해 보정되어 n-2번째 프레임의 보정 계조 신호(G'n-3)를 출력한다.Meanwhile, referring to FIG. 9B, as the gray level signal Gn-1 of the n−1th frame is provided to the first frame memory 412 and the data gray level signal converter 418, the gray level signal Gn-1 may be provided to the first frame memory 412. The gray level signal Gn-2 of the n-2th frame stored is provided to the second frame memory 414 and the data gray level signal converter 418, and the gray level of the n-3th frame stored in the second frame memory 414. The signal Gn-3 is provided to the data gradation signal converter 418. At this time, the gradation signal Gn-1 of the n-1 th frame, the gradation signal Gn-2 of the n-2 th frame, and the gradation signal Gn of the n-3 th frame provided to the data gradation signal converter 418 are provided. -3) is corrected for the high speed response of the liquid crystal to output the correction gray level signal G'n-3 of the n-2th frame.

한편, 도 9c를 참조하면, n번째 프레임의 계조 신호(Gn)가 제1 프레임 메모리(412) 및 데이터 계조 신호 변환기(418)에 제공됨에 따라, 제1 프레임 메모리(412)에 저장된 n-1번째 프레임의 계조 신호(Gn-1)는 제2 프레임메모리(414) 및 데이터 계조 신호 변환기(418)에 제공되고, 제2 프레임 메모리(414)에 저장된 n-2번째 프레임의 계조 신호(Gn-2)는 데이터 계조 신호 변환기(418)에 제공된다. 이때 데이터 계조 신호 변환기(418)에 제공된 n번째 프레임의 계조 신호(Gn)와, n-1번째 프레임의 계조 신호(Gn-1)와, n-2번째 프레임의 계조 신호(Gn-2)는 액정의 고속 응답을 위해 보정되어 n-1번째 프레임의 보정 계조 신호(G'n-1)를 출력한다.Meanwhile, referring to FIG. 9C, as the gray level signal Gn of the nth frame is provided to the first frame memory 412 and the data gray level signal converter 418, n-1 stored in the first frame memory 412. The gray level signal Gn-1 of the first frame is provided to the second frame memory 414 and the data gray level signal converter 418, and the gray level signal Gn− of the n-2nd frame stored in the second frame memory 414. 2) is provided to the data gradation signal converter 418. At this time, the gradation signal Gn of the nth frame, the gradation signal Gn-1 of the n-1th frame, and the gradation signal Gn-2 of the n-2nd frame are provided to the data gradation signal converter 418. It is corrected for high-speed response of the liquid crystal and outputs a correction gray signal G'n-1 of the n-1th frame.

한편, 도 9d를 참조하면, n+1번째 프레임의 계조 신호(Gn+1)가 제1 프레임 메모리(412) 및 데이터 계조 신호 변환기(418)에 제공됨에 따라, 제1 프레임 메모리(412)에 저장된 n번째 프레임의 계조 신호(Gn)는 제2 프레임 메모리(414) 및 데이터 계조 신호 변환기(418)에 제공되고, 제2 프레임 메모리(414)에 저장된 n-1번째 프레임의 계조 신호(Gn-1)는 데이터 계조 신호 변환기(418)에 제공된다. 이때 데이터 계조 신호 변환기(418)에 제공된 n+1번째 프레임의 계조 신호(Gn+1)와, n번째 프레임의 계조 신호(Gn)와, n-1번째 프레임의 계조 신호(Gn-1)는 액정의 고속 응답을 위해 보정되어 n번째 프레임의 보정 계조 신호(G'n)를 출력한다.Meanwhile, referring to FIG. 9D, as the gray level signal Gn + 1 of the n + 1th frame is provided to the first frame memory 412 and the data gray level signal converter 418, the gray level signal Gn + 1 is supplied to the first frame memory 412. The gray level signal Gn of the stored nth frame is provided to the second frame memory 414 and the data gray level signal converter 418, and the gray level signal Gn− of the n−1th frame stored in the second frame memory 414. 1) is provided to the data gradation signal converter 418. At this time, the gradation signal Gn + 1 of the n + 1 th frame, the gradation signal Gn of the n th frame, and the gradation signal Gn-1 of the n-1 th frame are provided to the data gradation signal converter 418. It is corrected for high-speed response of the liquid crystal and outputs a correction gray signal G'n of the nth frame.

도 10은 본 발명의 일실시예에 따른 입력 계조 신호 대비 출력 보정 계조 신호를 나타낸 파형도이다.10 is a waveform diagram illustrating an output corrected gray level signal compared to an input gray level signal according to an exemplary embodiment of the present invention.

도 10에 도시한 바와 같이, n-1번째 프레임 동안에 1볼트에 대응하고, n번째와 n+1번째 프레임 동안에 5볼트에 대응하며, n+2번째 프레임 이후에는 3볼트에 대응하는 원시 계조 신호가 입력되면, 본 발명의 일실시예에 따른 보정 계조 신호는 다음과 같이 출력된다.As shown in Fig. 10, a raw gradation signal corresponding to one volt during the n-1th frame, five volts during the nth and n + 1th frames, and three volts after the n + 2th frame When is input, the correction gradation signal according to an embodiment of the present invention is output as follows.

즉, n번째 프레임 동안에는 액정을 프리틸트시키기 위한 형성 신호로서 상기 1볼트보다는 높은 1.5볼트에 대응하는 보정 계조 신호가 출력되고, n+1번째 프레임 동안에 상기 5볼트보다 높은 6볼트에 대응하는 보정 계조 신호가 출력된 후, n+2번째 프레임 동안에 5볼트에 대응하는 보정 계조 신호가 출력된다.That is, a correction gradation signal corresponding to 1.5 volts higher than the one volt is output as a formation signal for pretilting the liquid crystal during the nth frame, and a correction gradation corresponding to 6 volts higher than the 5 volts during the n + 1th frame. After the signal is output, a correction gradation signal corresponding to 5 volts is output during the n + 2th frame.

이처럼, 본 발명의 일실시예에 따른 보정 계조 신호는 원시 계조 신호 대비 한 프레임씩 지연되어 출력되며, 특히 저전압이 요구되는 블랙 계조에서 고전압이 요구되는 화이트 계조로 급변할 때 먼저 액정을 프리틸트시키기 위한 프리틸트 형성 신호를 출력한 후, 그 다음 프레임에 목표 화소 전압보다 높은 고계조의 신호가 입력되므로 액정의 응답 속도를 향상시킬 수 있다.As such, the corrected gradation signal according to an embodiment of the present invention is output by being delayed by one frame compared to the original gradation signal, and in particular, when the sudden change from black gradation requiring low voltage to white gradation requiring high voltage first pretilts the liquid crystal. After outputting the pretilt forming signal, a signal having a high gray level higher than the target pixel voltage is input to the next frame, thereby improving the response speed of the liquid crystal.

도 11을 참조하면, 본 발명의 다른 실시예에 따른 데이터 계조 신호 보정부(400)는 합성기(450), 프레임 메모리(452), 컨트롤러(454), 데이터 계조 신호 변환기(456) 및 분리기(458)를 포함하여, 현재 프레임의 원시 계조 신호(Gn)를 제공받아 이전 프레임에 대응하는 보정 계조 신호(G'n-1)를 출력한다.Referring to FIG. 11, the data gray signal corrector 400 according to another exemplary embodiment of the present invention may include a synthesizer 450, a frame memory 452, a controller 454, a data gray signal converter 456, and a separator 458. ), And receives the original gray level signal Gn of the current frame and outputs a corrected gray level signal G'n-1 corresponding to the previous frame.

합성기(450)는 데이터 계조 신호 소스(미도시)로부터 전송되는 현재 프레임의 원시 계조 신호(Gn)를 수신하여, 데이터 계조 신호 보정부(400)가 처리할 수 있는 속도로 데이터 스트림의 주파수를 변환한 후 변환된 현재 프레임의 계조 신호를 데이터 계조 신호 변환기(456)에 제공한다.The synthesizer 450 receives the original grayscale signal Gn of the current frame transmitted from the data grayscale signal source (not shown), and converts the frequency of the data stream at a speed that can be processed by the data grayscale signal corrector 400. After that, the gray level signal of the converted current frame is provided to the data gray level signal converter 456.

프레임 메모리(412)는 콘트롤러(454)로부터 제공되는 어드레스 클럭(A) 및리드 클럭(R)에 응답하여 기저장된 이전 프레임의 제1 보정 계조 신호(G'n-1)를 데이터 계조 신호 변환기(418)에 출력함과 동시에, 콘트롤러(416)로부터 제공되는 어드레스 클럭(A) 및 라이트 클럭(W)에 응답하여 데이터 계조 신호 변환기(418)로부터 제공되는 현재 프레임의 제1 보정 계조 신호(G'n)를 저장한다.The frame memory 412 converts the first correction gray level signal G′n−1 of the previous frame previously stored in response to the address clock A and the read clock R provided from the controller 454 to the data gray level signal converter. And a first correction gradation signal G 'of the current frame provided from the data gradation signal converter 418 in response to the address clock A and the write clock W provided from the controller 416 at the same time. n).

데이터 계조 신호 변환기(456)는 콘트롤러(454)로부터 제공되는 리드 클럭(R)에 응답하여 합성기(450)로부터 출력되는 현재 프레임의 계조 신호(Gn)와, 제1 프레임 메모리(412)로부터 출력되는 이전 프레임의 제1 보정 계조 신호(G'n-1)를 고려하여 이전 프레임의 제2 보정 계조 신호(G"n-1)를 생성한 후 분리기(458)에 제공함과 동시에, 현재 프레임의 제1 보정 계조 신호(G'n)를 프레임 메모리(412)에 저장되도록 제공한다. 다시말해, 데이터 계조 신호 변환기(418)는 n-1번째 프레임의 원시 계조 신호와 n번째 프레임의 원시 계조 신호가 상이한 경우에, n번째 프레임 구동시 n번째 프레임의 목표 전압보다 높은 오버 슈트 파형이 인가되도록 제2 보정 계조 신호(G"n-1)를 출력하고, n-1번째 프레임의 계조 신호가 블랙 계조일 때, n번째 프레임이 밝은 계조 또는 화이트 계조이면 n-1번째 프레임에는 상기 블랙 계조보다는 높은 계조 신호를 인가하여 액정을 프리틸트시키기 위한 제2 보정 계조 신호(G"n-1)를 출력한다.The data gradation signal converter 456 is output from the first frame memory 412 and the gradation signal Gn of the current frame output from the synthesizer 450 in response to the read clock R provided from the controller 454. In consideration of the first correction gray level signal G'n-1 of the previous frame, the second correction gray level signal G ″ n-1 of the previous frame is generated and provided to the separator 458, and at the same time, One correction gradation signal G'n is provided to be stored in the frame memory 412. In other words, the data gradation signal converter 418 stores the original gradation signal of the n-th frame and the original gradation signal of the n-th frame. In a different case, when the nth frame is driven, the second correction gray signal G ″ n-1 is output so that an overshoot waveform higher than the target voltage of the nth frame is applied, and the grayscale signal of the n-1th frame is black gray. If the nth frame is light gray or white gray The gray level signal higher than the black gray level is applied to the n−1th frame to output a second correction gray level signal G ″ n−1 for pretilting the liquid crystal.

분리기(458)는 제2 보정 계조 신호(G"n-1)를 분리하고, 분리된 계조 신호를 보정 계조 신호(G'n-1)로 정의하여 데이터 드라이버(300)에 출력한다. 예를들어, 상기 제2 보정 계조 신호(G"n-1)가 48비트를 갖는다면 상기 보정 계조 신호(G'n-1)는 24 비트를 갖는다.The separator 458 separates the second corrected gray level signal G ″ n−1 and defines the separated gray level signal as the corrected gray level signal G′n−1 and outputs it to the data driver 300. For example, if the second correction gray signal G ″ n-1 has 48 bits, the correction gray signal G'n-1 has 24 bits.

이처럼, 본 발명의 다른 실시예에 따르면 데이터 계조 신호 보정부에 하나의 프레임 메모리만을 구비하더라도 이전 프레임의 계조 신호와 현재 프레임의 계조 신호와 다음 프레임의 계조 신호를 고려하여 상기 현재 프레임에 대응하는 보정 계조 신호를 출력할 수 있다.As described above, according to another exemplary embodiment of the present invention, even if only one frame memory is provided in the data gray level signal correcting unit, correction corresponding to the current frame in consideration of the gray level signal of the previous frame, the gray level signal of the current frame and the gray level signal of the next frame is performed. The gradation signal can be output.

도 12a에 도시한 바와 같이, n-2번째 프레임의 계조 신호(Gn-2)가 데이터 계조 신호 변환기(456)에 제공됨에 따라, 데이터 계조 신호 변환기(456)는 n-2번째 프레임의 제1 보정 계조 신호(G'n-2)를 메모리(452)에 제공한다.As shown in FIG. 12A, as the grayscale signal Gn-2 of the n-2th frame is provided to the data grayscale signal converter 456, the data grayscale signal converter 456 is the first of the n-2nd frame. The correction gradation signal G'n-2 is provided to the memory 452.

한편, 도 12b에 도시한 바와 같이, n-1번째 프레임의 계조 신호(Gn-1)가 데이터 계조 신호 변환기(456)에 제공됨에 따라, 데이터 계조 신호 변환기(456)는 콘트롤러(454)로부터 제공되는 리드 클럭(R)에 응답하여 메모리(452)로부터 n-2번째 프레임의 제1 보정 계조 신호(G'n-2)를 추출하고, n-1번째 프레임의 제1 보정 계조 신호(G'n-1)를 메모리(452)에 제공하며, 상기 n-2번째 프레임의 제1 보정 계조 신호(G'n-2)와 상기 n-1번째 프레임의 계조 신호(Gn-1)를 고려하여 n-2번째 프레임의 제2 보정 계조 신호(G"n-2)를 출력한다.12B, as the gray level signal Gn-1 of the n−1 th frame is provided to the data gray level signal converter 456, the data gray level signal converter 456 is provided from the controller 454. The first corrected gradation signal G'n-2 of the n-2th frame is extracted from the memory 452 in response to the read clock R, and the first corrected gradation signal G 'of the n-1th frame is extracted. n-1) is provided to the memory 452, and considering the first correction gray level signal G'n-2 of the n-2th frame and the gray level signal Gn-1 of the n-1th frame, The second correction gray level signal G ″ n-2 of the n−2th frame is output.

한편, 도 12c에 도시한 바와 같이, n번째 프레임의 계조 신호(Gn)가 데이터 계조 신호 변환기(456)에 제공됨에 따라, 데이터 계조 신호 변환기(456)는 콘트롤러(454)로부터 제공되는 리드 클럭(R)에 응답하여 메모리(452)로부터 n-1번째 프레임의 제1 보정 계조 신호(G'n-1)를 추출하고, n번째 프레임의 제1 보정 계조신호(G'n)를 메모리(452)에 제공하며, 상기 n-1번째 프레임의 제1 보정 계조 신호(G'n-1)와 상기 n번째 프레임의 계조 신호(Gn)를 고려하여 n-1번째 프레임의 제2 보정 계조 신호(G"n-1)를 출력한다.On the other hand, as shown in FIG. 12C, as the gray level signal Gn of the nth frame is provided to the data gray level signal converter 456, the data gray level signal converter 456 may read a read clock provided from the controller 454. In response to R), the first corrected gradation signal G'n-1 of the n-1th frame is extracted from the memory 452, and the first corrected gradation signal G'n of the nth frame is stored in the memory 452. And the second corrected gray level signal of the n-1th frame in consideration of the first corrected gray level signal G'n-1 of the n-1th frame and the gray level signal Gn of the nth frame. G "n-1) is output.

한편, 도 12d에 도시한 바와 같이, n+1번째 프레임의 계조 신호(Gn+1)가 데이터 계조 신호 변환기(456)에 제공됨에 따라, 데이터 계조 신호 변환기(456)는 콘트롤러(454)로부터 제공되는 리드 클럭(R)에 응답하여 메모리(452)로부터 n번째 프레임의 제1 보정 계조 신호(G'n)를 추출하고, n+1번째 프레임의 제1 보정 계조 신호(G'n+1)를 메모리(452)에 제공하며, 상기 n번째 프레임의 제1 보정 계조 신호(G'n)와 상기 n+1번째 프레임의 계조 신호(Gn+1)를 고려하여 n번째 프레임의 제2 보정 계조 신호(G"n)를 출력한다.Meanwhile, as shown in FIG. 12D, as the gradation signal Gn + 1 of the n + 1 th frame is provided to the data gradation signal converter 456, the data gradation signal converter 456 is provided from the controller 454. The first corrected gray level signal G'n of the nth frame is extracted from the memory 452 in response to the read clock R, and the first corrected gray level signal G'n + 1 of the n + 1th frame. Is provided to the memory 452, and the second corrected gray level of the nth frame is considered in consideration of the first corrected gray level signal G'n of the nth frame and the gray level signal Gn + 1 of the n + 1th frame. Output the signal G "n.

이처럼, 본 발명의 다른 실시예에 따른 보정 계조 신호는 원시 계조 신호 대비 한 프레임씩 지연되어 출력되며, 특히 저전압이 요구되는 블랙 계조에서 고전압이 요구되는 화이트 계조로 급변할 때 먼저 액정을 프리틸트시키기 위한 프리틸트 형성 신호를 출력한 후, 그 다음에 높은 고계조의 신호가 입력되므로 액정의 응답 속도를 향상시킬 수 있다.As described above, the corrected gradation signal according to another embodiment of the present invention is output by being delayed by one frame compared to the raw gradation signal, and in particular, when the sudden change from black gradation requiring low voltage to white gradation requiring high voltage first, After outputting the pretilt forming signal for the signal, a high high-gradation signal is input thereto, thereby improving the response speed of the liquid crystal.

도 13은 본 발명의 다른 실시예에 따른 입력 계조 신호 대비 출력 보정 계조 신호를 나타낸 파형도로, 특히 상기한 본 발명의 일실시예에 따른 입력 계조 신호 대비 출력 보정 계조 신호 파형도를 함께 도시한다.FIG. 13 is a waveform diagram illustrating an output corrected gradation signal relative to an input gradation signal according to another embodiment of the present invention. In particular, FIG.

도 13에 도시한 바와 같이, n-1번째 프레임 동안에 1볼트에 대응하고, n번째와 n+1번째 프레임 동안에 5볼트에 대응하며, n+2번째 프레임 이후에는 3볼트에 대응하는 원시 계조 신호가 입력되면, 본 발명의 다른 실시예에 따른 보정 계조 신호는 다음과 같이 출력된다.As shown in Fig. 13, a raw gradation signal corresponding to one volt during the n-1th frame, five volts during the nth and n + 1th frames, and three volts after the n + 2th frame When is input, the correction gradation signal according to another embodiment of the present invention is output as follows.

즉, n-1번째 프레임 동안에 1볼트에 대응하는 계조 신호를 유지하다가, n번째 프레임 동안에는 액정을 프리틸트시키기 위한 형성 신호로서 상기 1볼트보다는 높은 대략 1.5볼트에 대응하고, n+1번째 프레임 동안에 상기 5볼트보다 높은 6볼트에 대응하며, n+2번째 프레임 동안에 5볼트보다 작은 대략 4.8볼트에 대응하고, n+3번째 프레임 동안에 3볼트보다는 낮은 대략 2.5볼트에 대응하며, n+4번째 프레임 동안에는 3볼트보다는 약간 높은 3.2볼트에 대응하고, n+5번째 프레임부터 비로소 3볼트에 대응하는 보정 계조 신호가 출력된다.That is, while maintaining the gray level signal corresponding to 1 volt during the n-1th frame, and forming a signal for pretilting the liquid crystal during the nth frame, the gray level signal corresponds to approximately 1.5 volts higher than the 1 volt, and during the n + 1th frame. Corresponding to 6 volts higher than the 5 volts, corresponding to approximately 4.8 volts less than 5 volts during the n + 2th frame, approximately 2.5 volts lower than 3 volts during the n + 3th frame, and n + 4th frame During this time, a correction gradation signal corresponding to 3.2 volts slightly higher than 3 volts and corresponding to 3 volts is output from the n + 5th frame.

이처럼, 본 발명의 다른 실시예에서는 하나의 프레임 메모리를 사용한다. 이때 상기 프레임 메모리에는 현재 프레임의 계조 신호가 저장되는 것이 아니라, 데이터 계조신호 변환기에서 이전 프레임의 계조 신호와 이이전 프레임의 계조 신호를 근거로 변환된 제1 보정 계조 신호가 저장된다. 그리고 출력되는 것은 기저장된 제1 보정 계조 신호와 현재 프레임의 계조 신호를 비교하여 액정을 프리틸트 시켜줄 필요가 있는 경우에 또 한번의 변환을 거쳐 제2 보정 계조 신호를 출력한다.As such, another embodiment of the present invention uses one frame memory. In this case, the gradation signal of the current frame is not stored in the frame memory, but the first correction gradation signal converted by the data gradation signal converter based on the gradation signal of the previous frame and the gradation signal of the previous frame is stored. When the output is required to pre-tilt the liquid crystal by comparing the stored first correction gradation signal with the gradation signal of the current frame, the second correction gradation signal is output through another conversion.

상기한 본 발명의 일실시예에서는 이전 프레임의 계조 신호와 이이전 프레임의 계조 신호를 저장하였다가 현재 프레임의 계조 신호와 함께 3가지 프레임을 비교하지만, 본 발명의 다른 실시예에서는 이전 프레임의 계조 신호와 이이전 프레임의 계조 신호가 비교된 데이터인 제1 보정 계조 신호가 저장되고, 제1 보정 계조 신호와 현재 프레임의 계조 신호를 비교하는 것이다. 상기한 방법에서는 메모리를줄임으로써 발생하는 정보 손실분이 있다.In the above-described embodiment of the present invention, the gray level signal of the previous frame and the previous frame gray level signal are stored, and the three frames are compared with the gray level signal of the current frame. However, in another embodiment of the present invention, the gray level of the previous frame is compared. The first corrected gray level signal, which is a data obtained by comparing the gray level signal of the previous frame with the signal, is stored, and the first corrected gray level signal is compared with the gray level signal of the current frame. In the above method, there is information loss caused by reducing the memory.

상기한 본 발명의 다른 실시예를 적용하면 상기한 도 13과 같이 n+1번째와 n+4번째 프레임에서 2번의 오버 슈트 파형이 반복된다. 즉, 데이터 계조 신호 변환기에서 현재 프레임의 계조 신호와 이전 프레임의 계조 신호를 비교하는 것이 아니라, 현재 프레임의 계조 신호와 제1 보정 계조 신호를 비교하기 때문이다. 그러나, 두 번째 발생되는 오버슈트 파형, 즉 n+4번째 프레임에서 발생되는 오버슈트 파형의 크기는 첫 번째 오버슈트 파형에 비해 그 크기가 현저히 줄어들기 때문에 액정의 응답 속도 차이는 거의 발생하지 않는다.According to another embodiment of the present invention described above, as shown in FIG. 13, two overshoot waveforms are repeated in the n + 1 th and n + 4 th frames. That is, the data gradation signal converter does not compare the gradation signal of the current frame and the gradation signal of the previous frame, but compares the gradation signal of the current frame and the first correction gradation signal. However, since the magnitude of the second overshoot waveform, that is, the overshoot waveform generated in the n + 4th frame, is significantly reduced compared to the first overshoot waveform, the response speed of the liquid crystal is hardly generated.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

이상에서 설명한 바와 같이, 본 발명에 따르면 이전 프레임의 원시 계조 신호와 현재 프레임의 원시 계조 신호가 상이한 경우에, 다음 프레임 구동시 현재 프레임의 목표 전압보다 높은 오버 슈트 파형이 인가되도록 보정 계조 신호를 출력하고, 이전 프레임의 계조 신호가 블랙 계조일 때, 현재 프레임이 밝은 계조 또는 화이트 계조이면 현재 프레임에는 상기 블랙 계조보다는 높은 계조 신호를 인가하여 액정을 프리틸트시키기 위한 보정 계조 신호를 출력함으로써, 액정 표시 장치의 응답 속도를 향상시킬 수 있다.As described above, according to the present invention, when the original gradation signal of the previous frame and the original gradation signal of the current frame are different, the correction gradation signal is output so that an overshoot waveform higher than the target voltage of the current frame is applied during the next frame driving. When the gray level signal of the previous frame is black gray, if the current frame is a bright gray or white gray, a gray level signal higher than the black gray is applied to the current frame to output a corrected gray level signal for pretilting the liquid crystal. The response speed of the device can be improved.

또한, 액정 표시 패널의 구조를 변경하거나, 액정의 물성을 변경하지 않더라도 액정의 응답 속도를 개선시킬 수 있어 동화상 등을 유용하게 디스플레이할 수 있다.In addition, even if the structure of the liquid crystal display panel is changed or the physical properties of the liquid crystal are not changed, the response speed of the liquid crystal can be improved, so that moving images and the like can be usefully displayed.

Claims

A data gray level signal receiving a raw gray level signal from a data gray scale source and outputting a corrected gray level signal corresponding to the current frame in consideration of the raw gray level signal of the previous frame, the raw gray level signal of the current frame, and the raw gray level signal of the next frame. government;

A data driver for outputting an image signal by changing to a data voltage corresponding to the correction gray level signal;

A gate driver for sequentially supplying scan signals; And

A plurality of gate lines that transmit the scan signal, a plurality of data lines that are insulated from and cross the gate lines that transmit the image signal, and are formed in an area surrounded by the gate lines and the data lines, respectively; And a liquid crystal display panel including a plurality of pixels arranged in a matrix having switching elements connected to the data lines.

The liquid crystal display of claim 1, wherein the correction gray level signal is output by one frame delay.

The data gradation signal correcting unit of claim 1,

When the raw gray level signal of the n-th frame and the raw gray level signal of the n-th frame are different, outputting a corrected gray level signal for an overshoot waveform higher than the target voltage of the n-th frame when the n + 1 th frame is driven A liquid crystal display device characterized by the above-mentioned.

The data gradation signal corrector of claim 3,

When the n-th frame is driven when the raw gray level signal of the n-th frame is a first low gray level and the raw gray level signal of the n-th frame is higher than the first low gray level; And a correction gradation signal corrected to a second high gradation level higher than the low gradation level and smaller than the high gradation level.

The liquid crystal display of claim 4, wherein the first low gray level is a black gray level.

6. The liquid crystal display device according to claim 5, wherein the correction gradation signal corrected to the second high gradation level is a pretilt formation signal for pretilting the liquid crystal.

7. The voltage of claim 6, wherein the voltage corresponding to the black gray is one of 0.5 to 1.5 volts relative to the common electrode voltage of the color filter substrate of the liquid crystal display panel, and the pretilt forming signal is 2 to 3.5 volts. The liquid crystal display device, characterized in that any one of the voltage.

The liquid crystal display of claim 1, wherein the gray level signal is digital gray level data, and the correction gray level signal is digital gray level data.

The data gradation signal correcting unit of claim 8,

A parallel converter for parallel converting the digital grayscale data corresponding to the grayscale signal; And

And a serial converter for serially converting digital data corresponding to the corrected gray level signal and outputting the serial data to the data driver.

The liquid crystal display of claim 1, wherein the gray level signal is an analog gray level signal, and the corrected gray level signal is an analog gray level signal.

The data gradation signal corrector of claim 10,

A synthesizer for converting an analog gray level signal corresponding to the gray level signal into a frequency of a processable data stream; And

And a separator for separating and outputting the analog gray level signal corresponding to the corrected gray level signal to the data driver.

The data gradation signal correcting unit of claim 1,

A first memory which receives the gray level signal from the data gray level signal source, and stores and outputs the received gray level signal for a predetermined frame;

A second memory configured to receive a gray level signal delayed for a predetermined frame from the first memory, and store and output the received gray level signal for a predetermined frame;

A controller for controlling the writing and reading of the gradation signals of the first and second frame memories; And

The corrected gradation signal in consideration of the gradation signal of the next frame received from the data gradation signal source, the gradation signal of the current frame received from the first frame memory, and the gradation signal of the previous frame received from the second frame memory. And a data gray level signal converting unit configured to output a light.

The liquid crystal display of claim 12, wherein the first memory is a frame memory that stores and outputs the gray level signal for one frame.

The liquid crystal display of claim 12, wherein the second memory is a frame memory that stores and outputs the gray level signal for one frame.

The liquid crystal display of claim 12, wherein a clock frequency synchronized with a gray level signal supplied from the data gray level signal source is the same as a clock frequency with which the controller is synchronized.

The liquid crystal display of claim 12, wherein a clock frequency synchronized with the gray level signal supplied from the data gray level signal source is different from a clock frequency with which the controller is synchronized.

The method of claim 16, wherein the data gray signal correction unit,

The data gradation signal correcting unit of claim 1,

A memory for receiving a gray level signal from the data gray level signal source, and storing and outputting the gray level signal for a predetermined frame;

A controller which controls the writing and reading of the gradation signal of the memory; And

A data gradation signal converter configured to generate and output a second correction gradation signal in consideration of a gradation signal of a next frame received from the data gradation signal source and a first correction gradation signal corresponding to a current frame received from the first frame memory Liquid crystal display device comprising a.

19. The liquid crystal display of claim 18, wherein the memory is a frame memory that stores and outputs the gray level signal for one frame.

19. The liquid crystal display device according to claim 18, wherein the clock frequency synchronized with the gray level signal supplied from the data gray level signal source is the same as the clock frequency with which the controller is synchronized.

19. The liquid crystal display device according to claim 18, wherein the clock frequency synchronized with the gray level signal supplied from the data gray level signal source is different from the clock frequency with which the controller is synchronized.

The data gray signal correcting unit of claim 21,

The liquid crystal display of claim 1, wherein the liquid crystal display panel adopts a vertical alignment (VA) mode.

The liquid crystal display of claim 1, wherein the liquid crystal display panel adopts a patterned vertical alignment (PVA) mode.

The liquid crystal display device according to claim 1, wherein the liquid crystal display panel adopts a mixed vertical alignment (MVA) mode.

Arranged in matrix form with a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, and a switching element formed in an area surrounded by the gate lines and data lines and connected to the gate lines and data lines, respectively. In the driving device of the liquid crystal display device comprising a plurality of pixels,

A data driver which outputs an image signal to the data line by changing the data voltage corresponding to the correction gray level signal; And

And a gate driver for sequentially supplying scan signals to the gate lines.

Arranged in matrix form with a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, and a switching element formed in an area surrounded by the gate lines and data lines and connected to the gate lines and data lines, respectively. In the driving method of a liquid crystal display device comprising a plurality of pixels,

(a) sequentially supplying scan signals to the gate lines;

(b) receiving a raw picture signal from a picture signal source and generating a corrected picture signal corresponding to the current frame in consideration of the raw picture signal of the previous frame, the raw picture signal of the current frame, and the raw picture signal of the next frame; And

(c) supplying a data voltage corresponding to the generated corrected image signal to the data line.

The method of claim 27, wherein the corrected image signal,

When the raw picture signal of the n-th frame and the raw picture signal of the n-th frame is different, the overshoot signal higher than the target voltage of the n-th frame when the n + 1-th frame is driven, Driving method.

The method according to claim 28, wherein the corrected image signal,

When the raw picture signal of the n-th frame is black gray, if the raw picture signal of the n-th frame is light gray or white, the liquid crystal is freed by applying a higher gray level signal than the black gray when the n-th frame is driven. It is a pretilt signal for tilting, The driving method of the liquid crystal display device characterized by the above-mentioned.

The method of claim 27, wherein step (b)

(b-11) first delaying the gradation signal received from the image signal source by a predetermined frame;

(b-12) second delaying the first delayed gray level signal by a predetermined frame; And

(b-13) generating a correction gradation signal in consideration of the gradation signal of the next frame received from the image signal, the gradation signal of the first delayed current frame, and the gradation signal of the second delayed previous frame; A method of driving a liquid crystal display device, characterized in that.

31. The method of claim 30, wherein the first delayed predetermined frame and the second delayed predetermined frame are one frame.

The method of claim 27, wherein step (b)

(b-21) generating a first correction gray signal based on the gray signal of the current frame and the previous signal received from the image signal source and delaying the first correction gray by a predetermined frame;

(b-22) generating a second correction gradation signal in consideration of the gradation signal of the next frame received from the image signal source and the first delayed first correction gradation signal; And

and (b-23) defining and outputting the second correction gray level signal as the correction gray level signal.

33. The method of claim 32, wherein the first delayed predetermined frame is one frame.