KR20040083697A - 디지털 ｔｖ 시스템에서의 외부 메모리를 이용한디인터리빙 장치 및 그 구현 방법 - Google Patents

Abstract

본 발명은 디인터리버의 구현에 있어 외부 메모리(DRAM)를 사용함으로써 칩의 게이트 사이즈를 줄여 비용 절감하기 위한 것으로서, 송신측에서 인터리빙되어 입력되는 데이터를 설정된 데이터 폭 크기로 저장하는 외부 메모리와, 상기 외부 메모리에 저장된 데이터를 억세스하여 디인터리버를 수행하는 MAU와, 상기 MAU에서 디인터리빙된 데이터를 상기 외부 메모리에 설정된 데이터 폭으로 입출력하는 입/출력 버퍼를 포함하여 구성하는데 있다.

Description

디지털 ＴＶ 시스템에서의 외부 메모리를 이용한 디인터리빙 장치 및 그 구현 방법{apparatus for de-interleaving using external memory in digital TV system embodiment method of the same}

본 발명은 디지털 TV에 적용되는 VSB 와 QAM 전송방식의 일부인 디인터리빙(De-interleaving)의 장치 및 그 구현 방법에 관한 것이다.

본 발명은 디지털 TV의 전송방식에 VSB 및 QAM이 사용되고 있다. VSB와 QAM은 전송에 에러 내성을 위하여 송신 측은 인터리빙(Interleaving)을 수행하고 수신 측은 디인터리빙(De-interleaving)을 수행한다. 이는 채널 에러가 발생하였을 경우 수신 측에서 볼 때 시간적으로 버스트(burst) 에러가 아닌 랜덤(Random) 에러로 처리되도록 하기 위한 것이다.

그 구조는 도 1과 같다. 각 변수는 B(Taps) ,M(increment), N(= B × M))을 나타낸다.

도 1에서와 같이 B개의 탭(Tap)에 각 (B-1)M의 메모리가 존재하며 입력된 데이터는 각 탭(Tap)에 순서대로 입력되며 각 탭(Tap)에 입력된 데이터는 각 탭(Tap) 메모리의 크기만큼 쉬프트되어 출력된다.

도 2 는 B=4, M=2의 경우 인터리버의 동작을 7단계로 나누어 설명한 실시예이다.

도 2를 참조하면, 입력 데이터는 순서대로 위의 탭(Tap)에서 아래 탭(Tap)으로 입력된다.

첫 번째 탭은 저장 메모리가 없으므로 입력된 데이터가 바로 출력된다.

그리고 다른 탭들은 메모리에 저장되며, 다음 데이터가 입력될 때 메모리내의 데이터가 오른 쪽으로 쉬프트되며 오른쪽 메모리에 새로운 데이터가 저장되게 된다. 그리고 가장 바깥쪽의 데이터가 출력된다.

도 3 은 B=4 M=2의 경우 디인터리버의 동작을 7단계로 나누어 설명한 실시예이다.

도 3을 참조하면, 도 2의 인터리버 동작과 같은 탭을 갖으며 탭 내의 메모리 크기가 대칭으로 구성된 것을 볼 수 있다. 그리고 각 탭 내에서의 동작은 인터리버와 동일하다.

위의 내용에서 볼 때 입력 대기 시간(Latency)은 N*(B-1)이 되고, 요구되어지는 메모리 크기는*(B-1)*N이다.

실 예로서 QAM의 경우 B=128, M=8인 경우 64Kbyte의 많은 메모리가 요구되어진다.

그리고 지금까지 VSB/QAM의 칩은 칩 내부에 SRAM 또는 쉬프트 레지스터로서 디인터리버(De-interleaver)를 구해옴으로써 쉬프트 레지스터나 메모리에 대한 게이트 사이즈가 문제로서 제기되어왔다.

이와 같이, 디지털 TV 시스템의 구현에 있어 디인터리버(De-interleaver)에 요구되어지는 메모리의 크기는 QAM의 경우 64Kbyte가 요구되어지며 이는 단일 칩 내에서 만 쉬프트 레지스터나 SRAM로서 구현되어져 왔다.

그러나 최근 ASIC의 SOC(System on a chip)에 대한 기술이 발달됨에 따라 디지털 시스템에 있어서도 VSB/QAM, 트랜스포트 디코더(Transport Decoder), 비디오/오디오 디코더, VDP등 모두 단일 칩화 되어 가고 있다.

이와 같이 단일 칩으로 구현되면 비디오 디코더 및 VDP에서 사용되는 외부메모리(DRAM)가 요구되어진다. 그리고 디인터리버에서 사용되는 내부 메모리를 외부 DRAM으로 사용 할 수 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 디인터리버의 구현에 있어 외부 메모리(DRAM)를 사용함으로써 칩의 게이트 사이즈를 줄여 비용 절감하는데 그 목적이 있다.

본 발명의 다른 목적은 외부 메모리를 사용하기 위한 하드웨어 구조 및 데이터 리드/라이트의 효율적인 방법을 제공하는데 있다.

도 1 은 종래 기술에 따른 인터리빙 및 디인터리빙 장치를 나타낸 구성도

도 2 는 종래 기술에 따른 인터리빙의 구현 방법을 나타낸 도면

도 3 은 종래 기술에 따른 디인터리빙의 구현 방법을 나타낸 도면

도 4 는 본 발명에 따른 디인터리빙 장치를 나타낸 구성도

도 5 는 도 4에서 MAU 내의 SRAM 데이터 구조를 나타낸 도면

도 6 은 본 발명에 따른 디인터리빙의 구현 방법을 나타낸 도면

도 7 은 본 발명에 따른 디인터리빙 장치에서 출력 버퍼의 동작을 나타낸 도면

*도면의 주요부분에 대한 부호의 설명

401 : 입력 버퍼 402 : MAU

403 : 외부 메모리(DRAM) 404 : 출력 버퍼

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 TV 시스템에서의 외부 메모리를 이용한 디인터리빙 장치의 특징은 송신측에서 인터리빙되어 입력되는 데이터를 설정된 데이터 폭 크기로 저장하는 외부 메모리와, 상기 외부 메모리에 저장된 데이터를 억세스하여 디인터리버를 수행하는 MAU와, 상기 MAU에서 디인터리빙된 데이터를 상기 외부 메모리에 설정된 데이터 폭으로 입출력하는 입/출력 버퍼를 포함하여 구성하는데 있다.

이때, 상기 MAU는 탭의 깊이를 갖는 내부 메모리를 상기 외부 메모리의 데이터 폭 만큼 구성하는 것이 바람직하다.

또한, 상기 외부 메모리는 DRAM으로 구성되는 것이 바람직하다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 TV 시스템에서의 외부 메모리를 이용한 디인터리빙 구현 방법의 특징은 기 설정된 데이터의M(increment)과 데이터 폭에 상응하여 기 설정된 탭(tap)의 개수만큼의 입력 데이터로 내부 메모리의 위치를 정하는 단계와, 상기 내부 메모리의 위치를 하나씩 증가하면서 입력되는 데이터를 외부 메모리에 저장하고, 탭의 개수 단위로 증가하면서 각 내부 메모리의 어드레스를 설정하는 단계와, 상기 내부 메모리의 어드레스가 설정되면, 상기 설정된 어드레스에 해당되는 데이터를 한꺼번에 출력하는 단계를 포함하여 이루어지는데 있다.

이때, 상기 내부 메모리는 SRAM을 사용하는 것이 바람직하다.

그리고 상기 출력은 입력에서 출력된 데이터를 순서대로 버스트 길이(Burst length)에 맞춰 이루어지는 것이 바람직하다.

또한, 상기 출력은 외부 메모리로부터 데이터 폭의 크기로 읽어 탭 x 데이터 폭의 크기만큼의 데이터 사이즈로 출력 버퍼에 저장되면 그때부터 각각 순서대로 출력하는 것이 바람직하다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 디지털 TV 시스템에서의 외부 메모리를 이용한 디인터리빙 장치 및 그 구현 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

설명의 일관성을 위해 본 발명에서는 외부 메모리로 DRAM을 이용한 디인터리버에 관해 설명하고 있으나, 외부 메모리는 이에 한정되지 않는다.

도 4 는 본 발명에 따른 외부 메모리를 이용한 디인터리빙 구현을 위한 구성도를 나타내고 있다.

도 4와 같이, 송신측에서 인터리빙되어 입력되는 데이터를 설정된 데이터 폭 크기로 저장하는 DRAM(403)과, 상기 DRAM(403)에 저장된 데이터를 억세스하여 디인터리버를 수행하는 MAU(Memory Access Unit)(402)와, 상기 MAU(402)에서 디인터리빙된 데이터를 상기 DRAM(403)에 설정된 데이터 폭으로 입출력하는 입/출력 버퍼(401)(404)로 구성된다.

이때, 상기 입/출력 버퍼(401)(404)는 외부 메모리인 DRAM(403)의 데이터 폭(width)을 실질적으로 만들어 주는 역할을 한다.

그리고 상기 MAU(Memory Access Unit)(402)는 입력되는 데이터를 무조건 데이터 폭 크기로 맞춰서 상기 DRAM(403)에 데이터를 저장할 경우 리드시 필요한 미상(Unknown) 데이터와 같이 리드되므로 유효한 데이터만 상기 DRAM(403)에 저장하기 위하여 탭(B)의 깊이를 갖는 내부 메모리인 SRAM을 상기 DRAM(403)의 데이터 폭 만큼 구성하고 있다.

도 5 는 도 4에서 MAU 내의 SRAM 데이터 구조를 나타낸 도면이다.

이와 같이 구성된 본 발명에 따른 디지털 TV 시스템에서의 외부 메모리를 이용한 디인터리빙의 구현 방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 6 은 본 발명에 따른 외부 메모리를 이용한 디인터리빙의 구현을 위한 동작을 나타낸 도면이다.

이때, 도 6 은 B=4, M=2이고 데이터 폭이 32비트인 경우의 실시예로서, 각각의 데이터가 입력되는 것을 B 단위로 나타내고 있다.

먼저, 처음 B개의 데이터는 SRAM의 위치를 정하게 되는데, 이는 M과 데이터 폭에 의해 정해진다.

그 후의 데이터는 각각 SRAM의 위치를 하나씩 증가하면서 저장되며, 각 SRAM의 어드레스는 B 단위로 증가되면서 저장된다.

이때, 데이터의 출력은 데이터가 마지막 SRAM에 입력되게 되면, 이때의 어드레스에 해당되는 데이터를 한꺼번에 출력하게 된다. 이와 같이 출력된 데이터는 항상 DRAM의 한 번지에 모두 유효한 값으로 존재하게 된다.

따라서, 데이터 폭의 크기로 B개의 데이터를 리드하게 되면 B ×데이터 폭 만큼의 디인터리빙된 결과를 얻을 수 있다.

또한, 라이트(Write)는 위의 입력 버퍼에서 출력된 데이터를 순서대로 버스트 길이(Burst length)에 맞춰 이루어지게 된다.

그리고 출력 버퍼는 DRAM으로부터 데이터 폭의 크기로 읽어 원래 데이터 사이즈로 만들어 출력하게 된다. 이는 B x 데이터 폭의 크기만큼의 데이터가 출력 버퍼에 저장되면 그때부터 각각 순서대로 출력된다.

도 7 은 본 발명에 따른 디인터리빙 장치에서 출력 버퍼의 동작을 나타낸 도면이다.

도 7을 참조하면, 입력은 데이터 폭의 데이터가 각 SRAM의 같은 어드레스에 출력 비트로 나누어서 입력되고 입력된 데이터는 SRAM내에서 어드레스별로 출력하게 된다.

이에 따라, 상기 출력 버퍼에서 출력되는 데이터는 디인터리빙된 데이터로 얻을 수 있다.

이와 같이, DRAM의 억세스(access)는 리드 시 버스트(Burst)로 가능하게 되며, 라이트(Write)는 일정한 규칙에 의해 결정된다. 그리고 라이트의 어드레스 생성은 B, M, 데이터 폭에 의해 결정되어진다.

이상에서 설명한 바와 같은 본 발명에 따른 디지털 TV 시스템에서의 외부 메모리를 이용한 디인터리빙 장치 및 그 구현 방법은 메모리를 공유함으로써 내부 메모리에 대한 게이트(Gate)를 줄여 비용을 절감하고 외부 메모리를 사용하기 위한 하드웨어 구조 및 리드/라이트(Read/Write)의 효율을 증가시키는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

1. 송신측에서 인터리빙되어 입력되는 데이터를 설정된 데이터 폭 크기로 저장하는 외부 메모리와,

   상기 외부 메모리에 저장된 데이터를 억세스하여 디인터리버를 수행하는 MAU와,

   상기 MAU에서 디인터리빙된 데이터를 상기 외부 메모리에 설정된 데이터 폭으로 입출력하는 입/출력 버퍼를 포함하여 구성하는 것을 특징으로 하는 디인터리빙 장치.
2. 제 1 항에 있어서,

   상기 MAU는 탭의 깊이를 갖는 내부 메모리를 상기 외부 메모리의 데이터 폭 만큼 구성하는 것을 특징으로 하는 외부 메모리를 이용한 디인터리빙 장치.
3. 제 1 항에 있어서,

   상기 외부 메모리는 DRAM으로 구성되는 것을 특징으로 하는 디인터리빙 장치.
4. 기 설정된 데이터의 M(increment)과 데이터 폭에 상응하여 기 설정된 탭(tap)의 개수만큼의 입력 데이터로 내부 메모리의 위치를 정하는 단계와,

   상기 내부 메모리의 위치를 하나씩 증가하면서 입력되는 데이터를 외부 메모리에 저장하고, 탭의 개수 단위로 증가하면서 각 내부 메모리의 어드레스를 설정하는 단계와,

   상기 내부 메모리의 어드레스가 설정되면, 상기 설정된 어드레스에 해당되는 데이터를 한꺼번에 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 외부 메모리를 이용한 디인터리빙의 구현 방법.
5. 제 4 항에 있어서,

   상기 내부 메모리는 SRAM을 사용하는 것을 특징으로 하는 외부 메모리를 이용한 디인터리빙의 구현 방법.
6. 제 4 항에 있어서,

   상기 출력은 입력에서 출력된 데이터를 순서대로 버스트 길이(Burst length)에 맞춰 이루어지는 것을 특징으로 하는 외부 메모리를 이용한 디인터리빙의 구현 방법.
7. 제 6 항에 있어서,

   상기 출력은 외부 메모리로부터 데이터 폭의 크기로 읽어 탭 x 데이터 폭의 크기만큼의 데이터 사이즈로 출력 버퍼에 저장되면 그때부터 각각 순서대로 출력하는 것을 특징으로 하는 외부 메모리를 이용한 디인터리빙의 구현 방법.