KR20040083684A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20040083684A
KR20040083684A KR1020030018247A KR20030018247A KR20040083684A KR 20040083684 A KR20040083684 A KR 20040083684A KR 1020030018247 A KR1020030018247 A KR 1020030018247A KR 20030018247 A KR20030018247 A KR 20030018247A KR 20040083684 A KR20040083684 A KR 20040083684A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
lower substrate
electrode
upper substrate
Prior art date
Application number
KR1020030018247A
Other languages
Korean (ko)
Inventor
추교섭
윤주선
양용호
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030018247A priority Critical patent/KR20040083684A/en
Publication of KR20040083684A publication Critical patent/KR20040083684A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: An LCD is provided to reduce the parasitic capacitance between a gate driving circuit and common electrodes by providing an organic insulating film and a cell gap keeping element in serial on a gate driving area of a lower substrate, and by providing a conductive ball between the gate driving circuit part and the common electrodes for keeping a voltage thereof. CONSTITUTION: An LCD includes upper and lower substrates(200,100), and an LC layer. The lower substrate has a display area(DA) and a driving area(DRA) around the display part for providing driving signals to the display area. First cell gap keeping elements(250a) are formed on common electrodes(240) of the upper substrate separates the upper and lower substrates from each other by a predetermined distance. An insulating film(130) covers a gate driving circuit(160) formed on the driving area entirely and is provided with a second cell gap keeping element(250b) for reducing a parasitic capacitance between the common electrode and the gate driving circuit.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving display characteristics.

도 1은 일반적인 액정표시장치를 나타낸 단면도이고, 도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다. 단, 도 2에 도시된 그래프에서 x축은 시간을 나타내고, y축은 전압을 나타낸다.1 is a cross-sectional view illustrating a general liquid crystal display, and FIG. 2 is an output waveform diagram of the gate driver shown in FIG. 1. However, in the graph shown in FIG. 2, the x axis represents time and the y axis represents voltage.

도 1을 참조하면, 일반적인 액정표시장치(40)는 하부 기판(10), 상부 기판(20) 및 상기 상부 기판(20)과 상기 하부 기판(10)과의 사이에 개재된 액정층(30)으로 이루어진다. 상기 액정표시장치(40)는 외부로부터의 신호에 의하여 상기 상부 기판(20) 및 상기 하부 기판(10)과의 사이에 형성된 전계에 의해서 상기 액정층(30)의 배열각을 변화시키면서 영상을 표시한다.Referring to FIG. 1, a general liquid crystal display device 40 includes a lower substrate 10, an upper substrate 20, and a liquid crystal layer 30 interposed between the upper substrate 20 and the lower substrate 10. Is done. The liquid crystal display 40 displays an image while changing an arrangement angle of the liquid crystal layer 30 by an electric field formed between the upper substrate 20 and the lower substrate 10 by a signal from the outside. do.

상기 하부 기판(10)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(11) 및 상기 TFT(11)에 결합된 화소전극(12)으로 이루어진다.The lower substrate 10 includes a display area DA and a peripheral area PA adjacent to the display area DA. The display area DA includes a plurality of pixels in a matrix form. Each of the plurality of pixels includes a gate line, a data line, a thin film transistor (hereinafter, referred to as a TFT) 11 connected to the gate line and the data line, and a pixel electrode 12 coupled to the TFT 11. .

상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(16)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(16)를 상기 하부 기판(10) 상에 집적시킴으로써, 상기 액정표시장치(40)의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.In the peripheral area PA, a gate driving circuit 16 for applying a driving voltage to the gate line is formed by the TFT process. As such, by integrating the gate driving circuit 16 on the lower substrate 10, the number, volume, and size of the assembly process of the liquid crystal display device 40 may be reduced.

한편, 상기 상부 기판(20)에는 상기 액정층(30)을 사이에 두고 상기 화소전극(20)과 마주보는 공통전극(24)이 구비된다. 상기 표시영역(DA)에 대응하여 상기 공통전극(24) 상에는 상기 액정표시장치(40)의 셀갭을 유지시키기 위한 셀갭유지부재(25)가 구비된다.The upper substrate 20 includes a common electrode 24 facing the pixel electrode 20 with the liquid crystal layer 30 therebetween. The cell gap holding member 25 is provided on the common electrode 24 to maintain the cell gap of the liquid crystal display 40 corresponding to the display area DA.

상기 공통전극(24)은 상기 게이트 구동회로(16)와도 상기 액정층(30)을 사이에 두고 마주보기 때문에, 상기 게이트 구동회로(16)와 상기 공통전극(24)과의 사이에서는 기생 커패시턴스(C)가 생성된다.Since the common electrode 24 also faces the gate driving circuit 16 with the liquid crystal layer 30 interposed therebetween, the parasitic capacitance between the gate driving circuit 16 and the common electrode 24 is increased. C) is generated.

도 2에서, A1은 정상 파형을 나타낸 것이고 A2는 상기 기생 커패시턴스(C)에 의해서 왜곡된 파형을 나타낸 것이다. 도 2에 도시된 바와 같이, 상기 왜곡된 파형(A2)에서의 최고 전압은 상기 정상 파형(A1)에서의 최고 전압보다 약 5V 이상 낮게 나타났다.In FIG. 2, A1 represents a normal waveform and A2 represents a waveform distorted by the parasitic capacitance C. In FIG. As shown in FIG. 2, the highest voltage in the distorted waveform A2 was about 5V lower than the highest voltage in the normal waveform A1.

결국, 상기 기생 커패시턴스(C)는 상기 게이트 구동회로(16)로부터 출력되는 신호를 왜곡 또는 지연시키고, 그로 인해서 상기 액정표시장치(40)의 표시특성을저하시킨다.As a result, the parasitic capacitance C distorts or delays the signal output from the gate driving circuit 16, thereby lowering the display characteristics of the liquid crystal display 40. FIG.

따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 액정표시장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device for improving display characteristics.

도 1은 일반적인 액정표시장치를 나타낸 단면도이다.1 is a cross-sectional view showing a general liquid crystal display device.

도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다.FIG. 2 is an output waveform diagram of the gate driver shown in FIG. 1.

도 3은 게이트 구동부에 액정이 없을 경우의 출력 파형도이다.3 is an output waveform diagram when there is no liquid crystal in the gate driver.

도 4 내지 도 7은 여러 가지 조건에서 액정표시장치의 상부 기판과 하부 기판사이에 존재하는 여러층들의 합성 커패시턴스를 순차적으로 나타낸 그래프이다.4 to 7 are graphs sequentially illustrating composite capacitances of various layers existing between an upper substrate and a lower substrate of a liquid crystal display under various conditions.

도 8은 본 발명의 일 특징에 따른 투과형 액정표시장치를 나타낸 단면도이다.8 is a cross-sectional view illustrating a transmissive liquid crystal display device according to an exemplary embodiment of the present invention.

도 9는 본 발명의 다른 특징에 따른 투과형 액정표시장치를 나타낸 단면도이다.9 is a cross-sectional view illustrating a transmissive liquid crystal display device according to another feature of the present invention.

도 10은 본 발명의 일 특징에 따른 반사-투과형 액정표시장치를 나타낸 단면도이다.10 is a cross-sectional view illustrating a reflection-transmissive liquid crystal display device according to an aspect of the present invention.

도 11은 본 발명의 다른 특징에 따른 반사-투과형 액정표시장치를 나타낸 단면도이다.11 is a cross-sectional view illustrating a reflection-transmissive liquid crystal display device according to another feature of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 하부 기판 120 : 투명전극100: lower substrate 120: transparent electrode

130a, 130b : 유기 절연막 160 : 게이트 구동회로130a and 130b: organic insulating layer 160: gate driving circuit

190 : 반사전극 200 : 상부 기판190: reflective electrode 200: upper substrate

300 : 액정층 260 : 실런트300: liquid crystal layer 260: sealant

600 : 투과형 액정표시장치 DRA : 구동영역600: transmissive liquid crystal display DRA: drive area

DA : 표시영역 PA : 주변영역DA: Display Area PA: Peripheral Area

SLA : 실라인 영역SLA: Sealed Line Area

상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 하부 기판, 상부 기판, 제1 셀갭유지부재, 절연막 및 액정층을 포함한다.The liquid crystal display according to the present invention for achieving the above object of the present invention includes a lower substrate, an upper substrate, a first cell gap holding member, an insulating film and a liquid crystal layer.

하부 기판은 영상을 표시하기 위한 표시부 및 상기 표시부의 주변에 구비되어 상기 표시부에 구동신호를 제공하기 위한 구동부를 갖고, 상부 기판은 컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진다.The lower substrate includes a display unit for displaying an image and a driving unit provided around the display unit to provide a driving signal to the display unit, and the upper substrate is formed of a color filter and a common electrode provided on the color filter.

여기서, 제1 셀갭유지부재는 하부 기판과 상기 상부 기판을 일정거리로 이격시키고, 절연막은 구동부를 전체적으로 커버한다.Here, the first cell gap holding member spaces the lower substrate and the upper substrate at a predetermined distance, and the insulating film covers the driving part as a whole.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 3은 게이트 구동부에 액정이 없을 경우의 출력 파형도이다.3 is an output waveform diagram when there is no liquid crystal in the gate driver.

도 3에서, B1은 정상 파형을 나타낸 것이고 B2는 게이트 구동부에 액정이 없을 경우의 출력 파형도이다. 도 3에 도시된 바와 같이, 상기 파형 B2는 정상 파형 B1과 거의 오차가 없는 이상적인 형태로 나타나는 것을 볼 수 있다.In FIG. 3, B1 is a normal waveform and B2 is an output waveform diagram when there is no liquid crystal in the gate driver. As shown in FIG. 3, it can be seen that the waveform B2 appears in an ideal form with almost no error with the normal waveform B1.

결국, 상기 게이트 구동부에 액정이 있는 경우에 비해 액정이 없는 경우 기생 커패시턴스가 감소되어 게이트 구동회로로부터 출력되는 신호를 왜곡 또는 지연시키는 일이 발생하지 않게 되어, 액정표시장치의 표시특성이 저하되지 않는다.As a result, the parasitic capacitance is reduced when there is no liquid crystal compared to the case where the liquid crystal is present in the gate driver, so that the signal output from the gate driving circuit is not distorted or delayed, so that display characteristics of the liquid crystal display are not deteriorated. .

도 4 내지 도 7은 여러 가지 조건에서 액정표시장치의 상부 기판과 하부 기판사이에 존재하는 여러층들의 합성 커패시턴스를 순차적으로 나타낸 그래프이다.4 to 7 are graphs sequentially illustrating composite capacitances of various layers existing between an upper substrate and a lower substrate of a liquid crystal display under various conditions.

그래프의 가로축은 층들이 순차적으로 합성된 경우를 나타내고 그래프의 세로축은 커패시턴스의 값을 나타낸다. 여기서, E는 공기의 유전율을 나타낸다.The horizontal axis of the graph represents a case where layers are sequentially synthesized, and the vertical axis of the graph represents a value of capacitance. Where E represents the permittivity of air.

도 4를 참조하면, A그래프는 유기막의 두께가 2㎛인 경우 상부 기판과 하부 기판사이에 존재하는 여러층들의 합성 커패시턴스를 순차적으로 나타낸 그래프이고, B그래프는 유기막의 두께가 3.6㎛인 경우의 합성 커패시턴스를 순차적으로 나타낸 그래프이다.Referring to FIG. 4, the A graph is a graph sequentially showing composite capacitances of various layers existing between the upper substrate and the lower substrate when the thickness of the organic film is 2 μm, and the B graph is a case where the thickness of the organic film is 3.6 μm. It is a graph showing the synthetic capacitance sequentially.

a지점은 게이트 절연층과 실리콘(silicon)층이 직렬로 적층된 합성 커패시턴스를 나타내고, b지점은 a지점의 층에 SiNx재질의 패시배이션(passivation)층이 직렬로 적층된 합성 커패시턴스를 나타낸다. c 및 c'지점은 b지점의 층에 유기막이 직렬로 적층된 합성 커패시턴스를 나타내고, d지점은 액정의 커패시턴스를 나타내고, e 및 e'는 게이트 구동회로부와 공통전극사이의 커패시턴스를 나타낸다.Point a represents a composite capacitance in which the gate insulating layer and a silicon layer are stacked in series, and point b represents a composite capacitance in which a passivation layer of SiN x material is stacked in series on the layer at point a. . Points c and c 'represent synthetic capacitances in which organic films are stacked in series on the layer b, d represents capacitance of the liquid crystal, and e and e' represent capacitance between the gate driving circuit portion and the common electrode.

한편, 도 5는 도 4의 경우에 비해 온도가 감소된 경우의 합성 커패시턴스를 나타낸 것이다.On the other hand, Figure 5 shows the combined capacitance when the temperature is reduced compared to the case of FIG.

도 5를 참조하면, C그래프는 유기막의 두께가 2㎛인 경우 상부 기판과 하부 기판사이에 존재하는 여러층들의 합성 커패시턴스를 순차적으로 나타낸 그래프이고, D그래프는 유기막의 두께가 3.6㎛인 경우의 합성 커패시턴스를 순차적으로 나타낸 그래프이다.Referring to FIG. 5, the C graph is a graph sequentially showing the composite capacitances of various layers existing between the upper substrate and the lower substrate when the thickness of the organic film is 2 μm, and the D graph is a case where the thickness of the organic film is 3.6 μm. It is a graph showing the synthetic capacitance sequentially.

f지점은 게이트 절연층과 실리콘층이 직렬로 적층된 합성 커패시턴스를 나타내고, g지점은 f지점의 층에 SiNx재질의 패시배이션층이 직렬로 적층된 합성 커패시턴스를 나타낸다. h 및 h'지점은 g지점의 층에 유기막이 직렬로 적층된 합성 커패시턴스를 나타내고, i지점은 액정의 커패시턴스를 나타내고, j 및 j'는 게이트 구동회로부와 공통전극사이의 커패시턴스를 나타낸다.The point f represents a composite capacitance in which the gate insulating layer and the silicon layer are stacked in series, and the g point represents a composite capacitance in which a passivation layer of SiN x material is stacked in series on the layer at the point f. The points h and h 'represent the synthetic capacitances in which organic films are laminated in series on the layer g, the point i represents the capacitance of the liquid crystal, and j and j' represent the capacitance between the gate driving circuit portion and the common electrode.

결국, 도 4에 비해 온도가 낮은 도 5의 경우 게이트 구동회로부와 공통전극사이의 커패시턴스가 증가하여 게이트 회로부의 신뢰성 문제가 생기게 되는 것이다. 또한, 유기막의 두께가 2㎛인 경우에 비해 3㎛인 경우의 합성 커패시턴스의 값이 더 작아지는 것으로 보아 게이트 구동회로상에 유기막은 반드시 적층시켜야 함을 알 수 있다.As a result, in FIG. 5, where the temperature is lower than that in FIG. 4, capacitance between the gate driving circuit unit and the common electrode increases, thereby causing a reliability problem of the gate circuit unit. In addition, it can be seen that the organic film must be laminated on the gate driving circuit because the value of the synthesized capacitance becomes smaller when the thickness of the organic film is 3 µm than in the case where the thickness of the organic film is 2 µm.

도 6을 참조하면, 그래프 E는 유기막이 제거되고 스페이서만이 개재된 경우의 직렬적으로 적층된 층들의 합성 커패시턴스를 순차적으로 나타낸 것이다.Referring to FIG. 6, graph E sequentially illustrates the combined capacitance of layers stacked in series when the organic film is removed and only the spacer is interposed.

k지점은 게이트 절연층과 실리콘층이 직렬로 적층된 합성 커패시턴스를 나타내고, l지점은 k지점의 층에 SiNx재질의 패시배이션층이 직렬로 적층된 합성 커패시턴스를 나타낸다. m지점은 액정의 커패시턴스를 나타내고, n 및 n'는 게이트 구동회로부와 공통전극사이의 커패시턴스를 나타낸다.The point k represents a composite capacitance in which the gate insulating layer and the silicon layer are stacked in series, and the point l represents a composite capacitance in which a passivation layer of SiN x material is stacked in series in the layer at the k point. Point m represents the capacitance of the liquid crystal, and n and n 'represent the capacitance between the gate driving circuit portion and the common electrode.

도 7을 참조하면, 그래프 F는 유기막과 스페이서가 모두 존재하는 경우 직렬로 적층된 층들의 합성 커패시턴스를 순차적으로 나타낸 것이다.Referring to FIG. 7, the graph F sequentially shows the synthesized capacitance of layers stacked in series when both the organic film and the spacer are present.

o지점은 게이트 절연층과 실리콘층이 직렬로 적층된 합성 커패시턴스를 나타내고, p지점은 o지점의 층에 SiNx재질의 패시배이션층이 직렬로 적층된 합성 커패시턴스를 나타낸다. q 및 q'지점은 p지점의 층에 유기막이 직렬로 적층된 합성 커패시턴스를 나타내고, r지점은 액정의 커패시턴스를 나타내고, s 및 s'는 게이트 구동회로부와 공통전극사이의 커패시턴스를 나타낸다.Point o represents a composite capacitance in which a gate insulating layer and a silicon layer are stacked in series, and point p represents a composite capacitance in which a passivation layer of SiN x material is stacked in series on the layer at point o. Points q and q 'represent the synthetic capacitance in which the organic film is stacked in series on the layer of point p, the point r represents the capacitance of the liquid crystal, and s and s' represent the capacitance between the gate driving circuit portion and the common electrode.

위의 그래프들을 종합해보면, 결국 게이트 구동회로부와 공통전극사이에 유기막도 남겨주면서 스페이서를 구비하는 것이 게이트 구동회로부와 공통 전극사이의 커패시턴스가 가장 작은 것을 알 수 있다.In summary, it can be seen that the capacitance between the gate driving circuit unit and the common electrode is the smallest with the spacer while leaving the organic layer between the gate driving circuit unit and the common electrode.

도 8은 본 발명의 일 특징에 따른 투과형 액정표시장치를 나타낸 단면도이다.8 is a cross-sectional view illustrating a transmissive liquid crystal display device according to an exemplary embodiment of the present invention.

도 8을 참조하면, 본 발명의 일 특징에 따른 투과형 액정표시장치(400)는 하부 기판(100), 상기 하부 기판(100)과 마주보는 상부 기판(200) 및 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.Referring to FIG. 8, a transmissive liquid crystal display device 400 according to an exemplary embodiment of the present invention may include a lower substrate 100, an upper substrate 200 facing the lower substrate 100, and the lower substrate 100. The liquid crystal layer 300 is interposed between the upper substrate 200 and the upper substrate 200.

상기 하부 기판(100)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.The lower substrate 100 includes a display area DA and a peripheral area PA adjacent to the display area DA. The display area DA includes a plurality of pixels in a matrix form. Each of the plurality of pixels includes a gate line GL, a data line DL, a thin film transistor (TFT) 110 connected to the gate line GL, and a data line DL. And a pixel electrode 120 coupled to 110.

상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(160)를 상기 하부 기판(100) 상에 집적시킴으로써, 상기 액정표시장치(400)의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.In the peripheral area PA, a gate driving circuit 160 for applying a driving voltage to the gate line is formed by the TFT process. As such, by integrating the gate driving circuit 160 on the lower substrate 100, the assembly process number, volume, and size of the liquid crystal display device 400 may be reduced.

상기 TFT(110)의 드레인 전극만을 상기 화소전극(120)에 연결시키기 위하여 상기 TFT(110) 및 화소전극(120)과의 사이에는 제1 유기 절연막(130a)이 개재된다. 상기 제1 유기 절연막(130a)에는 상기 드레인 전극을 노출시키기 위한 콘택홀(131)이 구비된다. 따라서, 상기 화소전극(120)은 상기 콘택홀(131)을 통해 상기 드레인 전극과 전기적으로 연결된다.In order to connect only the drain electrode of the TFT 110 to the pixel electrode 120, a first organic insulating layer 130a is interposed between the TFT 110 and the pixel electrode 120. The first organic insulating layer 130a is provided with a contact hole 131 for exposing the drain electrode. Thus, the pixel electrode 120 is electrically connected to the drain electrode through the contact hole 131.

상기 하부 기판(100)에서 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 구비된 영역은 비유효 디스플레이 영역으로써 영상이 표시되지 않는 영역으로 정의된다. 또한, 상기 화소전극(120)이 구비된 영역은 유효 디스플레이 영역으로 영상이 표시되는 영역으로 정의된다.In the lower substrate 100, an area in which the TFT 110, the data line DL, and the gate line GL are provided is defined as an invalid display area in which an image is not displayed. In addition, an area in which the pixel electrode 120 is provided is defined as an area in which an image is displayed as an effective display area.

상기 구동영역(DRA)에 대응하여 상기 하부 기판(100)에는 게이트 구동회로(160)가 구비된다. 상기 게이트 구동회로(160)는 연결 배선(165)을 통해 상기 표시영역(DA)에 배치되는 상기 게이트 라인(GL)의 일단에 연결된다. 따라서, 상기 게이트 구동회로(160)는 상기 게이트 라인(GL)으로 게이트 구동신호를 제공한다. 상기 게이트 구동회로(160)는 상기 표시영역(DA)에 구비되는 상기 TFT(110)와 동일한 공정을 통해서 형성되어 상기 하부 기판(100)상에 집적된다.A gate driving circuit 160 is provided in the lower substrate 100 corresponding to the driving region DRA. The gate driving circuit 160 is connected to one end of the gate line GL disposed in the display area DA through a connection line 165. Thus, the gate driving circuit 160 provides a gate driving signal to the gate line GL. The gate driving circuit 160 is formed through the same process as that of the TFT 110 provided in the display area DA and integrated on the lower substrate 100.

한편, 도면에 도시하지는 않았지만 제1 영역에는 데이터 구동회로(미도시)가 구비되고 상기 데이터 라인(DL)의 일단에 연결되어 상기 데이터 라인(DL)으로 영상신호를 제공한다. 상기 데이터 구동회로는 칩 형태로 구비되어 상기 하부 기판(100)이 완성되면, 이후에 상기 하부 기판(100) 상에 조립된다.Although not shown in the drawings, a data driving circuit (not shown) is provided in the first region and is connected to one end of the data line DL to provide an image signal to the data line DL. The data driving circuit is provided in a chip form, and when the lower substrate 100 is completed, the data driving circuit is assembled on the lower substrate 100.

상기 상부 기판(200)은 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 상기 상부 기판(200)은 상기 하부 기판(100)의 비유효 디스플레이 영역 및 주변영역(PA)에 대응하여 구비되는 차광막(210) 및 상기 하부 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.The upper substrate 200 is provided to correspond to the lower substrate 100 as a whole. The upper substrate 200 is provided to correspond to the light blocking film 210 and the effective display area of the lower substrate 200 provided in correspondence with the ineffective display area and the peripheral area PA of the lower substrate 100, And a color filter 220 made of RGB color pixels.

상기 차광막(210)은 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 상기 투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다. 또한, 상기 차광막(210)은 상기 하부 기판(100)의 구동영역 및 실라인 영역(DRA, SLA)에 대응하도록 구비되어 상기 게이트 구동회로(160) 및 연결 배선(165)이 상기 투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다.The light blocking film 210 prevents the TFT 110, the data line DL, and the gate line GL from being projected onto the screen of the transmissive liquid crystal display 400. In addition, the light blocking film 210 is provided to correspond to the driving region and the seal line regions DRA and SLA of the lower substrate 100 so that the gate driving circuit 160 and the connection wiring 165 are the transmissive liquid crystal display device. The projection on the screen of 400 is prevented.

상기 컬러필터(220)는 상기 R.G.B 색화소 각각이 상기 하부 기판(100)에 구비된 상기 다수의 화소 각각에 대응하도록 상기 상부 기판(200) 상에 구비된다. 또한, 상기 R.G.B 색화소 각각은 상기 차광막(210)과는 중첩된다.The color filter 220 is provided on the upper substrate 200 such that each of the R.G.B color pixels corresponds to each of the plurality of pixels provided in the lower substrate 100. In addition, each of the R.G.B color pixels overlaps the light blocking film 210.

상기 컬러필터(220) 및 차광막(210) 상에는 상기 컬러필터(220) 및 차광막(210)을 보호하고, 상기 차광막(210)과 컬러필터(220)와의 사이에서 발생되는 단차를 감소시키기 위한 평탄화막(230)이 구비된다. 상기 평탄화막(230) 상에는 투명성 도전 물질로 이루어진 공통전극(240)이 균일한 두께로 적층된다. 여기서, 상기 공통전극은 상기 표시영역(DA) 뿐만 아니라, 상기 실라인 영역(SLA) 및 구동영역(DRA)에까지 형성된다.The planarization film is formed on the color filter 220 and the light shielding film 210 to protect the color filter 220 and the light shielding film 210, and to reduce the level difference generated between the light shielding film 210 and the color filter 220. 230 is provided. The common electrode 240 made of a transparent conductive material is stacked on the planarization layer 230 to have a uniform thickness. The common electrode is formed not only in the display area DA but also in the seal line area SLA and the driving area DRA.

상기 공통전극(240) 상에는 제1 셀갭유지부재(250a)가 구비되어 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이를 이격시킨다. 구체적으로, 상기 제1 셀갭유지부재(250a)는 상기 표시영역(DA) 내에 구비되어 상기 투과형 액정표시장치(400)의 셀갭을 자신의 높이만큼 유지시킨다.A first cell gap holding member 250a is provided on the common electrode 240 to separate the lower substrate 100 from the upper substrate 200. Specifically, the first cell gap holding member 250a is provided in the display area DA to maintain the cell gap of the transmissive liquid crystal display device 400 by its height.

한편, 상기 투과형 액정표시장치(400)는 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재되어 상기 두 기판(100, 200)을 결합시키기 위한 실런트(260)를 구비한다. 상기 실런트(260)는 상기 실라인 영역(SLA)에 구비된다.Meanwhile, the transmissive liquid crystal display device 400 includes a sealant 260 interposed between the lower substrate 100 and the upper substrate 200 to bond the two substrates 100 and 200. The sealant 260 is provided in the seal line area SLA.

상기 하부 기판(100)과 상기 상부 기판(200)이 각각 완성되면, 상기 하부 기판(100)과 상기 상부 기판(200)은 상기 실런트(260)에 의해서 견고하게 결합된다. 상기 하부 기판(100)과 상기 상부 기판(200)이 결합되면, 상기 공통전극(240)은 상기 표시영역(DA)에서 상기 화소전극(120)과 서로 마주볼 뿐만 아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.When the lower substrate 100 and the upper substrate 200 are completed, the lower substrate 100 and the upper substrate 200 are firmly coupled by the sealant 260. When the lower substrate 100 and the upper substrate 200 are combined, the common electrode 240 not only faces the pixel electrode 120 in the display area DA, but also the gate driving circuit 160. ) Also face each other in the peripheral area PA.

그러므로, 상기 구동영역(DRA), 즉 게이트 구동회로(160)위에 제2 유기 절연막(130b)이 덮이도록 하여 상기 구동영역(DRA)에 대응하여 형성되는 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 제2 유기 절연막(130b)과 상기 액정층(300)이 직렬적으로 개재된다.Therefore, the common electrode 240 and the gate driving circuit formed to correspond to the driving region DRA by covering the second organic insulating layer 130b on the driving region DRA, that is, the gate driving circuit 160. The second organic insulating layer 130b and the liquid crystal layer 300 are interposed in series with the 160.

상기 제2 유기 절연막(130b)은 비유전율이 1.5 내지 5.0 이고, 두께는 0.4 내지 5㎛ 인 것이 바람직하다.The second organic insulating layer 130b preferably has a relative dielectric constant of 1.5 to 5.0 and a thickness of 0.4 to 5 μm.

또한, 제2 유기 절연막(130b)대신에 무기 물질로 이루어진 절연막을 구비할수 있으나 그 두께는 2㎛보다 작은 것이 바람직하다.In addition, an insulating film made of an inorganic material may be provided instead of the second organic insulating film 130b, but the thickness thereof is preferably smaller than 2 μm.

상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 발생되는 기생 커패시턴스는 둘 사이에 개재된 유전체의 유전율에 비례한다. 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층(300)만 있는 경우에 비해 낮은 유전율을 갖는 감광성 아크릴 수지로 이루어진 제2 유기 절연막(130b)이 액정층(300)과 직렬적으로 구비됨으로써 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.The parasitic capacitance generated between the common electrode 240 and the gate driving circuit 160 is proportional to the dielectric constant of the dielectric interposed between the common electrode 240 and the gate driving circuit 160. The second organic insulating layer 130b made of a photosensitive acrylic resin having a lower dielectric constant between the common electrode 240 and the gate driving circuit 160 has a lower dielectric constant than that of the liquid crystal layer 300 alone. The parasitic capacitance generated between the common electrode 240 and the gate driving circuit 160 may be reduced by being provided in series.

뿐만 아니라, 상기 제2 유기 절연막(130b)에 대응하는 영역에 제2 셀갭유지부재(250b)를 구비한다. 상기 제2 셀갭유지부재(250b)는 상기 제2 유기 절연막(130b)과 동일한 감광성 아크릴 수지로 이루어질 수 있고, 바람직하게는 제2 셀갭유지부재(250b)는 상기 상부 기판(200)상에 구비한다.In addition, a second cell gap holding member 250b is provided in a region corresponding to the second organic insulating layer 130b. The second cell gap holding member 250b may be formed of the same photosensitive acrylic resin as the second organic insulating layer 130b, and preferably, the second cell gap holding member 250b is provided on the upper substrate 200. .

따라서, 제2 유기 절연막(130b)위에 액정층(300)보다 낮은 유전율을 갖는 감광성 아크릴 수지로 이루어진 제2 셀갭유지부재(250b)가 제2 유기절연막(130b)과 직렬적으로 구비됨으로써 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.Accordingly, a second cell gap holding member 250b formed of a photosensitive acrylic resin having a lower dielectric constant than that of the liquid crystal layer 300 is disposed on the second organic insulating layer 130b in series with the second organic insulating layer 130b. Parasitic capacitance generated between the 240 and the gate driving circuit 160 may be reduced.

도 8에서는 상기 상부 기판(200)이 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 그러나, 상기 상부 기판(200)은 상기 하부 기판(100)과 부분적으로 대응하도록 구비될 수 있다.In FIG. 8, the upper substrate 200 is provided to correspond to the lower substrate 100 as a whole. However, the upper substrate 200 may be provided to partially correspond to the lower substrate 100.

도 9는 본 발명의 다른 특징에 따른 투과형 액정표시장치를 나타낸 단면도이다. 단, 도 9에서는 도 8에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한참조부호를 병기하고, 그에 대한 설명은 생략한다.9 is a cross-sectional view illustrating a transmissive liquid crystal display device according to another feature of the present invention. In FIG. 9, the same reference numerals are given to the same components as those illustrated in FIG. 8, and description thereof will be omitted.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 투과형 액정표시장치(500)는 하부 기판(100), 상부 기판(200), 상기 하부 기판(100) 및 상기 상부 기판(200)을 결합하기 위한 실런트(260) 및 상기 하부 기판(100) 및 상기 상부 기판(200)과의 사이에 개재된 액정층(300)을 포함한다.Referring to FIG. 9, a transmissive liquid crystal display 500 according to a second exemplary embodiment of the present invention combines a lower substrate 100, an upper substrate 200, the lower substrate 100, and the upper substrate 200. And a liquid crystal layer 300 interposed between the sealant 260 and the lower substrate 100 and the upper substrate 200.

상기 하부 기판(100)은 다수의 화소가 매트릭스 형태로 구비되는 표시영역(DA), 상기 표시영역(DA)의 주변에 위치하는 주변영역(PA)으로 이루어진다. 상기 주변영역(PA)은 게이트 구동회로(160)가 구비되는 구동영역(DRA) 및 상기 표시영역(DA)과 구동영역(DRA)과의 사이에 형성되고 상기 실런트(260)가 배치되는 실라인 영역(SLA)으로 구분된다.The lower substrate 100 includes a display area DA in which a plurality of pixels are provided in a matrix form and a peripheral area PA positioned around the display area DA. The peripheral area PA is formed between the driving area DRA having the gate driving circuit 160 and the display area DA and the driving area DRA, and the seal line having the sealant 260 disposed therein. It is divided into SLAs.

한편, 상기 상부 기판(200)은 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 상기 상부 기판(200)은 상기 하부 기판(100)의 비유효 디스플레이 영역 및 주변영역(PA)에 대응하여 구비되는 차광막(210) 및 상기 하부 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.On the other hand, the upper substrate 200 is provided to correspond to the lower substrate 100 as a whole. The upper substrate 200 is provided to correspond to the light blocking film 210 and the effective display area of the lower substrate 200 provided in correspondence with the ineffective display area and the peripheral area PA of the lower substrate 100, And a color filter 220 made of RGB color pixels.

상기 하부 기판(100) 및 상기 상부 기판(200)이 각각 완성되면, 상기 실런트(350)는 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재되어 상기 하부 기판(100)과 상기 상부 기판(200)을 견고하게 결합시킨다.When the lower substrate 100 and the upper substrate 200 are completed, the sealant 350 is interposed between the lower substrate 100 and the upper substrate 200 and the lower substrate 100. The upper substrate 200 is firmly coupled.

상기 하부 기판(100)과 상기 상부 기판(200)이 결합되면, 상기 공통전극(240)은 상기 표시영역(DA)에서 상기 화소전극(120)과 서로 마주볼 뿐만아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.When the lower substrate 100 and the upper substrate 200 are combined, the common electrode 240 not only faces the pixel electrode 120 in the display area DA, but also the gate driving circuit 160. ) Also face each other in the peripheral area PA.

그러므로, 상기 구동영역(DRA), 즉 게이트 구동회로(160)위에 제2 유기 절연막(130b)이 덮이도록 한다. 뿐만 아니라, 상기 상부 기판(200)상의 상기 구동부(DRA)에 대응되는 영역에 상기 공통전극(240)과 절연되는 제1 전극(270)이 구비되고 상기 제2 유기 절연막(130b)상에는 상기 화소 전극(120)과 절연된 제2 전극(330)이 구비된다.Therefore, the second organic insulating layer 130b is covered on the driving region DRA, that is, the gate driving circuit 160. In addition, a first electrode 270 insulated from the common electrode 240 is provided in a region corresponding to the driving unit DRA on the upper substrate 200, and the pixel electrode is disposed on the second organic insulating layer 130b. A second electrode 330 insulated from the 120 is provided.

상기 제1 전극(270)과 제2 전극(330)을 연결하는 도전볼(350)을 구비함으로써 상기 제1 전극(270)과 제2 전극(330)이 쇼트(short)되고 상기 상부 기판(200)의 상기 구동부(DRA)에 대응하는 부분과 상기 하부 기판(100)의 구동부(DRA)에 동일한 전압이 걸리게 되어 상기 제1 전극(270)과 상기 게이트 구동회로(160) 사이에 기생 커패시턴스를 감소시킬 수 있다.By having a conductive ball 350 connecting the first electrode 270 and the second electrode 330, the first electrode 270 and the second electrode 330 are shorted and the upper substrate 200 The same voltage is applied to the portion corresponding to the driving unit DRA of the lower substrate 100 and the driving unit DRA of the lower substrate 100 to reduce the parasitic capacitance between the first electrode 270 and the gate driving circuit 160. You can.

도 10은 본 발명의 일 특징에 따른 반사-투과형 액정표시장치를 나타낸 단면도이다.10 is a cross-sectional view illustrating a reflection-transmissive liquid crystal display device according to an aspect of the present invention.

도 10을 참조하면, 본 발명에 따른 반사-투과형 액정표시장치(600)는 하부 기판(100), 상부 기판(200), 상기 하부 기판(100) 및 상기 상부 기판(200)을 결합하기 위한 실런트(260) 및 상기 하부 기판(100) 및 상기 상부 기판(200)과의 사이에 개재된 액정층(300)을 포함한다.Referring to FIG. 10, the reflective-transmissive liquid crystal display 600 according to the present invention has a sealant for combining the lower substrate 100, the upper substrate 200, the lower substrate 100, and the upper substrate 200. 260 and the liquid crystal layer 300 interposed between the lower substrate 100 and the upper substrate 200.

상기 하부 기판(100)은 영상을 표시하기 위한 표시영역(DA), 상기 표시영역(DA)의 주변에서 상기 표시영역(DA)을 구동하기 위한 구동영역(DRA) 및 상기 표시영역(DA)과 구동영역(DRA) 및 상기 표시영역(DA)과 구동영역(DRA)과의 사이에 구비되고 상기 실런트(260)가 실라인 영역(SLA)으로 이루어진다.The lower substrate 100 may include a display area DA for displaying an image, a driving area DRA for driving the display area DA around the display area DA, and a display area DA. The driving area DRA is disposed between the display area DA and the driving area DRA, and the sealant 260 is a seal line area SLA.

상기 하부 기판(100)의 표시영역(DAA)에는 TFT(110), 제1 유기 절연막(130a), 상기 TFT(110)에 연결되는 투명전극(120) 및 반사전극(140)이 구비된다. 구체적으로, 상기 표시영역(DA)에는 게이트 전극(111), 소오스 전극(113) 및 드레인 전극(112)으로 이루어진 상기 TFT(110)가 형성된다. 상기 제1 유기 절연막(130a)에는 상기 드레인 전극(112)을 노출시키기 위한 콘택홀이 형성되어 있다.The display area DAA of the lower substrate 100 includes a TFT 110, a first organic insulating layer 130a, a transparent electrode 120 and a reflective electrode 140 connected to the TFT 110. In detail, the TFT 110 including the gate electrode 111, the source electrode 113, and the drain electrode 112 is formed in the display area DA. A contact hole for exposing the drain electrode 112 is formed in the first organic insulating layer 130a.

다음, 상기 제1 유기 절연막(130a)상에는 투명 전극(120)이 구비되고, 상기 투명 전극(120)은 상기 콘택홀을 통해 상기 드레인 전극(112)과 전기적으로 접속된다. 따라서, 상기 투명 전극(120)은 상기 TFT의 드레인 전극(112)으로 인가되는 신호를 인가 받는다.Next, a transparent electrode 120 is provided on the first organic insulating layer 130a, and the transparent electrode 120 is electrically connected to the drain electrode 112 through the contact hole. Therefore, the transparent electrode 120 receives a signal applied to the drain electrode 112 of the TFT.

상기 제1 유기 절연막(130a)은 상기 드레인 전극과 상기 투과전극이 접촉되는 부분을 커버한다. 또한 상기 반사 전극(140)에는 상기 투명 전극(120)을 노출시키는 투과창이 형성되어 있다.The first organic insulating layer 130a covers a portion where the drain electrode and the transmission electrode contact each other. In addition, the reflective electrode 140 is formed with a transmission window for exposing the transparent electrode 120.

따라서, 상기 액정표시장치(600)는 상기 상부 기판을 통해 입사된 광을 상기 반사전극을 통해 반사하여 영상을 표시하는 반사모드에서 동작한다. 또한, 상기 TFT 기판의 후면에 배치된 광원부(미도시)로부터 입사된 광을 상기 투과창을 통해 투과시켜 영상을 표시하는 투과모드에서 동작한다.Therefore, the liquid crystal display 600 operates in a reflection mode in which light incident through the upper substrate is reflected through the reflective electrode to display an image. In addition, it operates in a transmission mode in which light incident from a light source unit (not shown) disposed on the rear surface of the TFT substrate is transmitted through the transmission window to display an image.

이때, 상기 반사전극(140)의 반사량을 증가시키면서, 상기 반사-투과형 액정표시장치(600)의 시야각을 향상시키기 위해서 상기 반사 전극(140)은 요철 구조를 갖도록 형성된다. 상기 반사전극(140)은 상기 제1 유기 절연막(130a)상에 균일한 두께로 적층되므로 상기 제1 유기 절연막(130a)의 표면 구조에 의해서 결정된다. 따라서, 제1 유기 절연막(130a)의 표면에 다수의 요철을 형성하여 상기 반사전극이 요철 구조를 갖도록 한다.In this case, the reflective electrode 140 is formed to have an uneven structure to increase the reflection amount of the reflective electrode 140 and to improve the viewing angle of the reflective-transmissive liquid crystal display device 600. Since the reflective electrode 140 is stacked on the first organic insulating layer 130a with a uniform thickness, the reflective electrode 140 is determined by the surface structure of the first organic insulating layer 130a. Therefore, a plurality of irregularities are formed on the surface of the first organic insulating layer 130a so that the reflective electrode has an uneven structure.

상기 상부 기판(200)은 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 상기 상부 기판(200)은 상기 하부 기판(100)의 비유효 디스플레이 영역 및 주변영역(PA)에 대응하여 구비되는 차광막(210) 및 상기 하부 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.The upper substrate 200 is provided to correspond to the lower substrate 100 as a whole. The upper substrate 200 is provided to correspond to the light blocking film 210 and the effective display area of the lower substrate 200 provided in correspondence with the ineffective display area and the peripheral area PA of the lower substrate 100, And a color filter 220 made of RGB color pixels.

상기 컬러필터(220) 및 차광막(210) 상에는 상기 컬러필터(220) 및 차광막(210)을 보호하고, 상기 차광막(210)과 컬러필터(220)와의 사이에서 발생되는 단차를 감소시키기 위한 평탄화막(230)이 구비된다. 상기 평탄화막(230) 상에는 투명성 도전 물질로 이루어진 공통전극(240)이 균일한 두께로 적층된다. 여기서, 상기 공통전극은 상기 표시영역(DA) 뿐만 아니라, 상기 실라인 영역(SLA) 및 구동영역(DRA)에까지 형성된다.The planarization film is formed on the color filter 220 and the light shielding film 210 to protect the color filter 220 and the light shielding film 210, and to reduce the level difference generated between the light shielding film 210 and the color filter 220. 230 is provided. The common electrode 240 made of a transparent conductive material is stacked on the planarization layer 230 to have a uniform thickness. The common electrode is formed not only in the display area DA but also in the seal line area SLA and the driving area DRA.

상기 공통전극(240) 상에는 제1 셀갭유지부재(250a)가 구비되어 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이를 이격시킨다. 구체적으로, 상기 제1 셀갭유지부재(250a)는 상기 표시영역(DA) 내에 구비되어 상기 투과형 액정표시장치(600)의 셀갭을 자신의 높이만큼 유지시킨다.A first cell gap holding member 250a is provided on the common electrode 240 to separate the lower substrate 100 from the upper substrate 200. In detail, the first cell gap holding member 250a is provided in the display area DA to maintain the cell gap of the transmissive liquid crystal display 600 by its height.

상기 하부 기판(100)과 상기 상부 기판(200)이 각각 완성되면, 상기 하부 기판(100)과 상기 상부 기판(200)은 상기 실런트(260)에 의해서 견고하게 결합된다. 상기 하부 기판(100)과 상기 상부 기판(200)이 결합되면, 상기 공통전극(240)은 상기 표시영역(DA)에서 상기 화소전극(120)과 서로 마주볼 뿐만 아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.When the lower substrate 100 and the upper substrate 200 are completed, the lower substrate 100 and the upper substrate 200 are firmly coupled by the sealant 260. When the lower substrate 100 and the upper substrate 200 are combined, the common electrode 240 not only faces the pixel electrode 120 in the display area DA, but also the gate driving circuit 160. ) Also face each other in the peripheral area PA.

그러므로, 상기 구동영역(DRA), 즉 게이트 구동회로(160)위에 제2 유기 절연막(130b)이 덮이도록 하여 상기 구동영역(DRA)에 대응하여 형성되는 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 제2 유기 절연막(130b)과 상기 액정층(300)이 직렬적으로 개재된다.Therefore, the common electrode 240 and the gate driving circuit formed to correspond to the driving region DRA by covering the second organic insulating layer 130b on the driving region DRA, that is, the gate driving circuit 160. The second organic insulating layer 130b and the liquid crystal layer 300 are interposed in series with the 160.

상기 제2 유기 절연막(130b)은 비유전율이 1.5 내지 5.0 이고, 두께는 0.4 내지 5㎛ 인 것이 바람직하다. 여기서, 비유전율은 진공의 유전율과의 비를 나타낸다.The second organic insulating layer 130b preferably has a relative dielectric constant of 1.5 to 5.0 and a thickness of 0.4 to 5 μm. Here, the relative dielectric constant represents the ratio with the dielectric constant of the vacuum.

또한, 제2 유기 절연막(130b) 대신에 무기 물질로 이루어진 절연막을 구비할 수 있으나 그 두께는 2㎛보다 작은 것이 바람직하다.In addition, an insulating film made of an inorganic material may be provided instead of the second organic insulating film 130b, but the thickness thereof is preferably smaller than 2 μm.

상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 발생되는 기생 커패시턴스는 둘 사이에 개재된 유전체의 유전율에 비례한다. 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층(300)만 있는 경우에 비해 낮은 유전율을 갖는 감광성 아크릴 수지로 이루어진 제2 유기 절연막(130b)이 액정층(300)과 직렬적으로 구비됨으로써 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.The parasitic capacitance generated between the common electrode 240 and the gate driving circuit 160 is proportional to the dielectric constant of the dielectric interposed between the common electrode 240 and the gate driving circuit 160. The second organic insulating layer 130b made of a photosensitive acrylic resin having a lower dielectric constant between the common electrode 240 and the gate driving circuit 160 has a lower dielectric constant than that of the liquid crystal layer 300 alone. The parasitic capacitance generated between the common electrode 240 and the gate driving circuit 160 may be reduced by being provided in series.

뿐만 아니라, 상기 제2 유기 절연막(130b)에 대응하는 영역에 제2 셀갭유지부재(250b)를 구비한다. 상기 제2 셀갭유지부재(250b)는 상기 제2 유기 절연막(130b)과 동일한 감광성 아크릴 수지로 이루어질 수 있고, 바람직하게는 제2 셀갭유지부재(250b)는 상기 상부 기판(200)상에 구비한다.In addition, a second cell gap holding member 250b is provided in a region corresponding to the second organic insulating layer 130b. The second cell gap holding member 250b may be formed of the same photosensitive acrylic resin as the second organic insulating layer 130b, and preferably, the second cell gap holding member 250b is provided on the upper substrate 200. .

따라서, 제2 유기 절연막(130b)위에 액정층(300)보다 낮은 유전율을 갖는 감광성 아크릴 수지로 이루어진 제2 셀갭유지부재(250b)가 제2 유기절연막(130b)과 직렬적으로 구비됨으로써 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.Accordingly, a second cell gap holding member 250b formed of a photosensitive acrylic resin having a lower dielectric constant than that of the liquid crystal layer 300 is disposed on the second organic insulating layer 130b in series with the second organic insulating layer 130b. Parasitic capacitance generated between the 240 and the gate driving circuit 160 may be reduced.

도 11은 본 발명의 다른 특징에 따른 반사-투과형 액정표시장치를 나타낸 단면도이다. 단, 도 11에서는 도 8에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 설명은 생략한다.11 is a cross-sectional view illustrating a reflection-transmissive liquid crystal display device according to another feature of the present invention. In FIG. 11, the same reference numerals are given to the same components as those illustrated in FIG. 8, and description thereof will be omitted.

도 11을 참조하면, 도 10을 참조하면, 본 발명에 따른 반사-투과형 액정표시장치(700)는 하부 기판(100), 상부 기판(200), 상기 하부 기판(100) 및 상기 상부 기판(200)을 결합하기 위한 실런트(260) 및 상기 하부 기판(100) 및 상기 상부 기판(200)과의 사이에 개재된 액정층(300)을 포함한다.Referring to FIG. 11, referring to FIG. 10, the reflective-transmissive liquid crystal display 700 according to the present invention includes a lower substrate 100, an upper substrate 200, the lower substrate 100, and the upper substrate 200. ) And a liquid crystal layer 300 interposed between the sealant 260 and the lower substrate 100 and the upper substrate 200.

상기 하부 기판(100)은 다수의 화소가 매트릭스 형태로 구비되는 표시영역(DA), 상기 표시영역(DA)의 주변에 위치하는 주변영역(PA)으로 이루어진다. 상기 주변영역(PA)은 게이트 구동회로(160)가 구비되는 구동영역(DRA) 및 상기 표시영역(DA)과 구동영역(DRA)과의 사이에 형성되고 상기 실런트(260)가 배치되는 실라인 영역(SLA)으로 구분된다.The lower substrate 100 includes a display area DA in which a plurality of pixels are provided in a matrix form and a peripheral area PA positioned around the display area DA. The peripheral area PA is formed between the driving area DRA having the gate driving circuit 160 and the display area DA and the driving area DRA, and the seal line having the sealant 260 disposed therein. It is divided into SLAs.

한편, 상기 상부 기판(200)은 상기 하부 기판(100)과 전체적으로 대응하도록 구비된다. 상기 상부 기판(200)은 상기 하부 기판(100)의 비유효 디스플레이 영역 및 주변영역(PA)에 대응하여 구비되는 차광막(210) 및 상기 하부 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.On the other hand, the upper substrate 200 is provided to correspond to the lower substrate 100 as a whole. The upper substrate 200 is provided to correspond to the light blocking film 210 and the effective display area of the lower substrate 200 provided in correspondence with the ineffective display area and the peripheral area PA of the lower substrate 100, And a color filter 220 made of RGB color pixels.

상기 하부 기판(100) 및 상기 상부 기판(200)이 각각 완성되면, 상기 실런트(350)는 상기 하부 기판(100)과 상기 상부 기판(200)과의 사이에 개재되어 상기 하부 기판(100)과 상기 상부 기판(200)을 견고하게 결합시킨다.When the lower substrate 100 and the upper substrate 200 are completed, the sealant 350 is interposed between the lower substrate 100 and the upper substrate 200 and the lower substrate 100. The upper substrate 200 is firmly coupled.

상기 하부 기판(100)과 상기 상부 기판(200)이 결합되면, 상기 공통전극(240)은 상기 표시영역(DA)에서 상기 화소전극(120, 140)과 서로 마주볼 뿐만 아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.When the lower substrate 100 and the upper substrate 200 are combined, the common electrode 240 not only faces the pixel electrodes 120 and 140 in the display area DA, but also the gate driving circuit. 160 may also face each other in the peripheral area PA.

그러므로, 상기 구동영역(DRA), 즉 게이트 구동회로(160)위에 제2 유기 절연막(130b)이 덮이도록 한다. 뿐만 아니라, 상기 상부 기판(200)상의 상기 구동부(DRA)에 대응되는 영역에 상기 공통전극(240)과 절연되는 제1 전극(270)이 구비되고 상기 제2 유기 절연막(130b)상에는 상기 화소 전극(120, 140)과 절연된 제2 전극(330)이 구비된다.Therefore, the second organic insulating layer 130b is covered on the driving region DRA, that is, the gate driving circuit 160. In addition, a first electrode 270 insulated from the common electrode 240 is provided in a region corresponding to the driving unit DRA on the upper substrate 200, and the pixel electrode is disposed on the second organic insulating layer 130b. Second electrodes 330 insulated from the electrodes 120 and 140 are provided.

상기 제1 전극(270)과 제2 전극(330)을 연결하는 도전볼(350)을 구비함으로써 상기 제1 전극(270)과 제2 전극(330)이 쇼트(short)되고 상기 상부 기판(200)의 상기 구동부(DRA)에 대응하는 부분과 상기 하부 기판(100)의 구동부(DRA)에 동일한전압이 걸리게 되어 상기 제1 전극(270)과 상기 게이트 구동회로(160) 사이에 기생 커패시턴스를 감소시킬 수 있다.By having a conductive ball 350 connecting the first electrode 270 and the second electrode 330, the first electrode 270 and the second electrode 330 are shorted and the upper substrate 200 The same voltage is applied to the portion corresponding to the driving unit DRA of the lower substrate 100 and the driving unit DRA of the lower substrate 100 to reduce the parasitic capacitance between the first electrode 270 and the gate driving circuit 160. You can.

이와 같은 액정표시장치에 따르면, 하부 기판은 게이트 구동영역상에 액정층보다 유전율이 낮은 유기 절연막과 셀갭유지부재를 직렬적으로 구비함으로써 게이트 구동회로와 공통전극과의 사이에 기생 커패시턴스의 생성을 감소시킬 수 있다.According to the liquid crystal display device, the lower substrate has an organic insulating film having a lower dielectric constant than the liquid crystal layer and a cell gap holding member in series on the gate driving region, thereby reducing the generation of parasitic capacitance between the gate driving circuit and the common electrode. You can.

또한, 게이트 구동회로부와 공통전극사이에 도전볼을 구비하여 게이트 구동회로부와 공통전극사이의 전압을 동일하게 함으로써 기생 커패시턴스가 생기는 것을 방지할 수 있다.In addition, since a conductive ball is provided between the gate driving circuit unit and the common electrode to make the voltage between the gate driving circuit unit and the common electrode the same, parasitic capacitance can be prevented from occurring.

따라서, 상기 기생 커패시턴스의 생성을 억제함으로써 상기 게이트 구동회로의 오동작을 방지할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.Therefore, by suppressing generation of the parasitic capacitance, malfunction of the gate driving circuit can be prevented, thereby improving display characteristics of the liquid crystal display device.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (11)

영상을 표시하기 위한 표시부 및 상기 표시부의 주변에 구비되어 상기 표시부에 구동신호를 제공하기 위한 구동부를 갖는 하부 기판;A lower substrate having a display unit for displaying an image and a driving unit provided around the display unit to provide a driving signal to the display unit; 컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진 상부 기판;An upper substrate comprising a color filter and a common electrode provided on the color filter; 상기 하부 기판과 상기 상부 기판을 일정거리로 이격시키는 제1 셀갭유지부재;A first cell gap maintaining member spaced apart from the lower substrate by a predetermined distance; 상기 구동부를 전체적으로 커버하는 절연막; 및An insulating film covering the driving part as a whole; And 상기 하부 기판과 상기 상부 기판과의 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액정표시장치.And a liquid crystal layer interposed between the lower substrate and the upper substrate. 제1항에 있어서, 상기 절연막이 배치된 영역에 대응하여 상기 상부 기판상에 구비된 제2 셀갭유지 부재를 더 포함하는 액정표시장치.The liquid crystal display of claim 1, further comprising a second cell gap holding member provided on the upper substrate to correspond to a region where the insulating layer is disposed. 제1항에 있어서, 상기 하부 기판은,The method of claim 1, wherein the lower substrate, 게이트 라인;Gate lines; 상기 게이트 라인과 교차되는 데이터 라인;A data line crossing the gate line; 상기 게이트 라인과 데이터 라인에 연결된 스위칭 소자; 및A switching element connected to the gate line and the data line; And 상기 스위칭 소자에 결합된 화소전극를 포함하는 것을 특징으로 하는 액정표시장치.And a pixel electrode coupled to the switching element. 제3항에 있어서, 상기 구동부는 상기 게이트 라인의 일단에 연결되어 상기 게이트 라인으로 상기 구동신호를 순차적으로 인가하는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 3, wherein the driving unit is connected to one end of the gate line to sequentially apply the driving signal to the gate line. 제4항에 있어서, 상기 상부 기판상의 상기 구동부에 대응하는 영역에 구비되고 상기 공통전극과 절연되는 제1 전극을 더 포함하는 액정표시장치.The liquid crystal display device of claim 4, further comprising a first electrode provided in an area corresponding to the driving part on the upper substrate and insulated from the common electrode. 제5항에 있어서, 상기 절연막상에 구비되고 상기 화소 전극과 절연되는 제2 전극을 더 포함하는 액정표시장치.The liquid crystal display device of claim 5, further comprising a second electrode on the insulating layer and insulated from the pixel electrode. 제6 항에 있어서, 상기 제1 전극과 제2 전극을 연결시키는 도전체를 더 포함하는 액정표시장치.7. The liquid crystal display device of claim 6, further comprising a conductor connecting the first electrode and the second electrode. 제7 항에 있어서, 상기 도전체는 상기 구동부에 대응하는 영역에 구비되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 7, wherein the conductor is provided in an area corresponding to the driving part. 제1 항에 있어서, 상기 절연막은 유기 물질로 이루어지고 상기 유기 물질의 비유전율은 1.5 내지 5.0 인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the insulating film is made of an organic material and the relative dielectric constant of the organic material is 1.5 to 5.0. 제2항에 있어서, 상기 절연막의 두께는 0.4 내지 5㎛ 인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 2, wherein the thickness of the insulating film is 0.4 to 5 mu m. 제1항에 있어서, 상기 절연막은 무기 물질로 이루어지고 상기 절연막의 두께가 2㎛보다 작은 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the insulating film is made of an inorganic material, and the thickness of the insulating film is smaller than 2 μm.
KR1020030018247A 2003-03-24 2003-03-24 Liquid crystal display KR20040083684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030018247A KR20040083684A (en) 2003-03-24 2003-03-24 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030018247A KR20040083684A (en) 2003-03-24 2003-03-24 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR20040083684A true KR20040083684A (en) 2004-10-06

Family

ID=37367365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018247A KR20040083684A (en) 2003-03-24 2003-03-24 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20040083684A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456097C (en) * 2005-10-28 2009-01-28 乐金显示有限公司 Liquid crystal display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456097C (en) * 2005-10-28 2009-01-28 乐金显示有限公司 Liquid crystal display device and method of manufacturing the same
US7843545B2 (en) 2005-10-28 2010-11-30 Lg. Display Co., Ltd. Liquid crystal display comprising a first dummy pattern formed alternately and apart from a second dummy pattern and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP1306716B1 (en) Electro-optical device and electronic apparatus
US7898632B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
US8125601B2 (en) Upper substrate and liquid crystal display device having the same
US7679698B2 (en) Liquid crystal display device
US7321409B2 (en) Transflective liquid crystal device and electronic apparatus using the same
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
US7298430B2 (en) Liquid crystal display device
KR100626576B1 (en) Electro-optical device, electronic apparatus, and projection display apparatus
KR20120112140A (en) Electrooptic device substrate, electrooptic device, method of manufacturing electrooptic device, and electronic apparatus
JP4453434B2 (en) Liquid crystal device and electronic device
KR20030076421A (en) Electrooptics apparatus, method of manufacturing the same, and electronic equipment
JP4534411B2 (en) Transflective liquid crystal device and electronic device using the same
KR100672626B1 (en) The structure of liquid crystal display panel and method for fabricating the same
KR20040083684A (en) Liquid crystal display
KR20050000447A (en) liquid crystal display devices
JP2007086112A (en) Transflective type liquid crystal display
KR19990012987A (en) Transverse electric field liquid crystal display device
JP4305551B2 (en) Transflective liquid crystal device and electronic device using the same
KR100937711B1 (en) Liquid crystal display
KR100911464B1 (en) Liquid crystal display and method for the same
KR20040104986A (en) Thin film transistor-liquid crystal display device
KR20040083679A (en) Liquid crystal display
JP2000066236A (en) Liquid crystal display device
KR20050094639A (en) Liquid crystal display panel including driving circuit incorporated therein and liquid crystal display having the same
KR20040069630A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application