KR20040082676A - 평판 디스플레이소자용 어레이 기판의 결정화 방법 - Google Patents
평판 디스플레이소자용 어레이 기판의 결정화 방법 Download PDFInfo
- Publication number
- KR20040082676A KR20040082676A KR1020030017294A KR20030017294A KR20040082676A KR 20040082676 A KR20040082676 A KR 20040082676A KR 1020030017294 A KR1020030017294 A KR 1020030017294A KR 20030017294 A KR20030017294 A KR 20030017294A KR 20040082676 A KR20040082676 A KR 20040082676A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- block pattern
- substrate
- beam block
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 238000002425 crystallisation Methods 0.000 claims abstract description 132
- 230000008025 crystallization Effects 0.000 claims abstract description 98
- 230000000903 blocking effect Effects 0.000 claims description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 36
- 230000001678 irradiating effect Effects 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 29
- 230000006866 deterioration Effects 0.000 description 8
- 230000000737 periodic effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 비정질 실리콘을 결정화하는 방법에 관한 것으로, 특히 폴리실리콘을 반도체층으로 액정표시장치 또는 유기전계장치 등의 평판 디스플레이에 이용되는 어레이 기판에서의 결정화 방법에 관한 것이다.
레이저를 이용한 SLS결정화 방법에 의한 결정화방법에 의한 기판상의 비정질 실리콘을 결정화 시에 빔블록패턴 영역이 형성되는데, 상기 빔블록패턴 영역의 중첩되는 테두리부분이 노광자국으로 남아 화질저하 및 박막 트랜지스터의 특성저하를 발생시킨다.
본 발명에서는 상기 빔블록패턴의 크기를 화소크기의 정수배가 되도록 구성하여 상기 기판상의 빔블록패턴 영역의 중접에 의한 노광자국이 화소와 화소사이에 위치하도록 하여 화질저하 및 박막 트랜지스터의 특성저하를 발생시키지 않는 결정화 방법을 제공한다.
Description
본 발명은 비정질 실리콘을 결정화하는 방법에 관한 것으로, 특히 폴리실리콘을 반도체층으로 이용하는 액정표시장치 또는 유기전계장치 등의 평판 디스플레이에 이용되는 어레이 기판에서의 결정화 방법에 관한 것이다.
일반적으로 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다. 상기 비정질 실리콘은 낮은 온도에서 증착하여 박막을 형성하는 것이 가능하며, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정표시장치의 스위칭 소자인 박막 트랜지스터에 많이 사용되고 있다.
그런데, 이러한 비정질 실리콘을 이용한 박막 트랜지스터를 구동하기 위해서는 구동회로가 필요하다. 구동 회로는 다수의 CMOS(Complementary Metal Oxide Semiconductor)소자를 포함하는 데, 이런 CMOS 소자를 형성하기 위해서는 단결정 실리콘(Single Crystal Silicon)이 이용된다.
상기 단결정 실리콘을 형성하는 방법으로 폴리 실리콘(Poly silicon: P-Si)을 이용한 박막 트랜지스터를 채용하는 액정표시장치가 널리 연구 및 개발되고 있다. 폴리 실리콘을 이용한 액정표시장치에서는 박막 트랜지스터와 구동 회로를 동일한 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해 진다. 또한 상기 폴리실리콘을 이용한 박막 트랜지스터는 유기전계발광장치에도 이용되고 있다.
이러한 폴리 실리콘을 형성하는 방법은 고상 결정화법(Solid Phase Crystallization : SPC), 급속 열처리법(Rapid Thermal Annealing : RTA), 엑시머 레이저 어닐닝법 등 여러방법이 있으며, 최근에는 레이저를 이용하여 순차측면고상법(Sequential lateral Solidification : 이하 SLS 방법이라고 함)에 의해 결정화하는 방법이 한국 공개특허 '2001-004129' 제안되어 널리 연구되어 있다.
상기 SLS 방법은 실리콘의 그레인이 실리콘 액상 영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사 범위를 적절하게 이동하여 그레인을 소정의 길이만큼 측면 성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 방법이다.
이러한, SLS 결정화 방법에 대하여 이하 첨부한 도면을 참조하여 설명한다.
먼저, 도 1은 SLS 결정화 방법에 이용되는 장치를 도시한 것이다.
SLS 결정화 장치는 레이저빔을 발생시키는 레이저 발생장치(3)와, 상기 레이저 발생장치(3)를 통해 방출된 레이저빔(6)을 집속시키는 집속렌즈(13)와 비정질 실리콘이 형성된 기판(19)에 레이저빔(6)을 투과 또는 차단시키는 마스크(9)와, 상기 마스크(9) 하부에 위치하여 상기 마스크(9)를 통과한 레이저빔(6)을 일정한 비율로 축소하는 축소렌즈(16)로 구성된다.
상기 레이저빔 발생장치(3)는 광원에서 레이저빔(6)을 방출시키고, 감쇄기(미도시)를 통과시켜 레이저빔(6)이 소정의 에너지 크기를 갖도록 조절하고, 상기 집속렌즈(13)를 통과하여 레이저빔(6)을 조사하게 된다.
상기 마스크(9)에 대응되는 위치에는 비정질 실리콘이 증착된 기판(19)이 X-Y방향으로 움직이는 스테이지(23) 위에 위치한다.
이때, 상기 비정질 실리콘이 증착된 기판(19)의 모든 영역을 결정화하기 위해서는 상기 스테이지(23)를 미소하게 움직임으로써 결정영역을 확대해 간다. 이때 스테이지(23)가 X 또는 Y 방향의 어느 한 방향으로 움직이도록 하고, 마스크(9)가 상기 스테이지(23)와 직교하는 방향으로 움직이며 결정화 할 수도 있다.
전술한 구성에 있어서, 마스크에 대해 도 2를 참조하여 간단히 설명한다.
상기 마스크(9)는 상기 레이저빔을 통과시키는 투과영역(10) 인 다수의 슬릿과, 레이저빔을 차단하는 상기 슬릿사이의 영역인 차단영역(11)으로 구분된다. 상기 슬릿과 슬릿의 간격은 그레인의 측면성장 길이를 결정한다.
도 3a 내지 도 3c에는 도 1의 장치를 이용하여 SLS 결정화 방법에 의해 비정질 실리콘막을 결정화하는 과정을 도시하였다. 여러 개의 투과영역과 차단영역으로 이루어진 마스크 블록중 한 개의 투과영역에 대응되는 부분에 대하여 기술한다.
먼저, 도 3a에 도시한 바와 같이, 비정질 실리콘막(30)의 A 영역에 레이저빔을 1차 조사하여 결정을 성장시킨다. 실리콘은 액상영역과 고상영역의 경계면에서부터 측면 성장을 하므로, 레이저빔이 조사된 영역(A)의 양끝에서부터 그레인(32)이 성장되어 결정이 만나는 부분(Ia선)에서 성장을 멈춘다.
다음으로 도 3b에 도시한 바와 같이, 비정질 실리콘막(30)의 B영역에 레이저빔을 2차 조사하여 결정을 성장시킨다. 이때, B영역은 레이저빔이 1차 조사된 영역(도 2a의 32)이 결정화 핵으로 작용하여 성장이 이루어진다. 이러한 결정 성장은 Ib선에서 멈추게 되며, 도시한 바와 같이 2차 레이저빔 조사 후에는 더욱 큰 그레인(33)이 생성된다.
다음으로 도 3c에 도시한 바와 같이, 비정질 실리콘막(30)의 C영역에 레이저빔을 3차 조사하여 결정을 성장시키는데, 이 때의 C영역은 레이저빔이 2차 조사된 B영역의 일부를 포함한다. 따라서, C 영역 중 B영역과 일부 중첩되는 영역(BC영역)에 형성되는 그레인을 레이저빔의 2차 조사시 생성된 그레인(도 2b의 33)이 결정화 핵으로 작용하여 더욱 큰 그레인(34)이 성장된다.
전술한 방법대로 마스크의 투과영역을 중접하여 레이저광을 조사할 경우 그레인 크기를 크게 형성할 수 있다.
다른 예로써 그레인 크기를 성장시키지 않고, 한번의 레이저빔 조사에 의한 폴리 실리콘을 형성할 경우, 이때 생성되는 그레인 크기는 레이저 밀도, 기판의 온도, 비정질 실리콘의 상태등의 환경적인 요인에 따라 약간의 차이는 있지만 일반적으로 2㎛ 내지 3㎛가 되며, 상기 그레인 크기의 폴리 실리콘을 반도체층으로 사용하는 박막 트랜지스터 어레이 기판인 경우 결정화 방법에 대해 설명한다.
도 4는 한번 내지 두 번의 레이저빔을 조사하여 결정화하는 경우 사용되는마스크에 의해 기판 상에 형성되는 빔블록패턴을 도시한 것이다.
상기 빔블록패턴(40)은 동일한 패턴 모양을 갖는 마스크에 의해 형성되는데 상기 마스크는 상기 빔블록패턴(40)의 5배 정도의 크기로 형성되고, 상기 마스크에 5배정도의 축소율이 적용되어 형성된 것이 빔블록패턴(40)이다. 이때 레이저빔 투과부분(44)과 차단부분(42)의 슬릿 폭(TSW, BSW)이 거의 일정하게 형성된다. 또한 투과부분(44)의 슬릿폭(TSW)은 레이저빔 1회 조사시 형성되는 그레인 최대크기의 2배보다 작게 형성된다.
상기와 같은 빔블록패턴을 사용하여 비정질 실리콘이 증착된 기판의 결정화 방법에 대해 도 5a 내지 도 5c 및 도 6a 내지 6c를 참조하여 설명한다. 도 5a 내지 5c는 기판상에 마스크에 의한 빔블록패턴을 도시한 것이고, 도 6a 내지 도 6c는 레이저빔을 조사하여 결정화 된 영역을 도시한 것이다.
우선, 도 5a 및 도 6a에 도시한 바와같이, 마스크를 기판(50)상에 위치시켜 빔블록패턴(51)을 형성한 후, 상기 마스크를 통해 레이저빔을 비정질 실리콘이 증착된 기판(50)상에 1차 조사한다. 이때, 상기 투과영역(54)과 대응되는 기판(50)상에 한 영역의 비정질 실리콘이 레이저빔에 노출되어 완전 용융된 후 경계의 고상영역으로부터 그레인이 성장하여 결정화된다.
다음으로 도 5b 및 도 6b에 도시한 바와같이, 기판(50)이 위치한 스테이지(미도시) 또는 마스크를 -Y방향으로 빔블록패턴 상의 투과영역의 슬릿폭(TSW)만큼 미세 이동시켜 상기 투과영역(54)이 결정화되지 않은 비정질 실리콘 상에 위치하도록 한다. 이때 빔블록패턴(51) 상의 차단영역(52)은 기판(50)상의 이미 결정화된부분에 위치하게 된다.
이후, 레이저빔의 2차 조사를 하게되면, 상기 빔블록패턴(51) 상의 투과영역(54)을 통과한 레이저빔에 의해 기판(50)상의 영역은 결정화가 완전히 이루어지게 된다.
다음으로 도 5c 및 도 6c에 도시한 바와같이, 마스크(미도시) 또는 스테이지를 X방향으로 빔블록패턴의 폭(BW)만큼 이동시킨 후, 레이저빔을 조사하면, 빔블록패턴의 투과영역(54)에 대응되는 기판(50)상의 영역이 결정화가 이루어진다.
다음으로 도 5d 및 도 6d에 도시한 바와같이, 스테이지(미도시) 또는 마스크(미도시)를 Y방향으로 빔블록패턴의 투과영역의 슬릿의 폭(TSW)만큼 미세 이동시킨 후, 레이저빔을 조사하면, 두 번째 빔블록패턴과 대응되는 기판상의 영역이 결정화가 완전히 이루어진다.
전술한 방법대로 기판 전면에 증착된 비정질 실리콘을 여러개의 블록으로 나누어 마스크의 위치를 이동시키며 빔블록패턴을 형성하여 결정화할 수 있다.
그러나, 전술한 방법대로 기판상에 증착된 비정질 실리콘을 결정화하는데 있어서, 레이저 조사 후 빔블록패턴 단위로 이동하는 경우 그 경계에서는 일부를 중첩시켜야 하는데 상기 중첩되는 빔블록패턴 테부리 부분은 레이저 조사에 의한 에너지량 차이로 인해 노광자국이 기판상에 남게된다.
도 7은 도 5a 내지 5d 및 도 6a 내지 6d에 따라 결정화를 한 기판상에 화소를 포함하여 박막 트랜지스터를 형성한 평면도이다.
도시한 바와같이, 빔블록패턴이 이동하며 레이저광 조사를 하며 결정화가 이루어졌으므로 주기적인 빔블록패턴 테두리의 중첩된 부분(OLA)이 노광자국으로 기판에 남아있다. 이는 결정화의 연속을 위하여 그 테두리 일부가 중첩되며 레이저광에 조사되었기 때문이다. 상기 빔블록패턴 테두리의 중첩된 영역(OLA)은 레이저빔에 4회 노출되어졌으며, 레이저빔의 밀도차이에 의해 노광자국을 형성하게 된다. 이때 상기 노광자국을 형성하는 빔블록패턴의 중첩영역(OLA)이 박막 트랜지스터(T) 형성부에 위치하게 되면 상기 박막 트랜지스터(T)의 소자 특성 저하를 일으키며, 화소(P) 상에 위치할 경우 화면 구동시 주기적인 줄무늬가 나타나는 화면 불량이 발생하기도 한다.
본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로 기판상에 마스크에 의해 형성되는 빔블록패턴의 크기를 조절하여 상기 빔블록패턴 테두리의 중첩영역을 화소와 화소 사이의 경계에 위치되도록 한다. 따라서, 상기 중첩영역이 블랙매트릭스에 의해 가려지게 되므로 주기적인 노광자국으로 발생하는 박막 트랜지스터 특성 저하 및 화면 불량을 방지하는 결정화 방법을 제공하는 것을 그 목적으로 한다.
또한, 유기전계발광장치에 있어서 박막 트랜지스터 형성부분의 비정질 실리콘의 부분적인 결정화에 의해 유기 고분자 물질의 수명을 연장할 수 있는 결정화 방법을 제공하는 것을 또 다른 목적으로 한다.
도 1은 종래의 SLS 결정화 방법에 이용되는 장치를 도시한 도면.
도 2는 SLS 결정화 방법에 이용되는 마스크를 도시한 도면.
도 3a 내지 도 3c는 종래의 SLS 방법에 의해 비정질 실리콘막을 결정화하는 과정을 도시한 도면.
도 4는 한번 내지 두 번의 레이저빔을 조사하여 결정화하는 경우 사용되는 마스크에 의해 기판 상에 형성되는 빔블록패턴을 도시한 도면.
도 5a 내지 5c는 도 4의 빔블록패턴을 이용한 결정화에 따른 빔블록패턴의 이동을 도시한 것이고, 도 6a 내지 도 6c는 기판 상의 레이저빔을 조사하여 결정화 된 영역을 도시한 도면.
도 7은 도 5a 내지 도5c에 따라 결정화 공정을 진행하고, 추후 공정을 진행하여 어레이 기판을 완성했을 경우 빔블록패턴 테두리의 중첩영역에 의한 주기적인 노광장국이 형성된 것을 나타낸 도면.
도 8a 및 도 8b는 본 발명의 제 1 및 제 2 실시예에 사용되는 마스크에 의한 빔블록패턴을 도시 도면.
도 9a 내지 9d는 본 발명의 제 1 실시예에 의한 도 8a의 빔블록패턴을 이용한 결정화 공정을 단계별로 도시한 도면.
도 10은 본 발명의 제 1 실시예에 의해 결정화 진행하고, 추후 공정을 진행하여 어레이 기판을 완성했을 경우 빔블록패턴 테두리의 중첩영역에 의한 주기적인 노광자국이 형성된 것을 나타낸 도면.
도 11a는 도 10의 일부를 크게 확대한 도면이며, 도 11b는 도 10에 BM패턴이 형성된 것을 나타낸 도면.
도 12a 내지 12c는 본 발명의 제 2 실시예에 의한 도 8b의 빔블록패턴을 이용한 결정화 공정을 단계별로 도시한 도면.
도 13a 및 도 13b는 본 발명의 제 3 및 제 4 실시예에 사용된는 마스크에 의한 빔블록패턴을 도시한 도면.
도 14a 내지 도 14d는 본 발명의 제 3 실시예에 의한 도 13b의 빔블록패턴을 이용한 결정화 공정을 단계별로 도시한 도면.
도 15는 본 발명의 제 4 실시예에 의해 결정화 진행하고, 추후 공정을 진행하여 어레이 기판을 완성했을 경우 빔블록패턴 테두리의 중첩영역에 의한 주기적인 노광자국이 형성된 것을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
120 : 기판
121 : 빔블록패턴 테두리
OLA : 빔블록패턴 테두리 중첩영역
P : 화소
T : 박막 트랜지스터
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 폴리 실리콘 결정화 방법은 비정질 실리콘을 레이저 발생장치를 이용하여 SLS 결정화하는 방법에 있어서,
레이저 발생장치에 기판 크기 및 결정화 영역의 위치 및 기판에 형성될 화소크기 등의 정보를 입력하는 단계와; 상기 입력된 정보를 바탕으로 기판 상에 가상의 화소들로 구성된 액티브 영역과 화소크기 및 화소형성 위치를 정의하는 단계와; 상기 레이저 발생장치를 이용하여 화소의 정수배 크기를 갖는 빔블록패턴 단위로 상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계를 포함한다.
이때, 상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계는 비정질 실리콘 박막이 증착된 기판을 상기 레이저 발생장치의 스테이지 위에 위치시키는 단계와; 상기 레이저 발생장치의 스테이지와 레이저빔을 조사하는 레이저 헤드 사이에 투과영역 및 차단영역을 갖는 마스크를 위치시키는 단계와; 상기 스테이지 및 마스크의 위치를 미세 조정하여 기판 상에 상기 마스크에 축소율이 적용되어 화소의 정수배 크기를 갖도록 형성된 빔블록패턴의 테두리가 상기 기판 상에 정의된 액티브 영역의 화소와 화소 사이의 경계부분에 위치하도록 조정하는 단계와; 상기 기판의 빔블록패턴 영역상에 레이저빔을 조사하는 단계와; (a)상기 기판상의 빔블록패턴을 상기 빔블록패턴의 가로길이만큼 제 1방향으로 이동시킨 후 레이저빔을 조사하는 것을 반복하여 액티브 영역의 타측 끝까지 진행하는 단계와; (b)상기 기판상의 액티영역 타측끝에서 레이저빔 조사후,상기 빔블록패턴을 제 2 방향으로 소정간격 이동시킨 후, 상기 빔블록패턴을 제 1 방향의 반대방향으로 이동하며 액티브 영역의 일측 끝까지 레이저빔을 상기 기판상의 빔블록패턴 영역에 조사하는 단계와; (c)상기 액티브영역의 일측끝의 빔블록패턴영역의 레이저빔 조사후에는 상기 빔블록패턴의 세로길이와 제 2 방향으로 이동시킨 소정간격을 더한 길이를 제 2 방향의 반대방향으로 이동시킨 후, 상기 (a) 및 (b) 단계를 반복하며 기판상의 액티브 영역 전체에 레이저빔을 조사하는 단계를 포함한다.
이때, 상기 기판상에 형성되는 빔블록패턴의 이동은 마스크 또는 스테이지의 이동에 의해 이루어지며, 상기 기판상에 형성되는 빔블록패턴은 레이저 발생장치에 장착되는 마스크에 적용되는 축소율에 의해 화소의 정수배 크기를 갖도록 형성되거나, 고정된 축소율을 적용한다는 전제하에 해상도에 따른 화소크기의 정수배를 갖도록 설계한 마스크를 이용하여 형성한다.
또한, 상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 그 가로길이 및 세로길이는 정의된 화소의 가로길이 및 세로길이 각각의 정수배의 크기로 형성된다.
상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지거나, 상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 결정화 영역과 비결정화 영역으로 이루어지며, 상기 결정화 영역은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어진다.
상기 제 2 방향 또는 그 반대방향으로의 소정간격 만큼의 이동은 투과영역 또는 차단영역의 슬릿 폭만큼의 간격이며, 상기 빔블록패턴의 제 1 방향 또는 제 1 방향의 반대방향으로 상기 빔블록패턴의 가로길이만큼의 이동은 그 테두리 일부가 중첩되는 것이 특징이다.
이때, 상기 중첩되는 영역의 폭은 BM패턴의 폭보다 작게 형성된다.
또한, 상기 빔블록패턴상의 스트라이프 타입의 차단영역과 투과영역은 그 슬릿 폭이 동일한 크기로 형성되거나, 그 폭의 크기가 10%이내의 차이가 나도록 형성된다.
상기 빔블록패턴의 결정화 영역의 크기는 추후에 기판 상에 형성되는 각각의 화소내 박막 트랜지스터의 구성요소 중 하나인 반도체층을 이루는 영역보다 크게 형성된다.
상기 빔블록패턴의 투과영역 슬릿 폭은 1회 레이저빔 조사시 형성되는 그레인 크기의 2배보다 작게 형성된다.
또한, 상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계는 비정질 실리콘 박막이 증착된 기판을 레이저 발생장치의 스테이지 위에 위치시키는 단계와; 상기 레이저 발생장치의 스테이지와 레이저빔을 조사하는 레이저 헤드 사이에 투과영역 및 차단영역을 갖는 마스크를 위치시키는 단계와; 상기 스테이지 또는 마스크의 위치를 미세 조정하여 기판 상에 상기 마스크에 축소율이 적용되어 화소의 정수배 크기를 갖도록 형성된 빔블록패턴의 테두리가 상기 기판 상에 정의된 액티브 영역의 화소와 화소 사이의 경계부분에 위치하도록 하는 단계와; 상기 기판의 빔블록패턴 영역상에 레이저빔을 조사하는 단계와; (a)상기 기판상의 빔블록패턴을 상기 빔블록패턴의 가로길이의 1/2만큼 제 1방향으로 이동시킨 후 레이저빔을 상기 기판상의 빔블록패턴 영역에 조사하는 것을 반복하여 액티브 영역의 타측 끝까지 진행하는 단계와; (b)상기 기판상의 액티영역 타측끝에서 레이저빔 조사 후, 상기 빔블록패턴을 제 2 방향의 반대방향으로 상기 빔블록패턴의 세로길이만큼 이동시킨 후, 제 1 방향의 반대방향으로 액티브 영역의 일측 끝까지 빔블록패턴의 1/2만큼씩 이동시키며 레이저빔을 조사하는 단계와; (c)상기 액티브 영역의 일측 끝의 빔블록패턴 영역의 레이저빔 조사후에는 상기 빔블록패턴의 세로길이만큼 제 2 방향의 반대방향으로 빔블록패턴을 이동한 후 (a) 및 (b) 단계를 반복하며 액티브 영역 전체에 레이저빔을 조사하는 단계를 포함한다.
상기 빔블록패턴의 제 1 방향 또는 그 반대방향으로 상기 빔블록패턴의 가로길이의 1/2만큼씩 중첩하며 이동하여 레이저 조사시 상기 중첩영역의 폭이 빔블록패턴의 가로길이의 1/2보다 더 중첩되어 3번의 중첩이 이루어지는 영역이 발생하는 것이 특징이며, 상기 3번의 중첩이 이루어지는 영역의 폭은 기판상에 정의된 화소와 화소 사이에 형성되며, BM패턴의 폭보다 작게 형성된다.
상기 마스크에 의해 기판상에 형성되는 빔블록패턴은 전면에 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지거나, 또는 상기 마스크에 의해 기판상에 형성되는 빔블록패턴은결정화 영역과 비결정화 영역으로 이루어지며, 상기 결정화 영역은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어진다.
이때, 상기 서로 엇갈려 배치한 슬릿형태의 차단영역과 투과영역은 상기 빔블록패턴 가로길이의 1/2지점을 기준으로 좌측은 차단영역이, 우측은 투과영역이 먼저 위치하거나, 그 반대로 좌측은 투과영역이, 우측은 차단영역이 먼저 위치하며, 상기 빔블록패턴상의 스트라이프 타입의 차단영역과 투과영역은 그 슬릿 폭이 동일한 크기로 형성된다.
상기 빔블록패턴상의 결정화 영역의 크기는 기판 상에 정의된 각각의 화소 내의 박막 트랜지스터의 구성요소 중 하나인 반도체층을 이루는 영역보다 크게 형성되며, 상기 빔블록패턴의 투과영역 슬릿 폭은 1회 레이저빔 조사시 형성되는 그레인 크기의 2배보다 작게 6㎛이하로 형성된다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명에서는 비정질 실리콘을 SLS 결정화법을 이용하여 결정화하기 위해 사용되는 마스크의 크기 또는 렌즈에 의한 축소비를 조절하여 기판상에 형성되는 빔블록패턴의 크기가 기판상에 형성될 화소의 크기에 비례하도록 형성하고, 상기 빔블록패턴의 중첩 시 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화를 진행함으로써 주기적인 줄무늬의 노광자국이 화질저하 및 박막 트랜지스터 특성 저하를 발생하지 않도록 하는 결정화 방법을 제공하는 것이다.
본 발명의 제 1 및 제 2 실시예에서는 기판 전면에 형성된 비정질 실리콘을전면적으로 결정화는 방법을 제공한다.
우선, 설명의 편의를 위해 화소를 정의한다. 상기 화소는 액정표시장치 또는 유기전계발광장치 등에 사용되는 어레이 기판 상에 형성되는 영역으로써 x방향으로 형성되는 게이트 배선과 y방향으로 형성되는 데이터 배선이 교차하여 형성되는 영역으로써 상기 화소 내에는 박막 트랜지스터 등의 스위칭 소자가 상기 두 배선의 교차하는 곳에 형성되어 있다. 이때 상기 화소 내에 형성되는 스위칭 소자인 박막 트랜지스터는 게이트 전극, 반도체층, 소스 및 드레인 전극으로 구성되는데 본 발명에서는 상기 박막 트랜지스터 구성요소 중 반도체층을 형성하는 폴리 실리콘의 결정화하는 방법을 제공하기 위한 것이다.
비정질 실리콘이 형성된 기판에는 아직 화소를 포함하여 화면이 표시되는 액티브 영역이 표시되지 않았지만, 기판의 전체 크기와 상기 기판 상에 형성될 해상도에 따른 화면크기가 결정되어 있고, 화소를 포함하여 스위칭 소자의 형성 위치는 설계상으로 결정이 되어있는 상태이므로 화소크기 및 화소 형성 위치 등을 레이저 발생장치에 입력함으로써 레이저 발생장치는 입력된 자료를 바탕으로 가상의 액티브 영역 및 화소패턴을 인식할 수 있다.
도 8a 및 도 8b는 본 발명의 제 1 및 제 2 실시예에 적용되는 폴리 실리콘을 형성하는데 이용되는 마스크에 의해 기판에 형성되는 빔블록패턴을 도시한 것이다.
상기 빔블록패턴(100, 200)은 마스크 크기에 축소비를 적용하여 형성하는데, 이때 기판 상에 형성될 화소의 가로길이를 PW, 세로길이를 PL이라 하면, 상기 빔블록패턴(100, 200)의 가로 길이(폭;BW)는 상기 화소의 가로길이(폭;PW)의 정수배로이루어지며, 빔블록패턴(100, 200)의 세로길이(BL)는 상기 화소의 세로길이(PL)의 정수배로 이루어진다. 예를들어, 화소크기인 가로(폭) * 세로가 80㎛ * 150㎛인 경우, 빔블록패턴(100, 200)의 가로길이(폭;BW)를 1,120㎛, 세로길이(BL)를 16,500㎛로 형성한다. 따라서 가로 및 세로길이(BW, BL) 모두 화소의 가로 및 세로길이(PW, PL)의 정수배가 되는 조건을 만족하며, 이때 상기 빔블록패턴(100, 200)은 화소 1540개를 동시에 결정화할 수 있는 영역을 이룬다.
또한, 상기 빔블록패턴(100, 200) 상의 차단영역(105, 205)과 투과영역(110, 210)의 슬릿 폭(BSW, TSW)은 거의 같은 크기를 갖도록 형성되며, 그 폭(BSW, TSW)의 크기는 레이저 빔 1 회 조사시 형성될 수 있는 그레인 최대 크기의 2배보다 작게 형성된다. 1회 레이저빔 조사시 형성되는 그레인 크기가 일반적으로 2㎛ 내지 3㎛가 되므로 상기 빔블록패턴(100, 200)의 슬릿 폭(BSW, TSW)은 6㎛보다 작게 형성 된다. 이때 상기 빔블록패턴(100, 200)을 형성하기 위한 마스크(미도시) 상에서의 슬릿폭은 일반적인 축소비 5배 적용을 고려한다면 대략 30㎛이내가 된다.
전술한 빔블록패턴을 이용한 결정화 방법에 대해 제 1 실시예 및 제 2 실시예를 통하여 설명한다.
<제 1 실시예>
도 8a에 도시한 빔블록패턴을 이용한 결정화 방법에 대해 설명한다.
도 9a 내지 도 9d는 도 8a에 도시한 빔블록패턴을 이용한 결정화 방법을 도시한 평면도이다.
우선, 도 9a에 도시한 바와 같이, 비정질 실리콘이 증착된 기판(120)을 SLS 결정화 장비(미도시) 상의 스테이지(미도시) 위에 위치시킨다. 이후, 레이저 빔 발생장치(미도시)와 기판(120)사이에 마스크(미도시)를 위치시키고, 스테이지(미도시) 또는 마스크 위치를 미세 조정하여 기판(120)상에 액티브영역의 좌측 상부에 빔블록패턴(100)을 위치시킨다.
기판(120)상에 첫 번째 빔블록패턴(100) 영역에 레이저빔을 조사하면, 기판(120)상에 빔블록패턴(100) 영역 중 스트라이프 타입의 차단영역(105)에 의해 레이저빔이 차단된 부분에는 비정질 실리콘의 결정화가 일어나지 않고, 투과영역(110)에 의해 레이빔이 조사된 기판(120)상의 결정화 영역에는 비정질 실리콘이 완전 용융되고, 결정화가 이루어지지 않은 고상영역에서부터 그레인이 형성되어 결정화를 이루게 된다.
다음으로 도 9b에 도시한 바와 같이, 상기 스테이지(미도시) 또는 마스크(미도시)를 X방향으로 빔블록패턴(100)의 폭(BW)만큼 이동시킨 후, 레이저빔을 조사한다. 이때 빔블록패턴(100) 테두리 일부가 중첩되도록 하며, 중첩되는 영역(OLA)은 추후에 형성될 블랙 매트릭스(Black matrix : BM)의 폭보다는 작게 한다. 일반적으로 상기 BM의 폭은 15㎛ 내지 30㎛로 형성된다. 따라서, 상기 빔블록패턴(100)의 중첩영역(OLA)의 폭은 15㎛이내로 하며 바람직하게는 5㎛이하로 형성한다. 다음으로 기판(120)상의 액티브 영역 끝까지 X방향으로 상기 빔블록패턴 폭(BW)만큼 이동하며 레이저 빔을 조사하여 결정화 한다.
다음으로 전술한 방법대로 기판의 X방향 끝까지 1차 레이저 스캔에 의한 결정화 공정이 완료되면, 도 9c에 도시한 바와 같이, 스테이지(미도시) 또는 마스크(미도시)를 Y방향으로 상기 빔블록패턴(100)의 차단영역(105) 또는 투과영역(110) 슬릿 폭(BSW, TSW)만큼을 이동시킨다. 이후, 레이저빔을 조사하면 빔블록패턴(100)의 차단영역(105)에 의해 레이저빔 조사에 의해 결정화되지 않은 부분에 빔블록패턴(100)의 투과영역(110)이 위치하게 되어 레이저빔의 조사가 이루어짐으로 상기 부분의 결정화가 이루어지게 된다. 결과적으로 빔블록패턴 영역 전체의 결정화가 이루어진다. 이후 스테이지(미도시) 또는 마스크(미도시)를 -X방향으로 빔블록패턴의 폭(BW)만큼씩 이동하면서 기판(120)의 액티브 영역 좌측끝까지 레이저빔의 조사하여 빔블록패턴(100)의 세로길이(BL)만큼의 폭을 갖는 첫 번째열의 결정화를 진행한다.
다음으로 도 9d에 도시한 바와같이, 2차 레이저 스캔에 의해 빔블록패턴(100)의 세로길이(BL)의 크기를 갖는 첫 번째 열의 결정화가 완료되면, 스테이지(미도시) 또는 마스크(미도시)를 -Y방향으로 빔블록패턴(100)의 세로길이(BL)와 투과영역 슬릿 폭(TSW) 또는 차단영역 슬릿 폭(BSW)의 합(BL + TSW(BSW))만큼 이동후에 빔블록패턴(100)의 세로길이(BL)만큼의 폭을 갖는 두 번째 열의 결정화공정을 첫 번째 빔블록패턴 열의 결정화 방법과 동일하게 진행한다. 이후 동일한 방법으로 기판(120)상의 액티브 영역 끝까지 SLS 결정화 공정을 진행한다. 이때 중첩영역(OLA)이 노광자국으로 남게되는데 상기 영역은 모두 화소와 화소 사이에 위치하게 되므로 BM패턴에 의해 가려지게 되므로 문제되지 않는다.
도 10은 전술한 본 발명의 제 1 실시예에 따른 빔블록패턴을 이용하여 결정화 한 후, 박막 트랜지스터 및 화소를 형성한 것을 나타낸 어레이 기판의 평면도이며, 도 11a는 상기 도 10의 일부를 확대하여 나타낸 평면도이며, 도 11b는 상기 도 10에 BM패턴을 형성한 액정표시장치의 평면도를 나타낸 것이다.
도시한 바와 같이, 기판(120) 상에 본 발명의 제 1 실시예에 의해 결정화가 이루어진 박막 트랜지스터(T) 및 화소(P)가 형성되어 있으며, 빔블록패턴 테두리(121)를 그 위에 나타내었다. 비정질 실리콘의 결정화 시, 빔블록패턴이 기판(120)상에서 이동하며 결정화를 진행하는데, 이때 빔블록패턴 테두리(121)의 중첩영역(OLA)의 주기적인 노광자국이 화소(P)와 화소(P) 사이의 형성됨을 알 수 있다. 상기 영역은 추후에 컬러필터가 형성된 기판상의 블랙 매트릭스(BM)에 의해 가려지게 되므로 화면상에 나타나지 않게 되어 화질저하를 방지한다.
<제 2 실시예>
본 발명의 제 2 실시예에서는 도 8b에 도시한 빔블록패턴을 이용하여 결정화하는 방법을 제공한다.
제 1 실시예와 마찬가지로 상기 마스크에 의한 빔블록패턴은 화소의 가로, 세로길이의 정수배가 되도록 마스크 크기 또는 축소비를 조절하여 형성된다.
전술할 도 8b의 빔블록패턴를 이용한 SLS 결정화 방법은 2샷(shot) 1스캔법이라 칭하기도 한다.
우선, 도 8b에 도시한 빔블록패턴에 대해 간단히 설명한다. 상기 빔블록패턴(200)은 그 폭(BW)의 1/2을 기준으로 좌측에는 그 투과영역(210) 및 차단영역(205) 슬릿 패턴 중 차단영역(205) 패턴이 먼저 형성되어 엇갈려 배치되고, 우측에는 투과영역(210) 패턴이 먼저 형성되어 엇갈려 배치되는 것이 그 특징이다. 상기 투과영역 슬릿 패턴의 폭(TSW)과 차단영역 슬릿패턴의 폭(BSW)의 크기가 갖게 형성되는 것이 또 한 가지 특징이다.
도 12a 내지 도 12c는 본 발명의 제 2 실시예에 따른 결정화 방법을 도시한 평면도이다.
우선, 도 12a에 도시한 바와 같이, 제 1 실시예에서와 동일하게 비정질 실리콘이 증착된 기판(220)을 SLS 결정화 장비(미도시)의 스테이지(미도시) 상에 위치시키고, 레이저빔 발생장치(미도시)와 기판(220)사이에 마스크(미도시)를 위치시킨 후, 스테이지(미도시) 또는 마스크 위치를 미세 조정하여 기판(220) 상에 빔블록패턴(200)의 길이만큼의 폭을 갖는 첫 번째 결정화 열에 빔블록패턴(200)을 위치시킨다. 이때, 상기 빔블록패턴(200)에 있어 그 폭의 1/2을 가상의 기준선을 설정하고, 상기 기준선이 기판(220)상의 액티브 영역의 왼쪽 테두리선과 일치시킨다. 이후 레이저빔을 마스크를 통해 기판(220)에 조사한다. 빔블록패턴(200)의 차단영역(205)에 의해 레이저빔이 조사되지 않은 영역에는 결정화가 일어나지 않고, 투과영역(210)에 의해 레이빔이 조사된 기판(220)상의 첫 번째 결정화 영역에는 비정질 실리콘이 완전 용융되어 차단영역(205)에 의해 레이저 조사가 이루어지지 않은 고상영역에서부터 그레인이 형성되어 결정화를 이루게 된다.
다음으로 도 12b에 도시한 바와 같이, 스테이지(미도시) 또는 마스크(미도시)를 X방향으로 빔블록패턴(200)의 1/2폭만큼씩 이동시키며 레이저빔을 기판(220)에 조사하면, 상기 빔블록패턴(200)의 1/2영역씩 2번의 레이저 조사에 의해 결정화가 이루어진다. 이때, 상기 중첩영역에 있어서 일부는 3번 중첩하게 된다. 이는 상기 빔블록패턴 폭의 1/2폭만큼보다 작게 이동하여 일부 영역을 더 중첩시키기 때문이다. 결정화 영역이 끊김없이 이어지게 하기 위해서는 3번의 중첩이 이루어지는 곳이 필요하기 때문이다. 이때 상기 3번 중첩되는 영역(OLA)의 폭은 5㎛ 이내로 한다. 이때 3번 중접되는 영역(OLA)은 레이저빔 조사가 3회 이루어지므로 타 영역대비 한번의 레이저빔 조사를 더 받게되어 레이저 노광자국을 형성하지만, 상기 노광자국은 본 발명의 실시예에 의해 화소와 화소 사이의 BM패턴 형성 영역에 위치하게 되므로 박막 트랜지스터 특성 저하 및 화질불량등을 발생시키지 않게 된다.
전술한 방법대로 빔블록패턴 영역 폭의 1/2씩 이동하며 액티브 영역의 첫 번째 빔블록패턴 열의 결정화가 완료되면, 도 12c에 도시한 바와같이, 스테이지(미도시) 또는 마스크(미도시)를 -Y방향으로 상기 빔블록패턴의 세로길이(BL)만큼 이동시킨 후, 레이저빔 조사하여 결정화를 진행한다. 이후 -X방향으로 빔블록패턴 폭(BW)의 1/2씩 이동하며 레이저빔 조사하며 결정화를 진행하며, 전술한 방법대로 기판(220)의 하부까지 결정화 공정을 진행하여 완료한다.
다음은 본 발명에 따른 제 3 및 제 4 실시예를 위한 빔블록패턴에 대한 설명이다.
도 13a 및 도 13b는 제 3 실시예 및 제 4 실시예에 이용되는 빔블록패턴을 도시한 것이다.
상기 빔블록패턴(300, 400)은 전면적인 차단영역 슬릿 및 투과영역 슬릿을갖는 것이 아니라 결정화되어야 할 부분(SA) 즉, 화소의 반도체층을 형성할 부분에만 스트라이프 형태의 차단영역(305, 405) 및 투과영역(310, 410) 슬릿으로 이루어지고, 그 나머지 부분은 비 결정화영역(NSA)을 이루며 레이저빔이 통과하지 못하도록 형성된다.
상기 빔블록패턴(300, 400)의 슬릿형태로 형성되는 결정화 영역(SA)은 기판 위에 형성될 화소내의 반도체층 영역보다 크게 형성된다. 또한 기판상의 빔블록패턴 영역에 있어서 상기 빔블록패턴의 테두리의 중접영역이 화소와 화소 사이에 위치하도록 상기 화소의 가로길이를 PW, 세로길이를 PL이라 할 때, 빔블록패턴(300, 400)의 가로(또는 폭) 길이(BW)는 상기 화소의 가로길이(PW)의 정수배로 이루어지며, 빔블록패턴(300, 400)의 세로길이(BL)는 상기 화소의 세로길이(PL)의 정수배로 이루어지도록 한다.
또한, 빔블록패턴(300, 400) 상의 결정화 영역(SA)에 있어서, 스트라이프 타입의 투과영역 및 차단영역 슬릿형태가 도 13a에 있어서는 모두 동일한 형태가 동일하게 설계되었고, 도 13b에 있어서는 상기 빔블록패턴 폭의 1/2을 기준으로 좌측 및 우측의 슬릿형태가 엇갈려 배치하는 형태를 가지고 있다. 동일한 선상에서 보면 좌측의 슬릿패턴이 투과영역(410)일 경우, 우측 슬릿패턴은 차단영역(405)을 이루고 있다.
상기 도 13a 및 도 13b에 도시한 결정화 영역(SA) 및 비 결정화 영역(NSA)으로 형성되는 빔블록패턴(300, 400)을 이용하여 반도체층으로 사용될 부분만 결정화하는 것은 유기 EL소자 형성를 형성하는 경우 전면적인 결정화 공정 진행시 발생되는 표면 거칠기는 상기 결정화 공정에 의한 폴리 실리콘층을 제거한 후에도 나타나는 경우가 있고, 그 상부에 절연층과 화소전극이 증착되는 표면의 거칠기 악화로 유기EL의 수명을 감소시키기 때문이다.
<제 3 실시예>
상기 도 13a의 빔블록패턴을 이용하여 본 발명의 제 3 실시예에 의한 결정화 방법을 설명한다.
도 14a 내지 14c는 본 발명의 제 3 실시예에 의한 화소내 또는 박막 트랜지스터를 형성하는 부분에 노광자국이 나타나지 않는 결정화 방법을 도시한 평면도이다. 상기 도 14a 내지 14c에 나타낸 빔블록패턴(300)은 도 13a에 도시한 것과 동일한 것이나, 표현상 결정화 영역을 더 확대하여 도시하였으며, 실제적으로 그 결정화 영역의 개수는 화소의 수 만큼 형성되나 간단히 4개로만 표시하였다.
도 14a에 도시한 바와같이, 기판(320) 상에 마스크에 의한 빔블록패턴(300)을 형성한 후 레이저빔을 조사한다. 이때 기판(320)상에 빔블록패턴(300)의 비결정화 영역(NSA) 및 결정화 영역(SA) 중 차단영역(305) 슬릿에 의해 레이저빔이 차단된 영역에는 결정화가 일어나지 않고, 투과영역(310) 슬릿에 의해 레이빔이 조사된 영역에는 비정질 실리콘이 완전 용융되어 차단영역(305)에 의해 레이저 조사가 이루어지지 않은 영역 즉 고상영역에서부터 그레인이 형성되어 결정화를 이루게 된다.
다음으로 도 14b에 도시한 바와같이, 기판(320)이 위치한 스테이지(미도시)또는 마스크(미도시)를 X방향으로 빔블록패턴(300)의 폭(BW)만큼 이동시키며 레이저광을 기판(320)에 조사한다. 이때 빔블록패턴(300) 테두리 일부가 중첩되도록 하며, 중첩되는 영역(OLA)은 추후에 형성될 BM의 폭보다는 작게 한다. 일반적으로 상기 BM은 15㎛ 내지 30㎛의 폭으로 형성되므로 상기 빔블록패턴(300)의 중첩영역(OLA) 또한 그 중첩되는 폭이 15㎛ 이내가 되도록 하며 바람직하게는 5㎛ 이내로 형성한다.
이후, 전술한 방법대로 기판(320)상의 액티브영역 중 첫 번째 결정화 열의 결정화 공정이 완료되면, 도 14c에 도시한 바와같이, 스테이지(미도시)를 Y방향으로 상기 빔블록패턴(300)의 결정화 영역(SA)의 차단영역 또는 투과영역 슬릿 폭(BSW, TSW)만큼, 또는 상기 두 영역의 폭이 다를 경우, 상기 두 영역의 폭을 합한 크기의 1/2만큼을 이동한 후, 레이저빔을 조사하면, 기판(320)상의 빔블록패턴(300)의 결정화 영역(SA)에 있어서 차단영역(305)에 의해 첫 번째 레이저빔 조사에 의해 결정화되지 않은 부분이 투과영역이 되어 레이저빔의 조사가 이루어짐으로 상기 부분의 결정화가 이루어져 결과적으로 빔블록패턴의 결정화 영역 즉 슬릿형태로 이루어진 부분 전체의 결정화가 이루어진다. 이후 스테이지를 -X방향으로 빔블록패턴(300)의 폭(BW)만큼씩 이동하면서 기판상의 액티브영역 끝까지 레이저빔의 조사를 진행한다.
다음으로 도 14d에 도시한 바와 같이, 빔블록패턴(300) 세로길이(BL)만큼의 폭을 갖는 첫 번째열의 결정화가 완료되면, 스테이지를 -Y방향으로 빔블록패턴(300)의 세로길이(BL)와 투과영역의 폭(TSW)을 합한 길이만큼 이동후에두 번째 빔 블록패턴열의 결정화공정을 첫 번째 빔블록패턴 영역열의 결정화 방법과 동일하게 진행하여 기판(320)상의 액티브 영역 전체 중 반도체층이 형성될 부분을 결정화한다.
도 15는 부분적인 결정화 공정 진행 후, 기판 상의 결정화되어 폴리 실리콘층을 형성한 것을 도시한 것이다.
도시한 바와같이, 기판(320) 상에 빔블록패턴 테두리의 중첩영역(OLA)이 반도체층을 이루는 폴리 실리콘층(333) 사이에 위치하게 되며, 상기 폴리 실리콘층(333) 사이 부분은 화소의 경계를 이루는 부분이 되므로 박막 트랜지스터의 특성 및 화질 저하를 방지할 수 있다.
<제 4 실시예>
본 발명의 제 4 실시예에서는 도 11b에 도시한 마스크 패턴을 이용하여 결정화하는 방법을 제공한다.
제 1 실시예 내지 제 3 실시예와 마찬가지로 상기 마스크에 의한 빔블록패턴영역은 추후에 형성될 화소의 가로, 세로길이의 정수배가 되도록 마스크 크기 또는 축소비를 조절하여 형성된다.
마스크의 형태는 도 11a에 도시한 마스크 형태와 마찬가지로 크게 두 부분으로 나뉘어지도록 형성된다. 상기 마스크는 기판상에 형성될 반도체층을 형성할 모양의 형태로 스트라이프 타입의 차단영역 슬릿 및 투과영역 슬릿이 서로 엇갈려 위치하는 결정화 영역과 레이저빔을 통과시키지 않는 그 이외의 비결정화 영역으로나뉘어진다. 이때 상기 마스크상의 결정화 영역에 있어서, 도 11a의 슬릿형태와는 다르게 상기 마스크 폭의 1/2부분을 기준으로 좌측 및 우측에 위치한 슬릿패턴이 모두 동일하게 이루어진다. 즉 동일 선상에서 좌측의 결정화영역의 슬릿패턴이 차단영역이면 우측에 위치한 결정화영역의 슬릿패턴 또한 차단영역이 위치한다.
상기 마스크를 이용한 결정화 방법에 대해 간단히 언급한다. 결정화 방법은 제 2 실시예와 동일한 방법으로 진행한다. 다만, 첫 번째 빔블록하는데, 기판상의 결정화되는 영역이 제 2 실시예에서는 기판 전면에 이루어지는 반면, 제 4 실시예에서는 결정화는 반도체층이 형성될 부분에만 상기 반도체층 형성부분보다 약간 큰 크기를 갖도록 결정화가 이루어지며, 상기 마스크에 의한 기판상의 빔블록패턴의 중첩횟수 차이에 의해 발생하는 줄무늬의 노광자국은 추후에 형성될 기판상의 화소와 화소사이의 영역에 형성된다.
전술한 폴리 실리콘 결정화 공정에 의해 폴리 실리콘층을 형성한 이후에는 상기 기판에 박막 트랜지스터 및 화소전극을 형성하여 어레이 기판을 완성한다.
상기 폴리 실리콘층을 이용한 박막 트랜지스터 및 어레이 기판을 제작하는 방법은 일반적인 방법에 따르며, 상기 기판은 액정표시장치 및 유기전계발광소자 등의 평판 디스플레이 소장용 어레이 기판으로 사용될 수 있다.
상기 결정화 이후의 어레이 기판 제조 방법에 대해 도면없이 간단히 설명한다.
상기 결정화 공정에 의해 형성된 폴리 실리콘층을 마스크 공정을 진행하여 패터닝하여 반도체층을 형성한다. 상기 반도체층 무기절연물질 및 금속물질을 증착하고 패터닝하여 게이트 절연막 및 게이트 전극을 형성하고, 상기 반도체층에 n+ 및 p+도핑을 진행하여 오믹콘택층 및 액티브층을 형성한다. 이후 상기 게이트 전극 위로 기판 전면에 무기절연물질을 증착하여 층간절연막을 형성하고, 마스크 공정을 진행하여 반도체층중 오믹 콘택층을 노출시킨 후, 상기 노출된 반도체층과 접촉하는 소스 및 드레인 전극을 형성한다. 이후, 상기 소스 및 드레인 전극 위로 보호층을 형성한 후, 드레인 전극을 노출시키고 상기 노출된 드레인 전극과 접촉하는 화소전극을 형성하여 어레이 기판을 완성한다. 이때 상기 어레이 기판은 구동회로 일체형으로 제작되어 진다. 따라서 상기 기판은 구동회로 일체형 액정표시장치 및 유기전계발광 소자의 어레이 기판으로 이용된다.
본 발명의 실시예는 하나의 구체적인 실시예에 지나지 않으며, 본 발명의 요지를 벗어나지 않는 범위 내에서 본 발명의 구성요소의 많은 변형 및 변경이 가능함을 물론이며, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니된다.
본 발명에 따라 평판 디스플레이용 어레이 기판 제조의 한 공정인 결정화 공정에 있어서, 기판 상에 형성되는 빔블록패턴의 크기를 화소의 정수배가 되도록하고, 상기 빔블록패턴 테두리의 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화를 진행함으로써 상기 중첩영역이 화소 및 박막 트랜지스터 형성부에 위치함으로써 발생하는 박막 트랜지스터의 특성 저하 및 화질저하를 방지 할 수 있다.
또한, 평판 디스플레이소자 중에 하나인 유기전계발광소자에 사용되는 어레이 기판에 있어서, 본 발명에 따른 부분 결정화 공정을 진행함으로써 화소영역의 결정화에 의한 표면 거칠기로 악화를 방지하여 소자의 수명을 연장시킬 수 있다.
Claims (23)
- 비정질 실리콘을 레이저 발생장치를 이용하여 SLS 결정화하는 방법에 있어서,레이저 발생장치에 기판 크기 및 결정화 영역의 위치 및 기판에 형성될 화소크기 등의 정보를 입력하는 단계와;상기 입력된 정보를 바탕으로 기판 상에 가상의 화소들로 구성된 액티브 영역과 화소크기 및 화소형성 위치를 정의하는 단계와;상기 레이저 발생장치를 이용하여 화소의 정수배 크기를 갖는 빔블록패턴 단위로 상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계를 포함하는 폴리 실리콘 결정화 방법.
- 제 1 항에 있어서,상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계는비정질 실리콘 박막이 증착된 기판을 상기 레이저 발생장치의 스테이지 위에 위치시키는 단계와;상기 레이저 발생장치의 스테이지와 레이저빔을 조사하는 레이저 헤드 사이에 투과영역 및 차단영역을 갖는 마스크를 위치시키는 단계와;상기 스테이지 및 마스크의 위치를 미세 조정하여 기판 상에 상기 마스크에 축소율이 적용되어 화소의 정수배 크기를 갖도록 형성된 빔블록패턴의 테두리가 상기 기판 상에 정의된 액티브 영역의 화소와 화소 사이의 경계부분에 위치하도록 조정하는 단계와;상기 기판의 빔블록패턴 영역상에 레이저빔을 조사하는 단계와;(a)상기 기판상의 빔블록패턴을 상기 빔블록패턴의 가로길이만큼 제 1방향으로 이동시킨 후 레이저빔을 조사하는 것을 반복하여 액티브 영역의 타측 끝까지 진행하는 단계와;(b)상기 기판상의 액티영역 타측끝에서 레이저빔 조사후, 상기 빔블록패턴을 제 2 방향으로 소정간격 이동시킨 후, 상기 빔블록패턴을 제 1 방향의 반대방향으로 이동하며 액티브 영역의 일측 끝까지 레이저빔을 상기 기판상의 빔블록패턴 영역에 조사하는 단계와;(c)상기 액티브영역의 일측끝의 빔블록패턴영역의 레이저빔 조사후에는 상기 빔블록패턴의 세로길이와 제 2 방향으로 이동시킨 소정간격을 더한 길이를 제 2 방향의 반대방향으로 이동시킨 후, 상기 (a) 및 (b) 단계를 반복하며 기판상의 액티브 영역 전체에 레이저빔을 조사하는 단계를 포함하는 폴리 실리콘 결정화 방법.
- 제 1 항에 있어서,상기 빔블록패턴의 테두리 중첩영역이 화소와 화소 사이의 경계에 위치하도록 결정화하는 단계는비정질 실리콘 박막이 증착된 기판을 레이저 발생장치의 스테이지 위에 위치시키는 단계와;상기 레이저 발생장치의 스테이지와 레이저빔을 조사하는 레이저 헤드 사이에 투과영역 및 차단영역을 갖는 마스크를 위치시키는 단계와;상기 스테이지 또는 마스크의 위치를 미세 조정하여 기판 상에 상기 마스크에 축소율이 적용되어 화소의 정수배 크기를 갖도록 형성된 빔블록패턴의 테두리가 상기 기판 상에 정의된 액티브 영역의 화소와 화소 사이의 경계부분에 위치하도록 하는 단계와;상기 기판의 빔블록패턴 영역상에 레이저빔을 조사하는 단계와;(a)상기 기판상의 빔블록패턴을 상기 빔블록패턴의 가로길이의 1/2만큼 제 1방향으로 이동시킨 후 레이저빔을 상기 기판상의 빔블록패턴 영역에 조사하는 것을 반복하여 액티브 영역의 타측 끝까지 진행하는 단계와;(b)상기 기판상의 액티영역 타측끝에서 레이저빔 조사 후, 상기 빔블록패턴을 제 2 방향의 반대방향으로 상기 빔블록패턴의 세로길이만큼 이동시킨 후, 제 1 방향의 반대방향으로 액티브 영역의 일측 끝까지 빔블록패턴의 1/2만큼씩 이동시키며 레이저빔을 조사하는 단계와;(c)상기 액티브 영역의 일측 끝의 빔블록패턴 영역의 레이저빔 조사후에는 상기 빔블록패턴의 세로길이만큼 제 2 방향의 반대방향으로 빔블록패턴을 이동한후 (a) 및 (b) 단계를 반복하며 액티브 영역 전체에 레이저빔을 조사하는 단계를 포함하는 폴리 실리콘 결정화 방법
- 제 2 항 및 제 3 항 중 어느 하나의 항에 있어서,상기 기판상에 형성되는 빔블록패턴의 이동은 마스크 또는 스테이지의 이동에 의해 이루어지는 폴리 실리콘 결정화 방법.
- 제 2 항 및 제 3 항 중 어느 하나의 항에 있어서,상기 기판상에 형성되는 빔블록패턴은 레이저 발생장치에 장착되는 마스크에 적용되는 축소율에 의해 화소의 정수배 크기를 갖도록 형성되거나, 고정된 축소율을 적용한다는 전제하에 해상도에 따른 화소크기의 정수배를 갖도록 설계한 마스크를 이용하여 형성한 빔블록패턴인 폴리 실리콘 결정화 방법.
- 제 5 항에 있어서,상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 그 가로길이 및 세로길이는 정의된 화소의 가로길이 및 세로길이 각각의 정수배의 크기로 형성되는 폴리 실리콘 결정화 방법.
- 제 2 항에 있어서,상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지는 폴리 실리콘 결정화 방법.
- 제 2 항에 있어서,상기 마스크에 의해 기판 상에 형성되는 빔블록패턴은 결정화 영역과 비결정화 영역으로 이루어지며, 상기 결정화 영역은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지는 폴리 실리콘 결정화 방법.
- 제 2 항에 있어서,상기 제 2 방향 또는 그 반대방향으로의 소정간격 만큼의 이동은 투과영역 또는 차단영역의 슬릿 폭만큼의 간격인 폴리 실리콘 결정화 방법.
- 제 2 항에 있어서,상기 빔블록패턴의 제 1 방향 또는 제 1 방향의 반대방향으로 상기 빔블록패턴의 가로길이만큼의 이동은 그 테두리 일부가 중첩되는 폴리 실리콘 결정화 방법.
- 제 10 항에 있어서,상기 중첩되는 영역의 폭은 BM패턴의 폭보다 작게 형성되는 폴리 실리콘 결정화 방법.
- 제 7 항 및 제 8 항 중 어느 하나의 항에 있어서,상기 빔블록패턴상의 스트라이프 타입의 차단영역과 투과영역은 그 슬릿 폭이 동일한 크기로 형성되거나, 그 폭의 크기가 10%이내의 차이가 나도록 형성되는 폴리 실리콘 결정화 방법.
- 제 8 항에 있어서,상기 빔블록패턴의 결정화 영역의 크기는 추후에 기판 상에 형성되는 각각의 화소내 박막 트랜지스터의 구성요소 중 하나인 반도체층을 이루는 영역보다 크게 형성되는 폴리 실리콘 결정화 방법.
- 제 12 항에 있어서,상기 빔블록패턴의 투과영역 슬릿 폭은 1회 레이저빔 조사시 형성되는 그레인 크기의 2배보다 작게 형성되는 폴리 실리콘 결정화 방법.
- 제 3 항에 있어서,상기 빔블록패턴의 제 1 방향 또는 그 반대방향으로 상기 빔블록패턴의 가로길이의 1/2만큼씩 중첩하며 이동하여 레이저 조사시 상기 중첩영역의 폭이 빔블록패턴의 가로길이의 1/2보다 더 중첩되어 3번의 중첩이 이루어지는 영역이 발생하는 폴리 실리콘 결정화 방법.
- 제 15 항에 있어서,상기 3번의 중첩이 이루어지는 영역의 폭은 기판상에 정의된 화소와 화소 사이에 형성되며, BM패턴의 폭보다 작게 형성되는 폴리 실리콘 결정화 방법.
- 제 3 항에 있어서,상기 마스크에 의해 기판상에 형성되는 빔블록패턴은 전면에 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지는 폴리 실리콘 결정화 방법.
- 제 3 항에 있어서,상기 마스크에 의해 기판상에 형성되는 빔블록패턴은 결정화 영역과 비결정화 영역으로 이루어지며, 상기 결정화 영역은 스트라이프 타입의 슬릿형태의 차단영역과 투과영역으로 상기 두 영역의 슬릿이 서로 엇갈려 배치하며 이루어지는 폴리 실리콘 결정화 방법.
- 제 17 항 및 제 18 항 중 어느 하나의 항에 있어서,상기 서로 엇갈려 배치한 슬릿형태의 차단영역과 투과영역은 상기 빔블록패턴 가로길이의 1/2지점을 기준으로 좌측은 차단영역이, 우측은 투과영역이 먼저 위치하거나, 그 반대로 좌측은 투과영역이, 우측은 차단영역이 먼저 위치하는 폴리 실리콘 결정화 방법.
- 제 17 항 및 제 18 항 중 어느 하나의 항에 있어서,상기 빔블록패턴상의 스트라이프 타입의 차단영역과 투과영역은 그 슬릿 폭이 동일한 크기로 형성되는 폴리 실리콘 결정화 방법.
- 제 18 항에 있어서,상기 빔블록패턴상의 결정화 영역의 크기는 기판 상에 정의된 각각의 화소 내의 박막 트랜지스터의 구성요소 중 하나인 반도체층을 이루는 영역보다 크게 형성되는 폴리 실리콘 결정화 방법.
- 제 20 항에 있어서,상기 빔블록패턴의 투과영역 슬릿 폭은 1회 레이저빔 조사시 형성되는 그레인 크기의 2배보다 작게 형성되는 폴리 실리콘 결정화 방법.
- 제 22 항에 있어서,상기 빔블록패턴의 투과영역 슬릿 폭은 6㎛이하로 형성되는 폴리 실리콘 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0017294A KR100486026B1 (ko) | 2003-03-20 | 2003-03-20 | 평판 디스플레이소자용 어레이 기판의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0017294A KR100486026B1 (ko) | 2003-03-20 | 2003-03-20 | 평판 디스플레이소자용 어레이 기판의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040082676A true KR20040082676A (ko) | 2004-09-30 |
| KR100486026B1 KR100486026B1 (ko) | 2005-04-29 |
Family
ID=37366426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0017294A KR100486026B1 (ko) | 2003-03-20 | 2003-03-20 | 평판 디스플레이소자용 어레이 기판의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486026B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056239B1 (ko) * | 2009-04-17 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| US10509283B2 (en) | 2017-07-26 | 2019-12-17 | Samsung Display Co., Ltd. | Display device including non-overlapping region of first and second polarizers |
-
2003
- 2003-03-20 KR KR10-2003-0017294A patent/KR100486026B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056239B1 (ko) * | 2009-04-17 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| US8194014B2 (en) | 2009-04-17 | 2012-06-05 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device |
| US10509283B2 (en) | 2017-07-26 | 2019-12-17 | Samsung Display Co., Ltd. | Display device including non-overlapping region of first and second polarizers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100486026B1 (ko) | 2005-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698056B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
| US8207050B2 (en) | Laser mask and crystallization method using the same | |
| US20110104908A1 (en) | Laser Mask and Crystallization Method Using the Same | |
| US7180198B2 (en) | Method of fabricating polycrystalline silicon and switching device using polycrystalline silicon | |
| DE102004031441B4 (de) | Verfahren zum Herstellen einer Schicht aus kristallinem Silicium, Verfahren zum Herstellen einer aktiven Schicht aus einer solchen Schicht, Verfahren zum Herstellen eines Schaltelements aus einer solchen aktiven Schicht sowie Schaltelement mit einer Schicht aus kristallinem Silicium | |
| KR20010062198A (ko) | 액정 표시 장치 및 ｔｆｔ 패널 | |
| KR101066478B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
| US7569793B2 (en) | Sequential lateral solidification device and method of crystallizing silicon using the same | |
| CN110998795A (zh) | 激光照射装置、薄膜晶体管的制造方法及投影掩模 | |
| KR100486026B1 (ko) | 평판 디스플레이소자용 어레이 기판의 결정화 방법 | |
| US9012309B2 (en) | Collections of laterally crystallized semiconductor islands for use in thin film transistors | |
| KR100524080B1 (ko) | 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법 | |
| KR100579199B1 (ko) | 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스 | |
| KR101026796B1 (ko) | 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법 | |
| KR20050054263A (ko) | 다결정용 마스크 및 이를 이용한 규소 결정화 방법 | |
| CN111033693A (zh) | 激光照射装置、薄膜晶体管的制造方法、程序及投影掩模 | |
| KR20060099294A (ko) | 비정질 실리콘의 결정화 방법 및 이에 사용되는 2 샷 순차측면 고상화용 마스크 | |
| KR20080080791A (ko) | 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법 | |
| JP2003151903A (ja) | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 15 |