KR20040082492A - Gate line driving method of liquid crystal display device and the driving circuit thereof - Google Patents

Gate line driving method of liquid crystal display device and the driving circuit thereof Download PDF

Info

Publication number
KR20040082492A
KR20040082492A KR1020030017035A KR20030017035A KR20040082492A KR 20040082492 A KR20040082492 A KR 20040082492A KR 1020030017035 A KR1020030017035 A KR 1020030017035A KR 20030017035 A KR20030017035 A KR 20030017035A KR 20040082492 A KR20040082492 A KR 20040082492A
Authority
KR
South Korea
Prior art keywords
driving signal
gate driving
gate
liquid crystal
high level
Prior art date
Application number
KR1020030017035A
Other languages
Korean (ko)
Other versions
KR100551729B1 (en
Inventor
김성운
서동해
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030017035A priority Critical patent/KR100551729B1/en
Publication of KR20040082492A publication Critical patent/KR20040082492A/en
Application granted granted Critical
Publication of KR100551729B1 publication Critical patent/KR100551729B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A method for driving a gate line of a liquid crystal display device and a circuit for driving the same are provided to reduces the degree of asymmetry of positive voltage and the negative voltage. CONSTITUTION: A circuit for driving a gate line of a liquid crystal display device includes a first gate driving signal generation unit(100), a second gate driving signal generation unit(200), a switching unit(300) and a controller(400). The first gate driving signal generation unit(100) generates a first gate driving signal with a high level by receiving a gate enable signal and the comparison signal. The second gate driving signal generation unit(200) outputs the multi-gate driving signal having a first and a second high level by synthesizing the second gate driving signal and the first gate driving signal. The switching unit(300) is connected between the output terminal of the first gate driving signal generation unit(100) and the output terminal of the second gate driving signal generation unit(200). And, the controller(400) enables the second driving signal generation unit(200) while turning off the switching unit(300) and disables the second gate driving signal generation unit(200) so as to output the first gate driving signal.

Description

액정표시장치의 게이트 라인 구동방법 및 그 구동회로{Gate line driving method of liquid crystal display device and the driving circuit thereof}Gate line driving method and liquid crystal display device of the liquid crystal display device and the driving circuit thereof

본 발명은 액정표시장치용 게이트 라인 구동회로에 관한 것으로, 특히, 정극성 프레임과 부극성 프레임간에 편차를 갖는 다중레벨의 게이트 구동신호를 발생하는 액정표시장치용 게이트 라인 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate line driving circuit for a liquid crystal display device, and more particularly, to a gate line driving circuit for a liquid crystal display device for generating a gate driving signal of a multilevel having a deviation between a positive frame and a negative frame.

도 1은 일반적인 액정표시장치를 나타낸 개략도로서, 도시된 바와 같이, 액정패널(10)과, 데이터 드라이버 집적회로(20), 게이트 드라이버 집적회로(30)를 포함한다. 상기 액정패널(10)은 하부기판에 수직으로 교차하는 데이터 라인(12) 및 게이트 라인(14)과, 이 데이터 라인(12)과 게이트 라인(14)이 교차하는 영역에 매트릭스 형태로 배치된 복수의 박막트랜지스터(ST)와, 액정을 개재하여 대향 배치된 화소전극 및 상대전극(미도시)을 구비한다.FIG. 1 is a schematic view illustrating a general liquid crystal display, and as illustrated, includes a liquid crystal panel 10, a data driver integrated circuit 20, and a gate driver integrated circuit 30. The liquid crystal panel 10 includes a plurality of data lines 12 and gate lines 14 vertically intersecting the lower substrate, and a plurality of matrixes disposed in an area where the data lines 12 and the gate lines 14 cross each other. A thin film transistor ST and a pixel electrode and a counter electrode (not shown) which are disposed to face each other via a liquid crystal.

이와 같은 구성을 갖는 액정표시장치는 게이트 드라이버 집적회로(30)를 통해 게이트 라인별로 게이트 구동신호를 순차적으로 인가하고, 데이터 드라이버 집적회로(20)를 통해 데이터 라인에 데이터신호를 인가하여 액정 분자배열의 변화에 따른 광투과율을 조절함으로써 화상을 표시 한다. 이 때, 액정의 열화를 방지하기 하기 위해 화소전극(미도시)에 인가되는 데이터 신호의 극성을 상대전극(미도시)에 인가되는 공통전압에 대하여 정극성 및 부극성으로 번갈아 인가한다.The liquid crystal display having the above configuration sequentially applies gate driving signals for each gate line through the gate driver integrated circuit 30, and applies data signals to the data lines through the data driver integrated circuit 20 to arrange the liquid crystal molecules. The image is displayed by adjusting the light transmittance according to the change of. At this time, in order to prevent deterioration of the liquid crystal, the polarity of the data signal applied to the pixel electrode (not shown) is alternately applied to the common voltage applied to the counter electrode (not shown) in the positive and negative polarities.

그러나, 상기 액표시장치에서는 화소전극(미도시)에 충전된 데이터가 박막트랜지스터의 게이트 전극과 드레인 전극 사이에 형성된 기생 커패시턴스에 의해 전압 강하 즉, 킥백(kick back) 전압이 발생하여 데이터 신호의 레벨을 감소시킨다. 이러한 킥백 전압은 데이터 신호의 극성에 관계없이 항상 데이터 신호의 레벨을 하강시키는 방향으로 작용하여 화면이 떨리는 플리커(Flicker) 현상을 유발시키는 문제점으로 작용한다.However, in the liquid crystal display device, a voltage drop, that is, a kickback voltage, is generated due to parasitic capacitance formed between the data charged in the pixel electrode (not shown) between the gate electrode and the drain electrode of the thin film transistor, and thus the level of the data signal. Decreases. The kickback voltage is a problem that causes a flicker phenomenon that the screen shakes because the kickback voltage always acts in a direction of lowering the level of the data signal regardless of the polarity of the data signal.

이와 같은 문제점을 해결하기 위해 다중 레벨을 갖는 게이트 구동신호를 게이트 전극에 인가하여 킥백전압의 절대치를 감소시키고, 게이트 라인의 입력단과 출력단 사이의 킥백전압 편차를 감소시켜 플리커 현상을 감소시키려는 기술이 개발되었다. 이와 관련된 기술은 "다중 레벨을 갖는 게이트 구동 신호 발생 회로"라는 제목으로 1999년 12월 30일자로 출원된 한국공개특허 제 2001-65781호에 개시되어 있다.In order to solve this problem, a technique is developed to reduce the absolute value of kickback voltage by applying a gate driving signal having multiple levels to the gate electrode, and to reduce the flicker phenomenon by reducing the kickback voltage deviation between the input and output terminals of the gate line. It became. Related art is disclosed in Korean Patent Laid-Open No. 2001-65781 filed Dec. 30, 1999 entitled "Gate Driving Signal Generation Circuit with Multiple Levels".

도 2는 종래 기술에 따른 다중 레벨을 갖는 게이트 구동신호를 나타낸 파형도이고, 도 3은 종래 기술에 따른 게이트 구동회로를 적용할 시 인가 전압에 대한 투과도 곡선을 나타낸 파형도이고, 도 4는 종래 기술에 따른 게이트 구동회로를 적용할 시 정극성과 부극성의 비대칭 전압에 대한 응답속도의 왜곡현상을 나타낸 파형도이다.2 is a waveform diagram illustrating a gate driving signal having multiple levels according to the prior art, and FIG. 3 is a waveform diagram illustrating a transmittance curve with respect to an applied voltage when the gate driving circuit according to the prior art is applied. FIG. This is a waveform diagram showing the distortion of the response speed with respect to the asymmetric voltage of positive and negative polarity when the gate driving circuit according to the technology is applied.

도 2를 참조하면, 상기 게이트 구동 신호 발생회로는 게이트 온 인에이블신호와 비교신호에 응답하여 하이레벨의 게이트 구동신호(Vgh)와 로우 레벨의 게이트 구동신호(Vgl)를 합성함으로써, 제 1하이 레벨(Vgh1)와, 제 1하이 레벨(Vgh1)보다 상대적으로 전압 레벨이 낮은 제 2하이 레벨(Vgh2)의 게이트 구동신호를 갖는 다중 레벨의 게이트 구동신호를 출력하도록 구성되어 있다. 상기 다중 레벨을 갖는 게이트 구동신호는 제 1하이 레벨(Vgh1)을 유지하는 구간동안에 액정패널의 화소전극을 충전시키고, 제 2하이 레벨(Vgh2)을 유지하는 구간(t1)동안 데이터 신호의 킥백전압을 감소시키는 역할을 수행한다. 도 2에서 참조부호 Vcom은 공통전압을 나타낸다.Referring to FIG. 2, the gate driving signal generation circuit synthesizes a high level gate driving signal Vgh and a low level gate driving signal Vgl in response to a gate on enable signal and a comparison signal, thereby obtaining first high voltage. A multilevel gate drive signal having a level Vgh1 and a gate drive signal of a second high level Vgh2 having a voltage level lower than the first high level Vgh1 is configured to be output. The gate driving signal having the multi-level charges the pixel electrode of the liquid crystal panel during the period maintaining the first high level Vgh1 and kickback voltage of the data signal during the period t1 maintaining the second high level Vgh2. It serves to reduce. In FIG. 2, reference numeral Vcom denotes a common voltage.

그러나, 통상적으로 액정의 유전율은 화소전극에 인가된 전압의 레벨에 따라 변화므로, 상술한 바와 같은 게이트 구동신호 발생회로는 정확히 킥백전압을 보상하기 어렵고, 이로 인해, 도 3의 투과도 곡선(T-V Curve)에 나타낸 바와 같이, 정극성 전압(+V)과 부극성 전압(-V)이 인가될 때 투과도가 다르게 나타난다. 그리고 이의 보상을 위해 동일 계조의 표현에서 정극성과 부극성의 전압의 크기가 다르게 인가된다.However, since the dielectric constant of the liquid crystal is usually changed according to the level of the voltage applied to the pixel electrode, the gate driving signal generation circuit as described above does not accurately compensate the kickback voltage, and thus, the transmittance curve (TV Curve) of FIG. As shown in Fig. 2), the transmittance is different when the positive voltage (+ V) and the negative voltage (-V) are applied. To compensate for this, the voltages of the positive and negative voltages are differently applied in the expression of the same gray scale.

이러한 서로 크기가 다른 비대칭을 갖는 정극성 전압(+V)와 부극성 전압(-V)이 번갈아 인가되는 경우, 도 4에 나타낸 바와 같이, 액정의 응답특성이 전압의 크기 변화에 의해 왜곡된다. 이는 액정의 응답속도를 증가시키는 원인으로 작용한다.When the positive voltage (+ V) and the negative voltage (-V) having different asymmetries having different sizes are applied alternately, as shown in FIG. 4, the response characteristic of the liquid crystal is distorted by the change in the magnitude of the voltage. This acts to increase the response speed of the liquid crystal.

따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 정극성 프레임과 부극성 프레임간에 편차를 갖는 다중레벨의 게이트 구동신호를 발생함으로써 정극성 전압와 부극성 전압의 비대칭 정도를 감소시키는 액정표시장치의 게이트 라인 구동방법 및 그 구동회로를 제공하는 데 있다.Accordingly, an object of the present invention is to solve the above problem, by generating a gate drive signal of a multi-level having a deviation between the positive frame and the negative frame to reduce the degree of asymmetry between the positive voltage and the negative voltage gate of the liquid crystal display device The present invention provides a line driving method and a driving circuit thereof.

도 1은 일반적인 액정표시장치를 나타낸 개략도.1 is a schematic view showing a general liquid crystal display device.

도 2는 종래 기술에 따른 다중 레벨을 갖는 게이트 구동신호를 나타낸 파형도.2 is a waveform diagram illustrating a gate driving signal having multiple levels according to the prior art;

도 3은 종래 기술에 따른 게이트 라인 구동회로를 적용할 시 인가 전압에 대한 투과도 곡선을 나타낸 파형도.3 is a waveform diagram showing a transmittance curve with respect to an applied voltage when the gate line driving circuit according to the related art is applied.

도 4는 종래 기술에 따른 게이트 라인 구동회로를 적용할 시 정극성과 부극성의 비대칭 전압에 대한 응답속도의 왜곡현상을 나타낸 파형도.Figure 4 is a waveform diagram showing the distortion of the response speed to the positive and negative asymmetric voltage when applying the gate line driving circuit according to the prior art.

도 5는 본 발명의 다른 실시예에 따른 게이트 라인 구동회로를 나타낸 블록도.5 is a block diagram illustrating a gate line driving circuit according to another exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시에에 따른 다중 레벨을 갖는 게이트 구동신호를 나타낸 파형도.6 is a waveform diagram illustrating a gate driving signal having multiple levels according to another exemplary embodiment of the present invention.

*도면의 주요부분에 대한 부호설명* Code descriptions for the main parts of the drawings

100: 제 1게이트 구동신호 발생부 200: 제 2게이트 구동신호 발생부100: first gate drive signal generator 200: second gate drive signal generator

300: 스위칭부 400: 제어부300: switching unit 400: control unit

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 게이트 라인 구동방법은 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 발생하여 액정표시장치의 게이트 라인을 구동하는 방법에 있어서, 제 1하이 레벨을 갖는 게이트 구동신호와 제 2하이 레벨을 갖는 게이트 구동신호의 차와, 제 2하이 레벨을 갖는 게이트 구동신호의 레벨 유지 구간이 정극성 프레임일 때와 부극성 프레임일 때에 서로 다르게 조절되어 복수의 게이트 라인에 인가되는 것을 특징으로 한다.The gate line driving method according to an embodiment of the present invention for achieving the above object is a method for driving a gate line of a liquid crystal display by generating a multi-gate driving signal having a first and second high level, The difference between the gate driving signal having the high level and the gate driving signal having the second high level and the level maintaining period of the gate driving signal having the second high level are differently adjusted when the positive frame and the negative frame are different. It is characterized in that applied to the plurality of gate lines.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 게이트 구동회로는 액정표시장치용 게이트 라인 구동회로는 게이트 인에이블 신호와 비교신호를 비교 및 증폭하여 하이 레벨의 제 1게이트 구동신호를 발생하는 제 1게이트 구동신호 발생부; 인에이블시 입력되는 로우 레벨의 제 2게이트 구동신호와 상기 제 1게이트 구동신호를 합성하여 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 출력하는 제 2게이트 구동신호 발생부; 상기 제 1게이트 구동신호 발생부의 출력단과 상기 제 2게이트 구동신호 발생부의 출력단 사이에 결합되어 온 및 오프되는 스위칭부; 및 부극성 프레임 구간동안 상기 다중 게이트 구동신호가 출력되도록 상기 스위칭부를 오프시킴과 동시에 상기 제 2게이트 구동신호 발생부를 인에이블시키며, 정극성 프레임 구간동안 상기 제 1게이트 구동신호가 출력되도록 상기 제 2게이트 구동신호 발생부를 디스에이블시키고 상기 스위칭부를 온시키는 제어부를 구비하는 것을 특징으로 한다.According to another exemplary embodiment of the present invention, a gate line driving circuit for a liquid crystal display device may generate a high level first gate driving signal by comparing and amplifying a gate enable signal and a comparison signal. A first gate driving signal generator; A second gate driving signal generator for synthesizing the low-level second gate driving signal and the first gate driving signal input to enable the multi-gate driving signal having first and second high levels; A switching unit coupled on and off between an output terminal of the first gate driving signal generator and an output terminal of the second gate driving signal generator; And turning off the switching unit to output the multi-gate driving signal during the negative frame period, and enabling the second gate driving signal generation unit, and outputting the first gate driving signal during the positive frame period. And a control unit for disabling the gate driving signal generator and turning on the switching unit.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 게이트 라인 구동방법은 액정표시장치의 게이트 라인을 구동하는 방법에 있어서, 부극성 프레임 구간동안에 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 발생하여 복수의 게이트 라인을 구동하고, 정극성의 프레임 구간동안에 단일의 하이 레벨을 갖는 게이트 구동신호를 발생하여 상기 복수의 게이트 라인을 구동하는 것을 특징으로 한다.A gate line driving method according to another embodiment of the present invention for achieving the above object is a method for driving a gate line of a liquid crystal display device, the multi-gate driving signal having a first and second high level during the negative frame period To drive the plurality of gate lines, and generate a gate driving signal having a single high level during the positive frame period to drive the plurality of gate lines.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 일실시예에 따른 게이트 라인 구동방법을 도 2를 참조하여 설명하면, 인가전압에 대한 투과도 곡선의 비대칭을 감소시키기 위해 제 1하이 레벨을 갖는 게이트 구동신호(Vgh1)와 제 2하이 레벨을 갖는 게이트 구동신호(Vgh2) 차 즉, Vgh1 - Vgh2와, 제 2하이 레벨을 갖는 게이트 구동신호(Vgh2)의 레벨 유지 구간(t1)을 정극성 프레임일 때와 부극성 프레임일 때에 다르게 조절하여 인가한다. 다시 말해서, 부극성 일때의 킥백전압 보상정도가 정극성 일때의 킥백전압 보상정도보다 한다. 이에 따라, 인가전압에 대한 투과도 곡선의 정극성 및 부극성간의 비대칭이 감소하여 응답속도 왜곡이 방지된다.Referring to FIG. 2, a gate line driving method according to an exemplary embodiment of the present invention includes a gate driving signal Vgh1 having a first high level and a second high level to reduce asymmetry of a transmittance curve with respect to an applied voltage. The difference between the gate driving signal Vgh2 having the voltage level, that is, Vgh1-Vgh2 and the level holding period t1 of the gate driving signal Vgh2 having the second high level is adjusted differently in the positive frame and the negative frame. Is authorized. In other words, the kickback voltage compensation when negative is more than the kickback voltage compensation when positive. As a result, asymmetry between the positive and negative polarities of the transmittance curve with respect to the applied voltage is reduced, thereby preventing the response speed distortion.

도 5는 본 발명의 다른 실시예에 따른 게이트 라인 구동회로를 나타낸 블록도로서, 도시된 바와 같이, 제 1게이트 구동신호 발생부(100)와, 제 2게이트 구동신호 발생부(200)와, 스위칭부(300)와, 제어부(400)로 구성된다.FIG. 5 is a block diagram illustrating a gate line driving circuit according to another exemplary embodiment of the present invention. As shown in FIG. 5, the first gate driving signal generator 100, the second gate driving signal generator 200, The switching unit 300 and the control unit 400 is configured.

제 1게이트 구동신호 발생부(100)는 게이트 인에이블 신호(OE)와비교신호(comp)를 입력받고, 이 두 신호를 비교 및 증폭하여 소정의 펄스폭을 갖는 하이 레벨의 제 1게이트 구동신호(Vgh)를 발생하도록 구성된다.The first gate driving signal generator 100 receives a gate enable signal OE and a comparison signal comp, compares and amplifies these two signals, and has a high level first gate driving signal having a predetermined pulse width. Configured to generate (Vgh).

제 2게이트 구동신호 발생부(200)는 로우 레벨의 제 2게이트 구동신호(Vgl)와 제 1게이트 구동신호 발생부(100)로부터의 하이 레벨의 제 1게이트 구동신호(Vgh)를 입력받고, 인에이블시 이들 구동신호를 합성하여 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호(Vgm)를 발생하여 게이트 라인을 구동하도록 구성된다.The second gate driving signal generator 200 receives a low level second gate driving signal Vgl and a high level first gate driving signal Vgh from the first gate driving signal generator 100, When enabled, the driving signals are synthesized to generate the multiple gate driving signals Vgm having the first and second high levels to drive the gate lines.

스위칭부(300)는 제 1게이트 구동신호 발생부(100)의 출력단과 제 2게이트 구동신호 발생부(200)의 출력단 사이에 결합되며, 제어부(400)에서 발생되는 스위칭 제어신호에 응답하여 온/오프되도록 구성된다.The switching unit 300 is coupled between the output terminal of the first gate driving signal generator 100 and the output terminal of the second gate driving signal generator 200 and is turned on in response to the switching control signal generated by the controller 400. Configured to be on / off.

제어부(400)는 부극성 프레임 구간동안 다중 게이트 구동신호(Vgm)가 출력되도록 스위칭부(300)를 오프시킴과 동시에 제 2게이트 구동신호 발생부(200)를 인에이블시키며, 정극성 프레임 구간동안 제 1게이트 구동신호 발생부(100)의 출력신호인 제 1게이트 구동신호(Vgh)가 게이트 라인을 구동하도록 제 2게이트 구동신호 발생부(200)를 디스에이블시킴과 동시에 스위칭부(300)를 온시키도록 구성된다.The controller 400 turns off the switching unit 300 to output the multiple gate driving signal Vgm during the negative frame period, and simultaneously enables the second gate driving signal generation unit 200, and during the positive frame period. The first gate driving signal Vgh, which is an output signal of the first gate driving signal generator 100, disables the second gate driving signal generator 200 so as to drive the gate line and simultaneously switches the switching unit 300 to the first gate driving signal generator 100. Configured to turn on.

도 6은 본 발명에 따른 다중 레벨을 갖는 게이트 구동신호를 나타낸 파형도이다. 동도면에서 참조부호 Vcom은 공통전압을, Vdata는 데이터 신호를 각각 나타낸다.6 is a waveform diagram illustrating a gate driving signal having multiple levels according to the present invention. In the figure, reference numeral Vcom denotes a common voltage and Vdata denotes a data signal, respectively.

본 발명에 따른 게이트 라인 구동회로의 동작을 도 6을 참조하여 설명하면 다음과 같다.The operation of the gate line driving circuit according to the present invention will be described with reference to FIG. 6 as follows.

먼저, 부극성 프레임 구간(T1)에서 제어부(400)는 스위칭부(300)를 제어하여 오프시키고, 제 2게이트 구동신호 발생부(200)를 인에이블시킨다. 그러면, 제 1게이트 구동신호 발생부(100)는 게이트 인에이블 신호(OE)와 비교신호(comp)를 비교 및 증폭하여 소정의 펄스폭을 갖는 하이 레벨의 제 1게이트 구동신호(Vgh)를 발생하고, 제 2게이트 구동신호 발생부(200)는 로우 레벨의 제 2게이트 구동신호(Vgl)와 제 1게이트 구동신호 발생부(100)로부터의 하이 레벨의 제 1게이트 구동신호(Vgh)를 합성하여 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호(Vgm)를 발생하여 복수의 게이트 라인(미도시)을 구동한다.First, in the negative frame period T1, the control unit 400 controls the switching unit 300 to turn off and enables the second gate driving signal generation unit 200. Then, the first gate driving signal generator 100 compares and amplifies the gate enable signal OE and the comparison signal comp to generate a high level first gate driving signal Vgh having a predetermined pulse width. The second gate driving signal generator 200 synthesizes a low level second gate driving signal Vgl and a high level first gate driving signal Vgh from the first gate driving signal generator 100. As a result, the multi-gate driving signals Vgm having the first and second high levels are generated to drive the plurality of gate lines (not shown).

그 다음, 정극성 프레임 구간(T2)에서 제어부(400)는 제 2게이트 구동신호 발생부(200)를 디스에이블시키고, 스위칭부(300)를 제어하여 온시킨다. 그러면, 제 1게이트 구동신호 발생부(100)는 게이트 인에이블 신호(OE)와 비교신호(comp)를 비교 및 증폭하여 소정의 펄스폭을 갖는 하이 레벨의 제 1게이트 구동신호(Vgh)를 발생하여 복수의 게이트 라인(미도시)을 구동한다.Next, in the positive frame period T2, the controller 400 disables the second gate driving signal generator 200 and controls the switching unit 300 to turn on. Then, the first gate driving signal generator 100 compares and amplifies the gate enable signal OE and the comparison signal comp to generate a high level first gate driving signal Vgh having a predetermined pulse width. To drive a plurality of gate lines (not shown).

본 발명에 따른 다른 실시예의 게이트 라인 구동방법을 도 6을 참조하여 설명하면, 먼저, 부극성 프레임 구간(T1)동안에는 제 1하이 레벨(Vgh1) 및 제 2하이 레벨(Vgh2)을 갖는 다중 게이트 구동신호(Vgm)를 발생하여 복수의 게이트 라인을 구동하고, 정극성의 프레임 구간(T2)동안에는 단일의 하이 레벨을 갖는 게이트 구동신호(Vgh)를 발생하여 상기 복수의 게이트 라인을 구동한다. 이에 따라, 인가전압에 대한 투과도 곡선의 정극성 및 부극성간의 비대칭이 감소하여 응답속도 왜곡이 방지된다.Referring to FIG. 6, a gate line driving method according to another exemplary embodiment of the present invention is described. First, a multi-gate driving having a first high level Vgh1 and a second high level Vgh2 during a negative frame period T1. A plurality of gate lines are driven by generating a signal Vgm, and a gate driving signal Vgh having a single high level is generated during the positive frame period T2 to drive the plurality of gate lines. As a result, asymmetry between the positive and negative polarities of the transmittance curve with respect to the applied voltage is reduced, thereby preventing the response speed distortion.

상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다While specific embodiments of the present invention have been described and illustrated above, it will be apparent that the present invention may be modified and practiced by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or the prospect of the present invention, but should fall within the claims appended to the present invention.

이상에서와 같이, 본 발명은 정극성 프레임과 부극성 프레임간에 편차를 갖는 다중레벨의 게이트 구동신호를 발생시킴으로써, 즉, 부극성일 때의 킥백전압 보상정도가 정극성 일때의 킥백전압 보상정도보다 크게 해주거나 또는 부극성 프레임 구간에서는 다중레벨의 게이트 구동신호를 발생시키고 정극성 프레임 구간에서는 단일 레벨을 갖는 게이트 구동신호를 발생시킴으로써, 정극성 전압신호와 부극성 전압신호의 비대칭을 감소시킬 수 있고, 이로 인해 종래의 다중 레벨 게이트 구동 방식에 비해 추가의 비용 없이 응답속도를 향상시킬 수 있는 효과가 있다.As described above, the present invention generates a multi-level gate driving signal having a deviation between the positive frame and the negative frame, that is, the kickback voltage compensation when the negative polarity is greater than the kickback voltage compensation when the negative polarity is generated. In addition, by generating a gate driving signal having a multi-level gate driving signal in the negative frame section and a gate driving signal having a single level in the positive frame section, the asymmetry between the positive voltage signal and the negative voltage signal can be reduced. This has the effect of improving the response speed without additional cost compared to the conventional multi-level gate driving method.

Claims (3)

제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 발생하여 액정표시장치의 게이트 라인을 구동하는 방법에 있어서,A method of driving a gate line of a liquid crystal display by generating a multi-gate driving signal having first and second high levels, 제 1하이 레벨을 갖는 게이트 구동신호와 제 2하이 레벨을 갖는 게이트 구동신호의 차와, 제 2하이 레벨을 갖는 게이트 구동신호의 레벨 유지 구간이 정극성 프레임일 때와 부극성 프레임일 때에 서로 다르게 조절되어 복수의 게이트 라인에 인가되는 것을 특징으로 하는 액정표시장치의 게이트 라인 구동방법.The difference between the gate driving signal having the first high level and the gate driving signal having the second high level and the level maintaining period of the gate driving signal having the second high level are different from each other in the positive frame and the negative frame. And adjusted and applied to a plurality of gate lines. 게이트 인에이블 신호와 비교신호를 입력받아 하이 레벨의 제 1게이트 구동신호를 발생하는 제 1게이트 구동신호 발생부;A first gate driving signal generator for receiving a gate enable signal and a comparison signal and generating a first gate driving signal having a high level; 인에이블시 입력되는 로우 레벨의 제 2게이트 구동신호와 상기 제 1게이트 구동신호를 합성하여 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 출력하는 제 2게이트 구동신호 발생부;A second gate driving signal generator for synthesizing the low-level second gate driving signal and the first gate driving signal input to enable the multi-gate driving signal having first and second high levels; 상기 제 1게이트 구동신호 발생부의 출력단과 상기 제 2게이트 구동신호 발생부의 출력단 사이에 결합되어 온 및 오프되는 스위칭부; 및A switching unit coupled on and off between an output terminal of the first gate driving signal generator and an output terminal of the second gate driving signal generator; And 부극성 프레임 구간동안 상기 다중 게이트 구동신호가 출력되도록 상기 스위칭부를 오프시킴과 동시에 상기 제 2게이트 구동신호 발생부를 인에이블시키며, 정극성 프레임 구간동안 상기 제 1게이트 구동신호가 출력되도록 상기 제 2게이트 구동신호 발생부를 디스에이블시키고 상기 스위칭부를 온시키는 제어부를 구비하는것을 특징으로 하는 액정표시장치의 게이트 라인 구동회로.Turning off the switching unit to output the multi-gate driving signal during the negative frame period, and enabling the second gate driving signal generator, and outputting the first gate driving signal during the positive frame period. And a control unit for disabling a driving signal generator and turning on the switching unit. 액정표시장치의 게이트 라인을 구동하는 방법에 있어서,In the method for driving the gate line of the liquid crystal display device, 부극성 프레임 구간동안에 제 1 및 제 2하이 레벨을 갖는 다중 게이트 구동신호를 발생하여 복수의 게이트 라인을 구동하고, 정극성의 프레임 구간동안에 단일의 하이 레벨을 갖는 게이트 구동신호를 발생하여 상기 복수의 게이트 라인을 구동하는 것을 특징으로 하는 액정표시장치의 게이트 라인 구동방법.Generating a plurality of gate lines having first and second high levels during the negative frame period to drive a plurality of gate lines, and generating a gate driving signal having a single high level during the positive frame period to generate the plurality of gates; A method of driving a gate line of a liquid crystal display device, characterized in that for driving a line.
KR1020030017035A 2003-03-19 2003-03-19 Gate line driving method of liquid crystal display device and the driving circuit thereof KR100551729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030017035A KR100551729B1 (en) 2003-03-19 2003-03-19 Gate line driving method of liquid crystal display device and the driving circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030017035A KR100551729B1 (en) 2003-03-19 2003-03-19 Gate line driving method of liquid crystal display device and the driving circuit thereof

Publications (2)

Publication Number Publication Date
KR20040082492A true KR20040082492A (en) 2004-09-30
KR100551729B1 KR100551729B1 (en) 2006-02-13

Family

ID=37366269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030017035A KR100551729B1 (en) 2003-03-19 2003-03-19 Gate line driving method of liquid crystal display device and the driving circuit thereof

Country Status (1)

Country Link
KR (1) KR100551729B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779494A (en) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 Gate driving circuit, method and liquid crystal display
KR20140030722A (en) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 Driving device of display device
KR101459521B1 (en) * 2011-10-26 2014-11-07 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Gate line driving method and apparatus, shifting register and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459521B1 (en) * 2011-10-26 2014-11-07 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Gate line driving method and apparatus, shifting register and display device
CN102779494A (en) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 Gate driving circuit, method and liquid crystal display
US9378692B2 (en) 2012-03-29 2016-06-28 Beijing Boe Optoelectronics Technology Co., Ltd. Gate driving circuit and method, and liquid crystal display
KR20140030722A (en) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 Driving device of display device

Also Published As

Publication number Publication date
KR100551729B1 (en) 2006-02-13

Similar Documents

Publication Publication Date Title
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
KR101285054B1 (en) Liquid crystal display device
KR100929680B1 (en) Liquid Crystal Display and Image Signal Correction Method
US8330698B2 (en) LCD output enable signal generating circuits and LCDs comprising the same
KR20040023901A (en) circuit for generating driving voltages and liquid crystal device using the same
US7561138B2 (en) Liquid crystal display device and method of driving the same
US20070229429A1 (en) Liquid crystal display device and driving method thereof
US20060192745A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
KR100551729B1 (en) Gate line driving method of liquid crystal display device and the driving circuit thereof
KR101186018B1 (en) LCD and drive method thereof
KR20040049558A (en) Liquid crystal display and method of driving the same
KR100559225B1 (en) Method for driving dot inversion of lcd
KR20060067291A (en) Display device
KR20060118775A (en) Driving apparatus of liquid crystal display
KR100483531B1 (en) Drive circuit for liquid crystal display with double gate signal voltage
KR100915239B1 (en) Apparatus of driving liquid crystal display
KR100280643B1 (en) Liquid crystal drive to eliminate crosstalk
KR20080045468A (en) Lcd and drive method thereof
KR100961949B1 (en) Liquid crystal display and apparatus thereof
KR20080073101A (en) Display apparatus
KR20070064458A (en) Apparatus for driving lcd
KR20080044454A (en) Lcd and drive method thereof
JPH085989A (en) Liquid crystal matrix display device and its driving method
KR101232583B1 (en) LCD and drive method thereof
KR100951356B1 (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 15