KR20040082126A - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20040082126A
KR20040082126A KR1020030016776A KR20030016776A KR20040082126A KR 20040082126 A KR20040082126 A KR 20040082126A KR 1020030016776 A KR1020030016776 A KR 1020030016776A KR 20030016776 A KR20030016776 A KR 20030016776A KR 20040082126 A KR20040082126 A KR 20040082126A
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
electrode
alignment
forming
Prior art date
Application number
KR1020030016776A
Other languages
English (en)
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030016776A priority Critical patent/KR20040082126A/ko
Publication of KR20040082126A publication Critical patent/KR20040082126A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 잔상을 제거할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 서로 대면되게 형성되는 제1 및 제2 기판과, 상기 제1 및 제2 기판들 각각에 형성되는 제1 및 제2 배향막과, 상기 제1 및 제2 배향막들이 형성되어진 제1 및 제2 기판 사이에 형성된 액정층과, 상기 제1 배향막과 액정층 사이에 위치하는 제1 및 제2 구동전극을 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel And Fabricating Method Thereof}
본 발명은 액정표시패널에 관한 것으로서, 특히 잔상을 제거할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
액정 표시소자는 스위칭 소자인 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정 표시소자는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비젼(Television), 노트북 컴퓨터나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 모니터로서 상품화되고 있다.
액정 표시소자는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소에 데이터신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 위치하여 게이트라인으로부터의 스캔신호(게이트펄스)에 응답하여 액정셀쪽으로 전송될 데이터신호를 절환하게 된다.
이와 같은 액정 표시소자는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계가 인가되는 트위스티드 네마틱(Twisted Nematic : 이하 "TN"이라 함) 모드와 수평전계가 인가되어 시야각이 넓은 횡전계(In Plane Switch : 이하 "IPS"라 함) 모드로 대별될 수 있다.
IPS모드의 액정표시패널은 도 1에 도시된 바와 같이 하부기판 상에 형성되는 TFT와, TFT의 드레인전극(10)과 접속되는 화소전극(22)과, 화소전극(22)과 수평전계를 형성하는 공통전극(24)을 구비한다.
TFT는 게이트라인(도시하지 않음)과 접속된 게이트전극(6), 데이터라인(도시하지 않음)에 접속된 소스전극(8) 및 접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한반도체층들(14,16)을 더 구비한다. 이 반도체층(14,16)은 게이트절연막(12) 상에 형성된다. 이러한 TFT는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인과 게이트라인에 의해 분할된 화소영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 하부기판(1) 전면에 도포되는 보호층(18) 상에 형성되며, 보호층(18)을 관통하는 접촉홀(20)을 통해 드레인전극(10)과 전기적으로 접속된다.
공통전극(24)은 데이터라인과 게이트라인에 의해 분할된 화소영역에 화소전극(22)과 교번적으로 위치하게 된다. 공통전극(24)은 화소전극(22)과 동일평면 상에 화소전극(22)과 동일금속으로 형성된다.
화소전극(22) 및 공통전극(24)이 형성된 하부기판(1) 상에는 배향막(26)이 형성된다. 배향막(26)은 액정의 배향방향을 결정하게 된다.
이러한 액정표시패널은 TFT의 게이트전극(6)에 게이트하이펄스가 인가되면 소스전극(8)과 드레인전극(10) 사이에 채널이 형성되는 스캐닝 기간동안, 수평방향으로 대향된 화소전극(22)과 공통전극(24) 사이에 비디오 데이터전압과 공통전압의 차전압에 해당하는 전계가 인가된다. 이 수평전계에 의해 액정들이 구동됨으로써 백라이트로부터 입사되는 광의 광량을 조절하게 된다.
도 2a 내지 도 2f는 도 1에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
먼저, 하부기판(1) 상에 게이트금속층을 증착한 후 패터닝함으로써 도 2a에도시된 바와 같이 게이트전극(6)이 형성된다. 게이트전극(6)이 형성된 하부기판(1) 상에 절연물질과 제1 및 제2 반도체층을 순차적으로 증착한 후 제1 및 제2 반도체층을 패터닝함으로써 도 2b에 도시된 바와 같이 게이트절연막(12), 활성층(14) 및 오믹접촉층(16)이 형성된다. 게이트절연막(12), 활성층(14) 및 오믹접촉층(16)이 형성된 하부기판(1) 상에 데이터금속층을 증착한 후 패터닝함으로써 도 2c에 도시된 바와 같이 소스전극(8) 및 드레인전극(10)이 형성된다. 소스전극(8) 및 드레인전극(10)이 형성된 하부기판(1) 상에 절연물질을 증착한 후 패터닝함으로써 도 2d에 도시된 바와 같이 드레인전극(10)을 노출시키는 접촉홀(20)을 갖는 보호막(18)이 형성된다. 보호막(18)이 형성된 하부기판(1) 상에 투명전도성물질을 증착한 후 패터닝함으로써 도 2e에 도시된 바와 같이 화소전극(22) 및 공통전극(24)이 형성된다. 화소전극(22) 및 공통전극(24)이 형성된 하부기판(1) 상에 폴리이미드를 코팅한 후 러빙함으로써 도 2f에 도시된 바와 같이 배향막(26)이 형성된다.
종래 액정표시패널의 액정셀에 교류전압을 인가하면 액정셀에 직류전압성분이 일정량씩 누적되게 되어 도 3에 도시된 바와 같이 액정내의 이온들이 배향막(26)과 액정층(30) 또는 배향막(26)과 질화실리콘으로 형성되는 보호막(18)의 계면에 축적된다. 또한, 액정셀에 인가된 교류전압을 제거하면 배향막(26)과 액정층(30) 사이의 계면에 축적된 이온들은 천천히 액정분자내부로 복귀하게 된다. 즉, 액정셀에 교류전압을 인가하면 배향막(26)과 액정층(30)의 계면에서 전하의 축적과 완하가 반복된다. 이를 계속 반복하면 교류전압 인가시 배향막(26)과액정층(30)의 계면에 잔류전하가 축적됨으로써 계면 분극이 발생하게 된다. 이러한 계면분극이 발생하게 되면 액정셀 내부에는 외부전압과 반대방향의 전압이 발생하여 액정이 실제로 느끼는 실효전압이 감소된다. 결국, 액정표시장치에서 화상이 바뀔 때 잔상이 나타나게 되어 화질이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 잔상을 제거할 수 있는 액정표시패널 및 그 제조방법을 제공함에 있다.
도 1은 종래 횡전계방식의 액정표시패널을 나타내는 단면도이다.
도 2a 내지 도 2f는 도 1에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
도 3은 도 1에 도시된 화소전극과 공통전극 상에 축적된 전하들을 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 횡전계방식의 액정표시패널을 나타내는 평면도이다.
도 5는 도 4에 도시된 액정표시패널을 나타내는 단면도이다.
도 6은 합착된 액정표시패널의 상부기판과 하부기판을 나타내는 단면도이다.
도 7a 내지 도 7e는 도 5에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
도 8은 본 발명의 제2 실시 예에 따른 횡전계방식의 액정표시패널을 나타내는 단면도이다.
도 9a 내지 도 9e는 도 8에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
6,36 : 게이트전극 8,38 : 소스전극
10,40 : 드레인전극 12,42 : 게이트절연막
14,44 : 활성층 16,46 : 오믹접촉층
18,48 : 보호막 20,50 : 접촉홀
22,52 : 화소전극 24,54 : 공통전극
26,56,84 : 배향막 30,80 : 액정층
32 : 게이트라인 34 : 데이터라인
58 : 배향패턴 60 : 공통라인
82 : 상부기판
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시패널은 서로 대면되게 형성되는 제1 및 제2 기판과, 상기 제1 및 제2 기판들 각각에 형성되는 제1 및 제2 배향막과, 상기 제1 및 제2 배향막들이 형성되어진 제1 및 제2 기판 사이에 형성된 액정층과, 상기 제1 배향막과 액정층 사이에 위치하는 제1 및 제2 구동전극을 구비하는 것을 특징으로 한다.
상기 액정표시패널은 제1 기판 상에 형성된 게이트라인과, 상기 게이트라인과 평행하게 형성되며 상기 제1 구동전극과 접속된 공통라인과, 상기 게이트라인과 게이트절연막을 사이에 두고 교차되게 형성된 데이터라인과, 상기 게이트라인 및 데이터라인의 교차부에 형성되며 상기 배향막 및 보호막을 관통하는 접촉홀을 통해 상기 제2 구동전극과 접속된 박막트랜지스터를 추가로 구비하는 것을 특징으로 한다.
상기 보호막은 SiNx, SiO2, PAC 및 BCB 중 어느 하나로 형성되는 것을 특징으로 한다.
상기 제1 및 제2 구동전극은 상기 제1 배향막 상에 형성되어 수평전계를 이루는 것을 특징으로 한다.
상기 액정표시패널은 상기 제1 및 제2 구동전극 상에 형성되는 배향패턴을 추가로 구비하는 것을 특징으로 한다.
상기 배향패턴은 상기 제1 및 제2 구동전극의 측면이 노출되도록 상기 제1 및 제2 구동전극과 중첩되게 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 제1 및 제2 기판 상에 각각 제1 및 제2 배향막을 형성하는 단계와, 상기 제1 배향막이 형성된 제1 기판 상에 제1 및 제2 구동전극들을 형성하는 단계와, 상기 제1 및 제2 구동전극들이 형성된 제1 기판과 제2 배향막이 형성된 제2 기판 사이에 액정층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 액정표시패널의 제조방법은 상기 제1 기판 상에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터가 형성된 제1 기판 상에 보호막을 형성하는 단계와, 상기 보호막 상에 형성된 상기 제1 배향막과 보호막을 관통하는 접촉홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 제1 및 제2 구동전극들을 형성하는 단계는 상기 접촉홀을 통해 상기 박막트랜지스터의 드레인전극과 접속되는 제1 전극을 형성하는 단계와, 상기 제1 전극과 수평전계를 이루는 제2 구동전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 보호막은 SiNx, SiO2, PAC 및 BCB 중 어느 하나로 형성되는 것을 특징으로 한다.
상기 제1 및 제2 구동전극 상에 배향패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 배향패턴은 상기 제1 및 제2 구동전극과 동시에 패터닝되어 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 9e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명에 따른 IPS모드의 액정표시패널을 나타내는 평면도이며, 도 5는 도 4에 도시된 액정표시패널을 나타내는 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 IPS모드의 액정표시패널은 게이트라인(32)과 데이터라인(34)의 교차부에 형성되는 TFT(T)와, TFT(T)의 드레인전극(40)과 접속되는 화소전극(52)과, 화소전극(52)과 이전단 게이트라인(32)과의 중첩부분에 위치하는 스토리지 캐패시터(S)와, 화소전극(52)과수평전계를 형성하는 공통전극(54)과, 화소전극(52) 및 공통전극(54) 하부에 위치하는 배향막(56)을 구비한다.
TFT(T)는 게이트라인(32)과 접속된 게이트전극(36), 데이터라인(34)에 접속된 소스전극(38) 및 드레인접촉홀(50a)을 통해 화소전극(52)에 접속된 드레인전극(40)을 구비한다. 또한, TFT(T)는 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 도통채널을 형성하기 위한 반도체층들(44,46)을 더 구비한다. 이러한 TFT(T)는 게이트라인(32)으로부터의 게이트신호에 응답하여 데이터라인(34)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(34)과 게이트라인(32)에 의해 분할된 화소영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(52)은 하부기판(31) 전면에 도포되는 하부배향막(56) 상에 형성되며, 하부배향막(56) 및 보호층(48)을 관통하는 드레인접촉홀(50a)을 통해 드레인전극(40)과 전기적으로 접속된다. 이러한 화소전극(52)은 드레인전극(40)과 접촉되어 게이트라인(32)과 평행한 제1 화소전극(52a)과, 제1 화소전극(52a)에서 데이터라인(34)과 평행한 방향으로 분기하여 형성되는 제2 화소전극(52b)으로 이루어진다.
스토리지 캐패시터(S)는 화소전극(52)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터(S)는 이전단 게이트라인(32)과, 그 이전단 게이트라인(32)과 게이트절연막(42)을 사이에 두고 형성되며 화소전극(52)과 접촉되는 스토리지전극(90)으로 형성된다. 이 스토리지전극(90)은 스토리지접촉홀(50b)을통해 화소전극(52)과 전기적으로 접촉된다.
공통전극(54)은 게이트라인(32)과 평행한 공통라인(60)에 접속되며 데이터라인(34)과 게이트라인(32)에 의해 분할된 화소영역에 화소전극(52)과 교번적으로 위치하게 된다. 공통전극(54)은 화소전극(52)과 동일평면 상에 화소전극(52)과 동일금속으로 형성된다.
하부배향막(56)은 화소전극(52) 및 공통전극(54)의 투명금속패턴과 보호막(48) 사이에 형성된다. 즉, 도 6에 도시된 바와 같이 상부배향막(84)이 형성된 상부기판(82)과 하부배향막(56)이 형성된 하부기판(31) 사이에 주입된 액정층(80)과 하부기판(31) 상에 형성된 하부배향막(56) 사이의 계면을 최소화함으로써 하부배향막(56)과 액정층(80)의 계면에 잔류전하가 축적되는 것을 방지하게 된다.
이러한 액정표시소자는 TFT의 게이트전극(36)에 게이트하이펄스가 인가되면 소스전극(38)과 드레인전극(40) 사이에 채널이 형성되는 스캐닝 기간동안, 수평방향으로 대향된 화소전극(52)과 공통전극(54) 사이에 비디오 데이터전압과 공통전압의 차전압에 해당하는 전계가 인가된다. 이 수평전계에 의해 액정층(80)의 액정들이 구동됨으로써 백라이트로부터 입사되는 광의 광량을 조절하게 된다.
이와 같이, 본 발명의 제1 실시 예에 따른 액정표시패널은 공통전극(54)과 화소전극(52)을 하부배향막(56) 상에 형성하여 액정층(80)과 하부배향막(56) 간의 계면을 최소화하게 된다. 즉, 공통전극(54)과 화소전극(52)이 바로 액정층(80)과 접촉되어 액정을 구동시키는 횡전계가 공통전극(54)과 화소전극(52)으로부터 바로액정층(80)에 전달된다. 이에 따라, 액정의 실효전압은 화소전극(52)과 공통전극(54)에 걸리는 전압차와 거의 동일하여 잔상을 제거할 수 있다. 또한, 공통전극(54)과 화소전극(52) 사이에 횡전계 인가시 화소전극(52)과 공통전극(54) 간의 전압불균형으로 인해 액정층에 직류전압이 인가되더라도 그 잔류전압성분은 공통전극(54)과 화소전극(52) 사이의 기생캐패시터(도시하지 않음)와 화소전극(52)과 연결된 드레인전극(40)을 통해 강제 방전된다. 이에 따라, 직류전압성분에 의한 잔상 및 얼룩이 제거되므로 화질이 향상된다. 뿐만 아니라, 화소전극(52)과 공통전극(54)이 동일평면 상에 투명전도성물질로 형성됨으로써 광이 출사되는 면적이 종래보다 상대적으로 넓어져 고개구율 및 고휘도를 얻을 수 있으며, 화소전극(52)과 공통전극(54)이 동시에 형성됨으로써 공정오차가 줄어든다.
도 7a 내지 도 7e는 도 5에 도시된 액정표시소자의 제조방법을 나타내는 도면이다.
도 7a를 참조하면, 하부기판(31) 상에 게이트전극(36)이 형성된다.
게이트전극(36)은 하부기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트 금속층이 증착된 후 패터닝됨으로써 형성된다. 게이트 금속층으로는 단층구조로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd) 등이 이용된다.
도 7b를 참조하면, 게이트전극(36)이 형성된 하부기판(31) 상에 게이트절연막(42), 활성층(44) 및 오믹접촉층(46)이 형성된다.
게이트절연막(42)은 게이트전극(36)이 형성된 하부기판(31) 상에 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 증착되어 형성된다.
활성층(44) 및 오믹접촉층(46)이 게이트절연막(42)이 형성된 하부기판(31) 상에 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 증착된 후 패터닝됨으로써 형성된다. 활성층(44)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 오믹접촉층(46)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다.
도 7c를 참조하면, 활성층(44) 및 오믹접촉층(46)이 형성된 하부기판(31) 상에 소스전극(38) 및 드레인전극(40)이 형성된다.
소스전극(38) 및 드레인전극(40)은 활성층(44) 및 오믹접촉층(46)이 형성된 하부기판(31) 상에 데이터금속층이 전면 증착된 후 패터닝됨으로써 형성된다. 데이터금속층은 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)이 이용된다.
도 7d를 참조하면, 소스전극(38) 및 드레인전극(40)이 형성된 하부기판(31) 상에 보호막(48) 및 하부배향막(56)이 형성된다.
보호막(48)은 소스전극(38) 및 드레인전극(40)이 형성된 하부기판(31) 상에 절연물질이 증착됨으로써 형성된다. 보호막(48)의 재료로는 게이트절연패턴(62)과 같은 SiNx, SiO2등의 무기절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB, PAC 또는 PFCB 등과 같은 유기절연물질이 이용된다.
하부배향막(56)은 보호막(48)이 형성된 하부기판(31) 상에 전면 코팅함으로써 형성된다.
이러한 보호막(48) 및 하부배향막(56)을 포토리쏘그래피공정과 식각공정에 의해 순차적으로 패터닝됨으로써 드레인접촉홀(50a)이 형성된다. 드레인접촉홀(50)은 보호막(48) 및 하부배향막(56)을 관통하여 드레인전극(40)을 노출시킨다.
도 7e를 참조하면, 하부배향막(56)이 형성된 하부기판(31) 상에 화소전극(52) 및 공통전극(54)이 형성된다.
화소전극(52) 및 공통전극(54)은 보호막(48) 상에 스퍼터링 등의 증착방법으로 투명전도성물질이 전면 증착된 후 패터닝됨으로써 형성된다. 화소전극(52)은 드레인접촉홀(50)을 통해 드레인전극(40)과 전기적으로 접속된다. 이러한 화소전극(52) 및 공통전극(54)의 재질로는 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO) 및 인듐 틴 징크 옥사이드(ITZO) 중 어느 하나가 이용된다.
화소전극(52) 및 공통전극(54)이 형성된 하부기판(31)과 블랙매트릭스, 컬러필터 및 상부배향막(84)이 형성된 상부기판(82)이 합착된 후 액정(80)이 주입됨으로써 액정표시패널이 완성된다.
도 8은 본 발명의 제2 실시 예에 따른 액정표시패널을 나타내는 단면도이다.
도 8을 참조하면, 도 5에 도시된 액정표시패널과 비교하여 화소전극 및 공통전극 상에 이들과 중첩되게 형성되는 배향패턴을 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다.
배향패턴(58)은 화소전극(52) 및 공통전극(54) 상에 이들과 중첩되게 형성된다. 이러한 배향패턴(58)은 화소전극(52) 및 공통전극(54)과 동일패턴으로 동시에패터닝되어 형성되게 된다. 즉, 배향패턴(58)은 화소전극(52) 및 공통전극(54)의 상부면에 형성되어 화소전극(52) 및 공통전극(54)의 측면을 노출시키게 된다. 측면이 노출된 화소전극(52) 및 공통전극(54)에 의해 액정층과 하부배향막(56) 간의 계면이 최소화된다. 또한, 배향패턴(58)은 화소전극(52) 및 공통전극(54)을 포함하는 투명전극패턴과 액정층과의 직접적인 접촉을 방지하여 액정의 불균일배향을 방지하며,
도 9a 내지 도 9e는 도 8에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
먼저, 하부기판(31) 상에 게이트금속층을 증착한 후 패터닝함으로써 도 9a에 도시된 바와 같이 게이트전극(36)이 형성된다. 게이트전극(36)이 형성된 하부기판(31) 상에 절연물질과 제1 및 제2 반도체층을 순차적으로 증착한 후 제1 및 제2 반도체층을 패터닝함으로써 도 9b에 도시된 바와 같이 게이트절연막(42), 활성층(44) 및 오믹접촉층(46)이 형성된다. 게이트절연막(42), 활성층(44) 및 오믹접촉층(46)이 형성된 하부기판(31) 상에 데이터금속층을 증착한 후 패터닝함으로써 도 9c에 도시된 바와 같이 소스전극(38) 및 드레인전극(40)이 형성된다. 소스전극(38) 및 드레인전극(40)이 형성된 하부기판(31) 상에 절연물질이 증착됨으로써 도 9d에 도시된 바와 같이 보호막(48)이 형성된다. 보호막(48)이 형성된 하부기판(31) 상에 폴리이미드를 코팅함으로써 하부배향막(56)이 형성된다. 이 후, 드레인전극(40)이 노출되도록 하부배향막(56) 및 보호막(48)을 관통하는 드레인접촉홀(50)이 형성된다. 그런 다음, 하부배향막(56) 및 보호막(48)이 형성된 하부기판(31) 상에 투명전도성물질이 증착되고 투명전도성물질 상에 폴리이미드가 코팅된다. 이들이 순차적으로 패터닝됨으로써 도 9e에 도시된 바와 같이 화소전극(52) 및 공통전극(54)과 이들과 중첩되는 배향패턴(58)이 형성된다. 배향패턴(58)이 형성된 하부기판(31)과 컬러필터어레이와 상부배향막이 형성된 상부기판을 합착한 후 액정을 주입하여 상부기판과 하부기판(31) 사이에 액정층을 형성하게 된다.
이와 같이, 본 발명의 제2 실시 예에 따른 액정표시패널은 액정층과 배향막 간의 계면을 최소화하게 된다. 이에 따라, 직류전압성분에 의한 잔상 및 얼룩이 제거되므로 화질이 향상된다. 또한, 본 발명의 제2 실시 예에 따른 액정표시패널은 공통전극 및 화소전극과 중첩되게 배향패턴이 형성됨으로써 액정층과 공통전극 및 화소전극 간의 직접적인 접촉을 방지하여 액정이 불균일하게 배향되는 것을 방지하게 된다.
상술한 바와 같이, 본 발명에 따른 액정 표시패널 및 그 제조방법은 액정층과 그 액정층을 구동하기 위한 구동전극들을 바로 접촉시킴으로써 액정층을 구동시키는 횡전계가 구동전극들로부터 바로 액정층에 포함된 액정에 전달된다. 이에 따라, 액정의 실효전압과 구동전극들에 걸리는 전압차와 거의 동일해져 잔상이 줄어들게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 서로 대면되게 형성되는 제1 및 제2 기판과,
    상기 제1 및 제2 기판들 각각에 형성되는 제1 및 제2 배향막과,
    상기 제1 및 제2 배향막들이 형성되어진 제1 및 제2 기판 사이에 형성된 액정층과,
    상기 제1 배향막과 액정층 사이에 위치하는 제1 및 제2 구동전극을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 제1 기판 상에 형성된 게이트라인과,
    상기 게이트라인과 평행하게 형성되며 상기 제1 구동전극과 접속된 공통라인과,
    상기 게이트라인과 게이트절연막을 사이에 두고 교차되게 형성된 데이터라인과,
    상기 게이트라인 및 데이터라인의 교차부에 형성되며 상기 배향막 및 보호막을 관통하는 접촉홀을 통해 상기 제2 구동전극과 접속된 박막트랜지스터를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 보호막은 SiNx, SiO2, PAC 및 BCB 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 구동전극은 상기 제1 배향막 상에 형성되어 수평전계를 이루는 것을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 구동전극 상에 형성되는 배향패턴을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  6. 제 5 항에 있어서,
    상기 배향패턴은 상기 제1 및 제2 구동전극의 측면이 노출되도록 상기 제1 및 제2 구동전극과 중첩되게 형성되는 것을 특징으로 하는 액정표시패널.
  7. 제1 및 제2 기판 상에 각각 제1 및 제2 배향막을 형성하는 단계와,
    상기 제1 배향막이 형성된 제1 기판 상에 제1 및 제2 구동전극들을 형성하는 단계와,
    상기 제1 및 제2 구동전극들이 형성된 제1 기판과 제2 배향막이 형성된 제2기판 사이에 액정층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  8. 제 7 항에 있어서,
    상기 제1 기판 상에 박막트랜지스터를 형성하는 단계와,
    상기 박막트랜지스터가 형성된 제1 기판 상에 보호막을 형성하는 단계와,
    상기 보호막 상에 형성된 상기 제1 배향막과 보호막을 관통하는 접촉홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 구동전극들을 형성하는 단계는
    상기 접촉홀을 통해 상기 박막트랜지스터의 드레인전극과 접속되는 제1 전극을 형성하는 단계와,
    상기 제1 전극과 수평전계를 이루는 제2 구동전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  10. 제 8 항에 있어서,
    상기 보호막은 SiNx, SiO2, PAC 및 BCB 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 7 항에 있어서,
    상기 제1 및 제2 구동전극 상에 배향패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 11 항에 있어서,
    상기 배향패턴은 상기 제1 및 제2 구동전극과 동시에 패터닝되어 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030016776A 2003-03-18 2003-03-18 액정표시패널 및 그 제조방법 KR20040082126A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030016776A KR20040082126A (ko) 2003-03-18 2003-03-18 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030016776A KR20040082126A (ko) 2003-03-18 2003-03-18 액정표시패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040082126A true KR20040082126A (ko) 2004-09-24

Family

ID=37366081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016776A KR20040082126A (ko) 2003-03-18 2003-03-18 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040082126A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150058961A (ko) * 2013-11-21 2015-05-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150058961A (ko) * 2013-11-21 2015-05-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US6281957B1 (en) In-plane switching mode liquid crystal display device
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
KR100799464B1 (ko) 액정표시장치 및 그 제조방법
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
US10310338B2 (en) Manufacture method of IPS TFT-LCD array substrate and IPS TFT-LCD array substrate
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
KR20100064657A (ko) 박막트랜지스터 어레이기판과 그 제조방법
KR20020057050A (ko) 액정표시장치 및 그 제조방법
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
KR100857719B1 (ko) 액정표시장치 및 그 제조방법
KR100491821B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20000031956A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20020022318A (ko) 액정 표시소자
KR101818457B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100443828B1 (ko) 액정표시소자 및 그의 제조방법
KR20040082126A (ko) 액정표시패널 및 그 제조방법
US6731361B2 (en) High resolution in-plane switching mode TFT-LCD
KR100522024B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101136269B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR20070092896A (ko) 액정표시소자
KR20040021987A (ko) 액정표시장치의 입력배선 및 그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid