KR20040078786A - High voltage transistor in flash memory device - Google Patents
High voltage transistor in flash memory device Download PDFInfo
- Publication number
- KR20040078786A KR20040078786A KR1020030013646A KR20030013646A KR20040078786A KR 20040078786 A KR20040078786 A KR 20040078786A KR 1020030013646 A KR1020030013646 A KR 1020030013646A KR 20030013646 A KR20030013646 A KR 20030013646A KR 20040078786 A KR20040078786 A KR 20040078786A
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- flash memory
- memory device
- gate
- junction
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
본 발명은 플래시 메모리 소자의 고전압 트랜지스터에 관한 것으로, 특히 낸드 플래시(NAND flash) 메모리 소자의 동작 조건에서 발생할 수 있는 고전압 스냅백(snapback) 조건을 견딜 수 있는 플래시 메모리 소자의 고전압 트랜지스터에 관한 것이다.The present invention relates to a high voltage transistor of a flash memory device, and more particularly, to a high voltage transistor of a flash memory device capable of withstanding high voltage snapback conditions that may occur in operating conditions of a NAND flash memory device.
낸드 플래시 메모리 소자는 파울러 노드하임 터널링(FN-tunneling) 방식으로 프로그램 동작 및 소거 동작을 한다. 즉, 게이트와 기판 사이에 전위차를 발생시켜 전자의 이동을 발생시킨다. 효과적인 FN 터널링을 발생시키기 위해 20V의 고전압이 사용되고, 이러한 고전압을 생성하여 셀 영역까지 운반하기 위해서는 접합부(junction)의 파괴전압(breakdown voltage)이 20V 이상 견딜 수 있는 트랜지스터가 필요하다.The NAND flash memory device performs program operation and erase operation using a Fowler-Nordheim tunneling (FN-tunneling) method. That is, a potential difference is generated between the gate and the substrate to generate the movement of electrons. A high voltage of 20V is used to generate effective FN tunneling, and a transistor capable of withstanding 20V or more of breakdown voltage of a junction is required to generate such a high voltage and transport it to the cell region.
도 1은 종래 낸드 플래시 메모리 소자의 고전압 트랜지스터를 도시한 단면도이다. 0.12㎛ Tech. 낸드 플래시 메모리 소자에서는 고전압 트랜지스터 접합부의 파괴전압을 높이기 위해, 저농도의 불순물 이온을 반도체 기판(11)에 주입하여 소스 접합부(14S) 및 드레인 접합부(14D)를 형성하고, 소스 접합부(14S) 및 드레인 접합부(14D) 각각에 형성되는 콘택 플러그(17)를 게이트(13)와 약 0.6㎛의 거리로 이격되게 형성하고, 콘택 플러그(17)가 접촉되는 소스 및 드레인 접합부(14S 및 14D)의 부분에는 고농도 이온주입 영역(16)을 형성한다. 도 1에서 미설명 부호 12는 게이트 산화막이고, 미설명 부호 15는 층간 절연막이다. 낸드 플래시 메모리 소자의 고전압 트랜지스터를 이와 같이 제작하므로 27V 이상의 파괴전압을 확보할 수 있었다. 그러나 일부 고전압용 NMOS는 소스 접합부(14S)와 드레인 접합부(14D) 간에 20V의 전압이 걸린 상태에서 게이트(13)에 1.8V 또는 3.0V의 Vcc가 인가되는 작동 조건, 즉 스냅백 상태가 된다.1 is a cross-sectional view illustrating a high voltage transistor of a conventional NAND flash memory device. 0.12㎛ Tech. In the NAND flash memory device, in order to increase the breakdown voltage of the high voltage transistor junction, a low concentration of impurity ions are implanted into the semiconductor substrate 11 to form the source junction 14S and the drain junction 14D, and the source junction 14S and the drain. The contact plugs 17 formed in each of the junction portions 14D are formed to be spaced apart from the gate 13 at a distance of about 0.6 mu m, and the portions of the source and drain junction portions 14S and 14D to which the contact plugs 17 contact each other are formed. The high concentration ion implantation region 16 is formed. In FIG. 1, reference numeral 12 is a gate oxide film, and reference numeral 15 is an interlayer insulating film. By fabricating the high voltage transistor of the NAND flash memory device in this manner, a breakdown voltage of 27V or more was secured. However, some high voltage NMOS is in an operating condition, that is, a snapback state, in which a Vcc of 1.8 V or 3.0 V is applied to the gate 13 while a voltage of 20 V is applied between the source junction 14S and the drain junction 14D.
정상적인 트랜지스터의 작동 조건에서 게이트(13)에 문턱전압 이상으로 전압을 인가하여 채널을 형성시킨 후 드레인 접합부(14D)에 전압을 가하면, 전자는 소스 접합부(14S)에서 들어와서 채널을 지나고, 드레인 접합부(14D) 부근에 도달한다. 이 드레인 접합부(14D)에서 전류는 애벌랜치 브레이크다운(avalanche breakdown)에 의해 증가하게 된다. 그러나 이러한 애벌랜치 전류는 전체 전류 중에 무시할 수 있을 정도로 작다.When a voltage is applied to the drain junction 14D after the channel is formed by applying a voltage to the gate 13 above the threshold voltage under normal operating conditions of the transistor, electrons enter the source junction 14S and pass through the channel. Reach to (14D). The current at this drain junction 14D is increased by avalanche breakdown. However, these avalanche currents are negligibly small during the entire current.
그러나, 채널의 전압이 매우 높거나 채널의 길이가 짧다면, 애벌런치 과정에 의해서 생성된 전자는 정상적인 작동 조건과 같이 드레인 전류 성분에 포함되지만, 정공(hole)은 기판(11)으로 흘러 기판 전류를 발생시키며 소스 접합부(14S) 부근에있는 기판(11)의 포텐셜(potential)을 증가시킨다. 소스 접합부(14S)와 기판(11)간의 전압차는 순방향 전압이 되면서 소스 접합부(14S)의 전자가 채널 영역이 아닌 기판(11)으로 흘러들어 온다. 이러한 전자는 드레인 접합부(14D) 부근에서 다시 애벌런치 과정을 거쳐 전자-정공을 생성하게 되며, 위의 과정을 반복하게 되고, 결국 드레인 전류는 드레인 전압의 증가 없이도 매우 급격하게 증가한다. 즉, 스냅백 조건에서는 접합부의 파괴전압 이하에서도 전류가 급격히 증가하여 정상적인 트랜지스터 동작을 할 수 없게 하는데, 이를 도 2의 그래프를 참고하여 설명하면 다음과 같다.However, if the voltage of the channel is very high or the length of the channel is short, the electrons generated by the avalanche process are included in the drain current component as in normal operating conditions, but holes flow to the substrate 11 and the substrate current. And increase the potential of the substrate 11 near the source junction 14S. As the voltage difference between the source junction 14S and the substrate 11 becomes a forward voltage, electrons of the source junction 14S flow into the substrate 11 rather than the channel region. The electrons again undergo an avalanche process near the drain junction 14D to generate electron-holes, and the above process is repeated. As a result, the drain current increases very rapidly without increasing the drain voltage. That is, under the snapback condition, the current rapidly increases even under the breakdown voltage of the junction to prevent normal transistor operation. This will be described with reference to the graph of FIG. 2.
도 3는 게이트(13)와 콘택(17) 간의 거리가 0.6㎛인 고전압 트랜지스터의 게이트(13)에 3.0V의 Vcc를 인가하고, 드레인 접합부(14D)에 전류를 증가시키면서 드레인 전압을 측정한 것으로, 드레인 전압이 16.3V까지 상승한 후 급격한 전류의 증가에 기인한 전압 하강이 발생하는 전형적인 스냅백 현상을 보여준다. 즉, 접합부의 파괴전압은 20V 이상에서도 충분히 견디지만, 스냅백 현상이 발생하면 그 보다 훨씬 낮은 약 17V에서도 사용할 수 없다. 따라서 게이트와 콘택 간의 거리가 0.6㎛인 종래 고전압 트랜지스터는 스냅백 조건에서 사용하게 되면 정상적인 회로 동작을 할 수 없게 된다.3 shows a voltage of 3.0 V applied to a gate 13 of a high voltage transistor having a distance of 0.6 μm between the gate 13 and the contact 17, and the drain voltage is measured while increasing the current at the drain junction 14D. After the drain voltage rises to 16.3V, the voltage drops due to the rapid increase of the current. In other words, the breakdown voltage of the junction is sufficiently tolerated even above 20V, but when the snapback phenomenon occurs, it cannot be used even at about 17V, which is much lower than that. Therefore, the conventional high voltage transistor having a distance of 0.6 mu m from the gate and the contact cannot be operated in a snap circuit condition.
따라서, 본 발명은 낸드 플래시(NAND flash) 메모리 소자의 동작 조건에서 발생할 수 있는 고전압 스냅백 조건을 견딜 수 있는 플래시 메모리 소자의 고전압트랜지스터를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a high voltage transistor of a flash memory device capable of withstanding a high voltage snapback condition that may occur in an operating condition of a NAND flash memory device.
도 1은 종래 낸드 플래시 메모리 소자의 고전압 트랜지스터를 도시한 단면도.1 is a cross-sectional view showing a high voltage transistor of a conventional NAND flash memory device.
도 2는 본 발명의 실시예에 따른 낸드 플래시 메모리 소자의 고전압 트랜지스터를 도시한 단면도.2 is a cross-sectional view showing a high voltage transistor of a NAND flash memory device according to an embodiment of the present invention.
도 3은 게이트와 콘택 간의 거리가 0.6㎛인 고전압 트랜지스터에서 스냅백을 측정한 그래프.3 is a graph measuring snapback in a high voltage transistor having a distance of 0.6 mu m from a gate to a contact;
도 4는 게이트와 콘택 간의 거리가 0.7㎛인 고전압 트랜지스터에서 스냅백을 측정한 그래프.4 is a graph measuring snapback in a high voltage transistor having a distance of 0.7 mu m from a gate to a contact;
도 5는 게이트와 콘택 간의 거리가 0.8㎛인 고전압 트랜지스터에서 스냅백을 측정한 그래프.5 is a graph measuring snapback in a high voltage transistor having a distance of 0.8 [mu] m between the gate and the contact;
도 6은 게이트와 콘택 간의 거리가 1.0㎛인 고전압 트랜지스터에서 스냅백을 측정한 그래프.FIG. 6 is a graph measuring snapback in a high voltage transistor having a distance of 1.0 μm between the gate and the contact; FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 21: 반도체 기판 12, 22: 게이트 산화막11, 21: semiconductor substrate 12, 22: gate oxide film
13, 23: 게이트 14S, 24S: 소스 접합부13, 23: gate 14S, 24S: source junction
14D, 24D: 드레인 접합부 15, 25: 층간 절연막14D and 24D: Drain junctions 15 and 25: Interlayer insulating film
16, 26: 고농도 이온 주입 영역 17, 27: 콘택 플러그16, 26: high concentration ion implantation region 17, 27: contact plug
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 소자의 고전압 트랜지스터는 소스 접합부 및 드레인 접합부 각각의 콘택과 게이트 간의 간격이 적어도 1.0㎛ 이상 이격되는 구조로 이루어진다.The high voltage transistor of the flash memory device according to the embodiment of the present invention for achieving this purpose has a structure in which the distance between the contact and the gate of each of the source junction and the drain junction is at least 1.0㎛ apart.
상기 소스 접합부 및 상기 드레인 접합부는 저농도 불순물 이온을 주입하여 형성되고, 상기 소스 접합부 및 상기 드레인 접합부 각각의 상기 콘택 부분에는 고농도 이온 주입 영역이 형성된다.The source junction and the drain junction are formed by implanting low concentration impurity ions, and a high concentration ion implantation region is formed in each of the contact portions of the source junction and the drain junction.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, and to those skilled in the art the scope of the invention It is provided for complete information.
도 2은 본 발명의 실시예에 따른 낸드 플래시 메모리 소자의 고전압 트랜지스터를 도시한 단면도이다. 0.12㎛ Tech. 낸드 플래시 메모리 소자에서는 고전압 트랜지스터의 파괴전압을 높이기 위해, 저농도의 불순물 이온을 반도체 기판(21)에 주입하여 소스 접합부(24S) 및 드레인 접합부(24D)를 형성하고, 소스 접합부(24S)및 드레인 접합부(24D) 각각에 형성되는 콘택 플러그(27)를 게이트(23)와 약 1.0㎛의 거리로 이격되게 형성하고, 콘택 플러그(27)가 접촉되는 소스 및 드레인 접합부(24S 및 24D)의 콘택 부분에는 고농도 이온주입 영역(26)을 형성한다. 도 3에서 미설명 부호 22는 게이트 산화막이고, 미설명 부호 25는 층간 절연막이다.2 is a cross-sectional view illustrating a high voltage transistor of a NAND flash memory device according to an exemplary embodiment of the present invention. 0.12㎛ Tech. In the NAND flash memory device, in order to increase the breakdown voltage of the high voltage transistor, low concentration impurity ions are implanted into the semiconductor substrate 21 to form the source junction 24S and the drain junction 24D, and the source junction 24S and the drain junction. The contact plugs 27 formed at each of the 24Ds are formed to be spaced apart from the gate 23 at a distance of about 1.0 μm, and the contact portions of the source and drain junctions 24S and 24D to which the contact plugs 27 are contacted. The high concentration ion implantation region 26 is formed. In FIG. 3, reference numeral 22 denotes a gate oxide film, and reference numeral 25 denotes an interlayer insulating film.
도 2에 도시된 바와 같이, 스냅백 특성을 향상시키기 위하여 본 발명은 소스 접합부(24S) 및 드레인 접합부(24D) 각각의 콘택(27)과 게이트(23) 간의 간격이 1.0㎛ 이격되는 구조의 고전압 트랜지스터를 제조하는데, 이러한 구조의 고전압 트랜지스터는 실험 데이터에 의해 얻어진다.As shown in FIG. 2, in order to improve snapback characteristics, the present invention provides a high-voltage structure in which a distance between the contact 27 and the gate 23 of each of the source junction 24S and the drain junction 24D is 1.0 μm apart. In manufacturing transistors, high voltage transistors of this structure are obtained from experimental data.
도 4는 게이트와 콘택 간의 거리가 0.7㎛인 경우에 게이트에 3.0V의 Vcc를 인가하고, 드레인 접합부에 전류를 증가시키면서 드레인 전압을 측정한 그래프로서, 드레인 전압이 18.0V까지 상승한 후 급격한 전류의 증가에 기인한 전압 하강이 발생하는 스냅백 현상을 보여준다. 즉, 접합부의 파괴전압은 20V 이상에서도 충분히 견디지만, 스냅백 현상이 발생하면 그 보다 훨씬 낮은 약 18V에서도 사용할 수 없다. 따라서 게이트와 콘택 간의 거리가 0.7㎛인 고전압 트랜지스터는 스냅백 조건에서 사용하게 되면 정상적인 회로 동작을 할 수 없게 된다.4 is a graph showing a drain voltage while applying a Vcc of 3.0 V to the gate and increasing the current at the drain junction when the distance between the gate and the contact is 0.7 µm. It shows a snapback phenomenon where a voltage drop due to an increase occurs. In other words, the breakdown voltage of the junction is sufficiently tolerated above 20V, but when the snapback phenomenon occurs, it cannot be used even at about 18V which is much lower than that. Therefore, high voltage transistors having a gate-contact distance of 0.7 μm cannot operate in a normal circuit when used under snapback conditions.
도 5는 게이트와 콘택 간의 거리가 0.8㎛인 경우에 게이트에 3.0V의 Vcc를 인가하고, 드레인 접합부에 전류를 증가시키면서 드레인 전압을 측정한 그래프로서, 드레인 전압이 20.0V까지 상승한 후 급격한 전류의 증가에 기인한 전압 하강이 발생하는 스냅백 현상을 보여준다. 즉, 접합부의 파괴전압은 20V 이상에서도 충분히 견디지만, 스냅백 현상이 발생하면 20V에서도 사용할 수 없다. 따라서 게이트와콘택 간의 거리가 0.8㎛인 고전압 트랜지스터도 부적합하다.FIG. 5 is a graph illustrating a drain voltage measured by applying a Vcc of 3.0 V to a gate and increasing a current at a drain junction when the distance between the gate and the contact is 0.8 μm. It shows a snapback phenomenon where a voltage drop due to an increase occurs. That is, the breakdown voltage of the junction is sufficiently tolerated even at 20V or more, but if the snapback phenomenon occurs, it cannot be used at 20V. Therefore, high voltage transistors having a 0.8 mu m distance between the gate and the contact are also unsuitable.
도 6은 게이트와 콘택 간의 거리가 1.0㎛인 경우에 게이트에 3.0V의 Vcc를 인가하고, 드레인 접합부에 전류를 증가시키면서 드레인 전압을 측정한 그래프로서, 드레인 전압이 21.6V까지 상승한 후 급격한 전류의 증가에 기인한 전압 하강이 발생하였는데, 이는 20V의 고전압에서 스냅백이 발생하지 않음을 의미한다. 물론 게이트와 콘택 간의 간격을 증가시키면 포화 전류는 감소하지만 도 2와 도 6을 비교할 때 포화전류의 감소량은 작다.FIG. 6 is a graph illustrating a drain voltage measured by applying a Vcc of 3.0 V to a gate and increasing a current at a drain junction when the distance between the gate and the contact is 1.0 μm. There was a voltage drop due to the increase, which means no snapback occurs at a high voltage of 20V. Of course, increasing the distance between the gate and the contact decreases the saturation current, but the amount of decrease in the saturation current is small when comparing with FIG.
따라서, 낸드 플래시 메모리 소자에서 효과적인 FN 터널링을 발생시키기 위해 20V의 고전압이 사용되고, 이러한 고전압을 생성하여 셀 영역까지 운반하기 위해 접합부의 파괴전압이 20V 이상 견딜 수 있는 고전압 트랜지스터로 소스 접합부 및 드레인 접합부 각각의 콘택과 게이트 간의 간격이 적어도 1.0㎛ 이상 이격되는 구조를 갖게해야 한다.Therefore, a high voltage of 20 V is used to generate effective FN tunneling in NAND flash memory devices, and a source voltage and a drain junction are respectively high voltage transistors capable of withstanding a breakdown voltage of 20 V or more in order to generate such a high voltage and transport it to the cell region. The distance between the contact and the gate should have a structure spaced at least 1.0㎛ or more.
상술한 바와 같이, 본 발명은 고전압 트랜지스터의 게이트와 콘택간의 간격을 1.0㎛이상 이격시키므로, 낸드 플래시 메모리 소자의 동작 조건에서 발생할 수 있는 고전압 스냅백 조건을 견딜 수 있어 소자의 신뢰성 및 특성을 향상시킬 수 있다.As described above, since the present invention separates the gap between the gate and the contact of the high voltage transistor by 1.0 μm or more, it can withstand the high voltage snapback condition that may occur in the operating conditions of the NAND flash memory device, thereby improving the reliability and characteristics of the device. Can be.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013646A KR20040078786A (en) | 2003-03-05 | 2003-03-05 | High voltage transistor in flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013646A KR20040078786A (en) | 2003-03-05 | 2003-03-05 | High voltage transistor in flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040078786A true KR20040078786A (en) | 2004-09-13 |
Family
ID=37363924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030013646A KR20040078786A (en) | 2003-03-05 | 2003-03-05 | High voltage transistor in flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040078786A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732637B1 (en) * | 2006-05-30 | 2007-06-28 | 삼성전자주식회사 | Methods of designing high-voltage transistors and semiconductor devices having the transistors |
| KR100751667B1 (en) * | 2005-09-21 | 2007-08-23 | 주식회사 하이닉스반도체 | High voltage transistor, block selection circuits of flash memory device for including the high voltage transistor, and method of manufacturing the high voltage transistor |
| KR100885779B1 (en) * | 2006-12-28 | 2009-02-26 | 주식회사 하이닉스반도체 | High voltage transistor in flash memory device |
-
2003
- 2003-03-05 KR KR1020030013646A patent/KR20040078786A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100751667B1 (en) * | 2005-09-21 | 2007-08-23 | 주식회사 하이닉스반도체 | High voltage transistor, block selection circuits of flash memory device for including the high voltage transistor, and method of manufacturing the high voltage transistor |
| KR100732637B1 (en) * | 2006-05-30 | 2007-06-28 | 삼성전자주식회사 | Methods of designing high-voltage transistors and semiconductor devices having the transistors |
| US7696054B2 (en) | 2006-05-30 | 2010-04-13 | Samsung Electronics Co., Ltd. | Transistor, a transistor arrangement and method thereof |
| US8143677B2 (en) | 2006-05-30 | 2012-03-27 | Samsung Electronics Co., Ltd. | Transistor, a transistor arrangement and method thereof |
| KR100885779B1 (en) * | 2006-12-28 | 2009-02-26 | 주식회사 하이닉스반도체 | High voltage transistor in flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100603721B1 (en) | Body biasing structuer of soi | |
| US6972997B2 (en) | Nonvolatile semiconductor memory device | |
| KR100494377B1 (en) | Dual source side polysilicon select gate structure and programming method | |
| US20120039107A1 (en) | Circuit and System of Aggregated Area Anti-Fuse in CMOS Processes | |
| JP2010147464A (en) | Semiconductor memory element of single gate structure | |
| KR100743513B1 (en) | A semiconductor device and a method of manufacturing the same | |
| US6380031B1 (en) | Method to form an embedded flash memory circuit with reduced process steps | |
| US6071779A (en) | Source line fabrication process for flash memory | |
| US7611946B2 (en) | Method of fabricating a non-volatile memory device | |
| CN108039350B (en) | Process integration method for improving reliability of grid oxide layer of high-voltage device in flash memory | |
| KR100538886B1 (en) | High voltage transistor in flash memory device | |
| KR20040078786A (en) | High voltage transistor in flash memory device | |
| KR100559719B1 (en) | High voltage transistor in semiconductor device | |
| US6703662B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006269697A (en) | Nonvolatile semiconductor memory device | |
| KR101002551B1 (en) | Semiconductor device capable of decreasing leakage current by parasitic field transistor | |
| JP5563624B2 (en) | Application circuit and operation method of semiconductor device | |
| KR100709478B1 (en) | Semiconductor device capable of decreasing leakage current by parasitic field transistor and method of manufacturing the same | |
| KR100671600B1 (en) | Flash memory device | |
| KR100399415B1 (en) | Nonvolatile Memory Device and Method of fabricationg the Same | |
| KR100464664B1 (en) | Well structure of high voltage device | |
| KR100325697B1 (en) | Method of manufacturing and operating a flash memory device | |
| KR20090007868A (en) | High voltage transistor and method of fabricating the same | |
| KR20080030308A (en) | Semiconductor memory device and method for manufacturing the same | |
| KR20020056153A (en) | Electrostatic discharge device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |