KR20040067513A - Polycrystalline Si Thin Film Transistor and method of fabricating the same - Google Patents
Polycrystalline Si Thin Film Transistor and method of fabricating the same Download PDFInfo
- Publication number
- KR20040067513A KR20040067513A KR1020030004645A KR20030004645A KR20040067513A KR 20040067513 A KR20040067513 A KR 20040067513A KR 1020030004645 A KR1020030004645 A KR 1020030004645A KR 20030004645 A KR20030004645 A KR 20030004645A KR 20040067513 A KR20040067513 A KR 20040067513A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- polycrystalline silicon
- active layer
- glass substrate
- photoresist
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 title claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 26
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는AMLCD(Active Matrix LCD) 또는 AMOLED(Active Matrix OLED)에 사용되는 다결정 실리콘(poly-Si) 박막트랜지스터 및 그의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor, and more particularly, to a polycrystalline silicon (poly-Si) thin film transistor used in an active matrix LCD (AMLCD) or an active matrix OLED (AMOLED) and a method of manufacturing the same.
종래 다결정 실리콘 박막트랜지스터(이하 "TFT"라 함)의 제조 방법에 있어서, 활성층(active layer) 패턴 형성 방법은 비정질 실리콘(amorphous Si)을 결정화 방법을 통하여 다결정 실리콘을 형성한 후에, 상기 다결정 실리콘의 상부에 포토레지스트(PR)를 도포한 후 노광하여 포토레지스트의 패턴을 형성하고, 그 후에 건식 또는 습식 식각을 통하여 활성층을 형성하였다. 그러나, 활성층이 포토레지스트와 직접 접촉함으로써 포토레지스트 속의 금속 불순물에 영향을 받아 TFT의 특성이 악화될 수 있다.In the conventional method of manufacturing a polycrystalline silicon thin film transistor (hereinafter referred to as "TFT"), the active layer pattern forming method is a method of forming a polycrystalline silicon through the crystallization method of amorphous silicon (amorphous Si), the polycrystalline silicon The photoresist (PR) is applied to the upper portion and then exposed to form a pattern of the photoresist, and then the active layer is formed through dry or wet etching. However, since the active layer is in direct contact with the photoresist, the characteristics of the TFT may be deteriorated by being affected by metal impurities in the photoresist.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.Hereinafter, a conventional technology will be described with reference to the accompanying drawings.
도 1a 내지 도 1c는 종래의 다결정 실리콘 TFT 제조 방법을 설명하기 위한 각 공정을 나타낸 단면도이다.1A to 1C are cross-sectional views showing respective steps for explaining a conventional polycrystalline silicon TFT manufacturing method.
도 1a를 참조하면, 유리 기판(100) 상에 버퍼 레이어(110, buffer layer; diffusion barrier)를 증착한다. 그런 다음, 상기 버퍼 레이어(110) 상에 비정질 실리콘막(amorphous Si)을 증착한다. 그리고, 상기 비정질 실리콘막을 로(furnace)에서 탈수소화한다. 그런 다음, 상기 비정질 실리콘막을 ELA 등의 결정화 방법을 통하여 다결정 실리콘막(121, poly-Si)으로 만든다.Referring to FIG. 1A, a buffer layer 110 may be deposited on the glass substrate 100. Then, an amorphous silicon film (amorphous Si) is deposited on the buffer layer 110. Then, the amorphous silicon film is dehydrogenated in a furnace. Then, the amorphous silicon film is made into a polycrystalline silicon film 121 (poly-Si) through a crystallization method such as ELA.
도 1b를 참조하면, 상기 다결정 실리콘막(121) 상에 포토레지스트를 도포한 다음, 상기 포토레지스트 노광하고 현상(photolithography)하여 활성층을 형성하기 위한 포토레지스트 패턴(140, PR)을 형성한다.Referring to FIG. 1B, a photoresist is applied on the polycrystalline silicon layer 121, and then the photoresist pattern 140 (PR) for forming an active layer is formed by exposing and developing the photoresist.
도 1c를 참조하면, 상기 포토레지스트 패턴(140)을 마스크로 사용하여 건식 식각 또는 습식 식각하여 TFT의 채널(channel) 영역으로 작용하는 활성층(123, active layer)을 형성한다. 그런 다음, 상기 활성층(123)이 형성된 상기 유리 기판(100) 상에 게이트 절연막(150, gate insulator)을 증착한다.Referring to FIG. 1C, an active layer 123 serving as a channel region of a TFT is formed by dry etching or wet etching using the photoresist pattern 140 as a mask. Then, a gate insulator 150 is deposited on the glass substrate 100 on which the active layer 123 is formed.
도면에는 도시되지 않았으나, 후속의 일반적인 TFT 제조 공정을 진행하여 종래의 다결정 실리콘 TFT가 제조한다.Although not shown in the figure, a conventional polycrystalline silicon TFT is manufactured by following a general TFT manufacturing process.
그러나, 상기 종래의 TFT 제조 방법에 의하면, 활성층(123)과 포토레지스트가 직접 접촉함으로써 포토레지스트 속에 들어 있는 메탈 불순물을 포함한 각종 불순물에 활성층(123)이 오염됨으로써 TFT의 특성이 저하되는 문제점이 있다.However, according to the conventional TFT manufacturing method, the active layer 123 is directly contacted with the photoresist, thereby contaminating the active layer 123 with various impurities including metal impurities in the photoresist, thereby degrading the TFT characteristics. .
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 활성층과 포토레지스트의 직접 접촉을 피하여, 포토레지스트의 불순물에 의한 활성층의 오염방지 및 TFT의 특정 저하를 방지하는 TFT 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and to avoid direct contact between the active layer and the photoresist, to prevent contamination of the active layer by impurities of the photoresist and to prevent specific degradation of the TFT, and a manufacturing method thereof. The purpose is to provide.
도 1a 내지 도 1c는 종래의 다결정 실리콘 박막트랜지스터의 제조 방법을 설명하기 위한 각 공정을 나타낸 단면도1A to 1C are cross-sectional views illustrating respective processes for explaining a method of manufacturing a conventional polycrystalline silicon thin film transistor.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도2A to 2D are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon thin film transistor according to an exemplary embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 또 다른 일실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도3A to 3C are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon thin film transistor according to another exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
200, 300; 유리 기판 210, 310; 버퍼 레이어200, 300; Glass substrates 210 and 310; Buffer layer
220, 320; 다결정 실리콘 225, 325; 활성층220, 320; Polycrystalline silicon 225, 325; Active layer
230, 330; 하드 마스크 물질 235, 335; 하드 마스크230, 330; Hard mask materials 235, 335; Hard mask
240, 340; 포토레지스트 패턴 250, 350; 게이트 절연막240, 340; Photoresist patterns 250 and 350; Gate insulating film
상기한 목적을 달성하기 위한 본 발명은 유리 기판 상에 형성된 활성층과; 상기 활성층 상에 형성된 하드 마스크 패턴과; 상기 하드 마스크 패턴을 포함하는 상기 유리 기판 상에 형성된 게이트 절연막을 포함하는 다결정 실리콘 박막트랜지스터를 제공하는 것을 특징으로 한다.The present invention for achieving the above object is an active layer formed on a glass substrate; A hard mask pattern formed on the active layer; A polycrystalline silicon thin film transistor including a gate insulating film formed on the glass substrate including the hard mask pattern is provided.
또한, 본 발명은 유리 기판 상에 다결정 실리콘막을 형성하는 단계와; 상기다결정 실리콘막 상에 하드 마스크 물질을 증착하는 단계와; 상기 하드 마스크 물질 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 하여 상기 다결정 실리콘막과 하드마스크를 동시에 식각하여 활성층과 하드마스크를 형성하는 단계와; 상기 유리 기판 상에 게이트 절연막을 증착하는 단계를 포함하는 다결정 실리콘 박막트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming a polycrystalline silicon film on a glass substrate; Depositing a hard mask material on the polycrystalline silicon film; Forming a photoresist pattern on the hard mask material; Simultaneously etching the polycrystalline silicon film and the hard mask using the photoresist pattern as a mask to form an active layer and a hard mask; It provides a method of manufacturing a polycrystalline silicon thin film transistor comprising the step of depositing a gate insulating film on the glass substrate.
또한, 본 발명은 상기 게이트 절연막을 형성하기 전에 상기 하드 마스크를 세정하는 단계 또는, 상기 하드 마스크를 제거하는 단계를 더 포함한다.The present invention may further include cleaning the hard mask or removing the hard mask before forming the gate insulating layer.
본 발명의 실시예에 있어서, 상기 하드마스크는 SiO2또는 SiNx를 PECVD, LPCVD, APCVD, 스퍼터링 등의 방법을 이용하여 증착하고, 상기 하드 마스크 패턴의 세정은 오존수와 HF를 이용하며, 상기 하드 마스크 패턴의 제거는 BOE 또는 HF를 이용한다.In an embodiment of the present invention, the hard mask is deposited SiO 2 or SiNx using a method such as PECVD, LPCVD, APCVD, sputtering, cleaning of the hard mask pattern using ozone water and HF, the hard mask Removal of the pattern uses BOE or HF.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 다결정 실리콘 TFT의 제조 방법을 설명하기 위한 공정 단면도를 도시한 것이다.2A to 2D show process cross-sectional views for explaining a method for manufacturing a polycrystalline silicon TFT according to an embodiment of the present invention.
도 2a를 참조하면, 유리 기판(200) 상에 상기 유리 기판으로부터 금속 이온 등의 불순물이 확산되어 활성층(다결정 실리콘)에 침투하는 것을 막기 위한 버퍼 레이어(210, buffer layer; diffusion barrier)를 PECVD, LPCVD,스퍼터링(sputtering) 등의 방법을 통해 증착한다. 그런 다음, 상기 버퍼 레이어(210) 상에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 비정질 실리콘막(amorphous Si)을 증착한다. 그리고, 진공 로(furnace)에서 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우 탈수소하지 않을 수도 있다. 그런 다음, 상기 비정질 실리콘막에 고에너지를 조사하는 비정질 실리콘의 결정화 공정을 통해 다결정 실리콘막(221, poly-Si)을 형성한다. 바람직하게는 상기 결정화 공정으로 ELA, MIC, MILC, SLS, SPC 등의 결정화 공정을 사용하여 다결정 실리콘막(221)을 형성한다.Referring to FIG. 2A, a buffer layer 210 (diffusion barrier) 210 may be used to prevent diffusion of impurities such as metal ions from the glass substrate to penetrate into the active layer (polycrystalline silicon) on the glass substrate 200. Deposition is carried out by LPCVD, sputtering or the like. Then, an amorphous Si film is deposited on the buffer layer 210 using a method such as PECVD, LPCVD, or sputtering. And a dehydrogenation process is performed in a vacuum furnace. When the amorphous silicon film is deposited by LPCVD or sputtering, it may not be dehydrogenated. Then, a polycrystalline silicon film 221 (poly-Si) is formed through a crystallization process of amorphous silicon that irradiates high energy to the amorphous silicon film. Preferably, the polycrystalline silicon film 221 is formed using a crystallization process such as ELA, MIC, MILC, SLS, SPC, etc. as the crystallization process.
도 2b를 참조하면, 상기 다결정 실리콘막(221) 상에 하드 마스크 물질(230)을 100~500Å의 두께로 증착한다. 바람직하게는 상기 하드 마스크 물질(230)로는 SiO2또는 SiNx를 사용하며, PECVD, LPCVD, APCVD, 스퍼터링을 통하여 증착한다. 그리고, 상기 하드마스크 물질(230) 상에 포토레지스트를 증착한다. 그런 다음, 상기 포토레지스트를 노광하고 현상(photolithography)하여, 포토레지스트 패턴(240)을 형성한다.Referring to FIG. 2B, a hard mask material 230 is deposited on the polycrystalline silicon film 221 to a thickness of 100 to 500 μs. Preferably, the hard mask material 230 is SiO 2 or SiNx, and is deposited through PECVD, LPCVD, APCVD, sputtering. In addition, a photoresist is deposited on the hard mask material 230. The photoresist is then exposed and developed to form a photoresist pattern 240.
도 2c를 참조하면, 상기 포토레지스트 패턴(240)을 마스크로 이용하여 상기 다결정 실리콘막(221)과 하드마스크(230)를 동시에 식각하여 TFT의 채널 영역으로 작용하는 활성층(223)과 하드마스크 패턴(233)을 형성한다. 그리고, 상기 하드 마스크 패턴(233)의 불순물을 제거하기 위하여 세정 공정을 수행한다. 바람직하게는 상기 세정 공정에서는 오존수와 HF를 세정제로 이용한다.Referring to FIG. 2C, the polycrystalline silicon layer 221 and the hard mask 230 are simultaneously etched using the photoresist pattern 240 as a mask to act as a channel region of the TFT and the hard mask pattern. 233 is formed. In addition, a cleaning process is performed to remove impurities from the hard mask pattern 233. Preferably, in the cleaning step, ozone water and HF are used as the cleaning agent.
도 2d를 참조하면, 상기 활성층(223)과 하드 마스크 패턴(233)을 구비하는 유리 기판(200) 상에 게이트 절연막(250)을 약 1000Å의 두께로 증착한다.Referring to FIG. 2D, the gate insulating layer 250 is deposited to a thickness of about 1000 μs on the glass substrate 200 including the active layer 223 and the hard mask pattern 233.
도면에는 도시되지 않았으나, 후속의 일반적인 TFT 제조 공정을 진행하여 다결정 실리콘 TFT를 제조한다.Although not shown in the figure, a polycrystalline silicon TFT is manufactured by the following general TFT manufacturing process.
도 3a 내지 도 3c는 본 발명의 또 다른 일 실시예에 따른 다결정 실리콘 TFT의 제조 방법을 설명하기 위한 공정 단면도를 도시한 것이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon TFT according to still another embodiment of the present invention.
도 3a를 참조하면, 유리 기판(300) 상에 버퍼 레이어(310)를 증착한다. 그런 다음, 상기 버퍼 레이어(310) 상에 비정질 실리콘막을 증착한 다음, 로에서 탈수소화 공정을 한다. 그리고, 상기 비정질 실리콘을 ELA, MIC, MILC, SLS, SPC 등의 결정화 공정을 사용하여 다결정 실리콘막(321)을 형성한다. 그런 다음, 상기 다결정 실리콘막(321) 상에 하드마스크(330)를 증착한 후, 상기 하드마스크(330) 상에 포토 레지스트 패턴(340)을 형성한다.Referring to FIG. 3A, a buffer layer 310 is deposited on the glass substrate 300. Thereafter, an amorphous silicon film is deposited on the buffer layer 310 and then dehydrogenated in a furnace. The amorphous silicon is formed using a crystallization process such as ELA, MIC, MILC, SLS, SPC, etc. to form a polycrystalline silicon film 321. Thereafter, after the hard mask 330 is deposited on the polycrystalline silicon layer 321, a photoresist pattern 340 is formed on the hard mask 330.
도 3b를 참조하면, 상기 포토레지스트 패턴(340)을 마스크로 사용하여 상기 다결정 실리콘막(321)과 하드마스크(330)를 동시에 식각하여 TFT의 채널 영역으로 작용하는 활성층(323)과 하드마스크 패턴(333)을 형성한다.Referring to FIG. 3B, the polycrystalline silicon layer 321 and the hard mask 330 are simultaneously etched using the photoresist pattern 340 as a mask, and the active layer 323 and the hard mask pattern serving as channel regions of the TFTs. 333 is formed.
도 3c를 참조하면, 상기 활성층(323) 상의 상기 하드 마스크 패턴(333)을 제거한다. 이때, 바람직하게는 BOE 또는 HF를 이용하여 상기 하드 마스크 패턴(333)을 제거한다. 그리고, 상기 활성층(323)을 구비하는 유리 기판(300) 상에 게이트 절연막(350)을 증착한다.Referring to FIG. 3C, the hard mask pattern 333 on the active layer 323 is removed. In this case, the hard mask pattern 333 is preferably removed using BOE or HF. The gate insulating film 350 is deposited on the glass substrate 300 including the active layer 323.
도면에는 도시되지 않았으나, 후속의 일반적인 TFT 제조 공정을 진행하여 다결정 실리콘 TFT를 제조한다.Although not shown in the figure, a polycrystalline silicon TFT is manufactured by the following general TFT manufacturing process.
상기한 바와 같이 본 발명에 따르면, 활성층을 포토레지스트와 직접 접촉시키지 않고 패터닝하여 활성층의 표면 상태를 향상시켜 TFT의 특성을 향상시킬 수 있으며, 우수한 신뢰성을 확보할 수 있다. 또한, TFT의 특성 향상으로 공정 수율을 향상시켜 제조 비용을 절감할 수 있다.As described above, according to the present invention, the active layer is patterned without being in direct contact with the photoresist, thereby improving the surface state of the active layer, thereby improving the characteristics of the TFT, and ensuring excellent reliability. In addition, the manufacturing cost can be reduced by improving the process yield by improving the characteristics of the TFT.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030004645A KR100611221B1 (en) | 2003-01-23 | 2003-01-23 | Polycrystalline Si Thin Film Transistor and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030004645A KR100611221B1 (en) | 2003-01-23 | 2003-01-23 | Polycrystalline Si Thin Film Transistor and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040067513A true KR20040067513A (en) | 2004-07-30 |
| KR100611221B1 KR100611221B1 (en) | 2006-08-09 |
Family
ID=37357030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030004645A KR100611221B1 (en) | 2003-01-23 | 2003-01-23 | Polycrystalline Si Thin Film Transistor and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611221B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791032B2 (en) | 2011-06-13 | 2014-07-29 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method |
| US8815663B2 (en) | 2011-06-21 | 2014-08-26 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3127580B2 (en) * | 1992-06-03 | 2001-01-29 | カシオ計算機株式会社 | Method for manufacturing thin film transistor |
| JP2935083B2 (en) * | 1992-10-22 | 1999-08-16 | カシオ計算機株式会社 | Method for manufacturing thin film transistor |
| KR100271668B1 (en) | 1993-04-08 | 2000-11-15 | 구본준 | Method of manufacturing polysilicon thin-film transistor |
| JPH1022508A (en) | 1996-07-04 | 1998-01-23 | Sharp Corp | Manufacturing method of thin film transistor |
-
2003
- 2003-01-23 KR KR1020030004645A patent/KR100611221B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791032B2 (en) | 2011-06-13 | 2014-07-29 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method |
| US10147774B2 (en) | 2011-06-13 | 2018-12-04 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method |
| US8815663B2 (en) | 2011-06-21 | 2014-08-26 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611221B1 (en) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (en) | Method for manufacturing field effect thin film transistor | |
| US6197625B1 (en) | Method of fabricating a thin film transistor | |
| KR950002202B1 (en) | Making method of stack tft | |
| KR20070004229A (en) | A thin film transistor substrate and a fabricating method the same | |
| KR100654022B1 (en) | Method of fabricating silicon thin film transistor | |
| JP4243455B2 (en) | Thin film transistor manufacturing method | |
| CN102709329A (en) | Thin film transistor and manufacturing method thereof | |
| KR100611221B1 (en) | Polycrystalline Si Thin Film Transistor and method of fabricating the same | |
| WO2019104837A1 (en) | Tft substrate manufacturing method | |
| KR100719168B1 (en) | Method for manufacturing semiconductor device using amorphous carbon | |
| JPH02186641A (en) | Manufacture of thin film field-effect transistor element | |
| KR100296112B1 (en) | Method of fabricating Thin film Transistor | |
| KR100787805B1 (en) | Method for manufacturing pixel structure | |
| KR100752370B1 (en) | Thin Film transistor and method for fabricating the same | |
| KR100623686B1 (en) | Method of fabricating TFT | |
| US11037801B2 (en) | Fabrication methods of patterned metal film layer, thin film transistor and display substrate | |
| KR100507279B1 (en) | method of fabricating a liquid crystal display | |
| KR100248626B1 (en) | Method of fabricating semiconductor device | |
| JPH02232925A (en) | Selective etching of amorphous silicon | |
| KR100370132B1 (en) | Method for fabricating semiconductor device | |
| JPH02199842A (en) | Manufacture of thin-film field-effect transistor element | |
| KR20050105870A (en) | Method of fabricating tft | |
| JPH09129590A (en) | Manufacture of thin film transistor | |
| KR100611218B1 (en) | method of fabricating thin film transistor | |
| KR100254924B1 (en) | Method of fabricating image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |