KR20040067047A - Organic thin film transistors and method for manufacturing the same - Google Patents

Organic thin film transistors and method for manufacturing the same Download PDF

Info

Publication number
KR20040067047A
KR20040067047A KR1020030004002A KR20030004002A KR20040067047A KR 20040067047 A KR20040067047 A KR 20040067047A KR 1020030004002 A KR1020030004002 A KR 1020030004002A KR 20030004002 A KR20030004002 A KR 20030004002A KR 20040067047 A KR20040067047 A KR 20040067047A
Authority
KR
South Korea
Prior art keywords
pmma
film
organic thin
diluted
thin film
Prior art date
Application number
KR1020030004002A
Other languages
Korean (ko)
Other versions
KR100538542B1 (en
Inventor
진성훈
이종덕
박병국
이진호
Original Assignee
이종덕
박병국
진성훈
이진호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종덕, 박병국, 진성훈, 이진호 filed Critical 이종덕
Priority to KR10-2003-0004002A priority Critical patent/KR100538542B1/en
Publication of KR20040067047A publication Critical patent/KR20040067047A/en
Application granted granted Critical
Publication of KR100538542B1 publication Critical patent/KR100538542B1/en

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E06DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06CLADDERS
    • E06C7/00Component parts, supporting parts, or accessories
    • E06C7/08Special construction of longitudinal members, or rungs or other treads
    • E06C7/081Rungs or other treads comprising anti-slip features

Abstract

PURPOSE: An organic TFT and a fabricating method thereof are provided to form an organic semiconductor material layer having a large grain size by coating a diluted PMMA coating layer on a source electrode, a drain electrode, and a gate insulating layer and depositing an organic semiconductor material thereon. CONSTITUTION: An organic TFT includes a substrate, a gate electrode, a gate insulating layer, a source electrode, a drain electrode, a diluted PMMA(Poly-Methyl-MethAcrylate) coating layer, and an organic semiconductor material. The gate electrode(20) is formed on the substrate(10). The gate insulating layer(30) is formed on the substrate in order to cover the gate electrode. The source electrode(51) and the drain electrode(52) are formed on the gate insulating layer. The diluted PMMA coating layer(60) is formed on the gate insulating layer in order to cover the source and the drain electrodes. The organic semiconductor material(80) is partially deposited on the source and the drain electrodes and the diluted PMMA coating layer.

Description

유기 박막 트랜지스터 및 그의 제조방법{Organic thin film transistors and method for manufacturing the same}Organic thin film transistors and method for manufacturing the same

본 발명은 유기 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 보다 상세하게는 모노클로러벤젠(monochlorobenzen)에 의해 희석시킨 PMMA(poly-(methyl methacrylate))용액을 소스와 드레인 전극 및 게이트 절연막에 스핀 코팅한 후, 유기 반도체 물질을 증착함으로써, 그레인 사이즈가 큰 유기 반도체 물질막을 형성할 수 있게 되고, 소자의 캐리어 이동도를 향상시킬 수 있으며, 제조 공정 시간을 단축시킬 수 있는 유기 박막 트랜지스터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic thin film transistor and a method of manufacturing the same. More specifically, a poly- (methyl methacrylate) (PMMA) solution diluted with monochlorobenzen is spin coated on a source, a drain electrode, and a gate insulating film. Thereafter, by depositing an organic semiconductor material, it is possible to form an organic semiconductor material film having a large grain size, to improve the carrier mobility of the device, and to shorten the manufacturing process time, and to a method of manufacturing the organic thin film transistor It is about.

최근, 능동형 가요성(flexible) 디스플레이, 스마트 카드, 재고 물품이나 가격 표시기와 같은 새롭고 저가격의 응용분야에 대한 적용 가능성으로 인해서 유기 박막 트랜지스터(organic thin film transistors, OTFTs)에 대한 관심은 최근에(최근에가 두 번 반복됨, 삭제 요망) 커져 가고 있는 중이다.In recent years, interest in organic thin film transistors (OTFTs) has recently grown due to their applicability to new and low-cost applications such as active flexible displays, smart cards, inventory or price indicators. Repeated twice, please delete) It is growing.

특히, 최근 유기 EL 디스플레이의 많은 발전과 플라스틱 기판 위에 적용 가능한 저온 프로세스 덕분에 능동형 유기 EL 디스플레이의 개발의 필요성이 증가되고 있다.In particular, with the recent development of organic EL displays and the low temperature process applicable to plastic substrates, the need for development of active organic EL displays is increasing.

그리고, AMLCD(active matrix liquid crystal display)에 사용되는 능동형 소자인 비정질 실리콘 박막형 트랜지스터는 제조 온도가 360℃이므로, 고온의 제조온도에 요구되는 플라스틱 기판은 고가이며, 유연성 관점에서도 무기물 소자의 특성상 깨어질 수 있는 가능성이 있다.In addition, since an amorphous silicon thin film transistor, which is an active device used in an AMLCD (active matrix liquid crystal display), has a manufacturing temperature of 360 ° C., a plastic substrate required for a high temperature manufacturing temperature is expensive, and it may be broken due to the characteristics of an inorganic device in terms of flexibility. There is a possibility.

그러므로, 최근, 상온 근처의 온도에서 증착 가능하면서도 유연성을 보장할 수 있는 유기 박막 트랜지스터의 필요성은 커져가고 있다.Therefore, in recent years, the need for an organic thin film transistor capable of depositing at a temperature near room temperature while ensuring flexibility is increasing.

하지만, 현재까지 개발된 유기 박막 트랜지스터에서는 특성상 이동도가 1㎠/Vsec 이하의 열악한 특성을 보이는 소자들이 대부분이며, 공기 중에서의 안정성이 저하되는 경우가 큰 문제로 지적되고 있다.However, in the organic thin film transistors developed to date, most of the devices exhibiting poor characteristics with mobility of 1 cm 2 / Vsec or less have been pointed out as a problem that stability in air is deteriorated.

이러한 문제를 해결하기 위하여, 유기 반도체 물질인 펜타신(Pentacene)을 유기 박막 트랜지스터에 적용시키는 연구가 활발히 진행되고 있다.In order to solve this problem, studies are being actively conducted to apply pentacene, an organic semiconductor material, to organic thin film transistors.

그 이유는 펜타신이 적용된 유기 박막 트랜지스터가 비정질 실리콘 박막 트랜지스터의 성능과 대등할 정도의 우수한 이동도 특성을 보여 줄뿐만 아니라 공기 중에서 상당히 안정적인 특성을 보여 주기 때문이다.The reason is that the organic thin film transistors to which pentacin is applied not only exhibit excellent mobility characteristics comparable to those of amorphous silicon thin film transistors, but also exhibit fairly stable characteristics in air.

한편, 이러한 펜타신을 이용하여 제조된 유기 박막 트랜지스터는 그레인 사이즈가 큰 펜타신이 게이트 절연막 상부에 잘 성장될 수 있는 기술이 이동도 향상을 위해서 필수적으로 요구된다.Meanwhile, in the organic thin film transistor manufactured using the pentacin, a technique in which pentacin having a large grain size can be grown well on the gate insulating film is required to improve mobility.

지금까지 연구의 결과는 산화막과 같은 게이트 절연막 상부에 SAM(Self Assembly Monolayer) 물질을 코팅시켜 소수성 특성을 갖도록 하면, 펜타신이 잘 성장되었다.So far, the results of the research have been shown that pentacin is well grown when the SAM (Self Assembly Monolayer) is coated on the gate insulating layer such as an oxide layer to have hydrophobic characteristics.

그러나, 만일 게이트 절연막이 산화막처럼 친수성의 특성을 보이면, 펜타신이 증착될 때, 펜타신의 그레인 사이즈가 크게 성장되지 못하는 이유 때문에 이동도 측면에서 열악한 특성을 보여준다.However, if the gate insulating film exhibits hydrophilic properties like the oxide film, it exhibits poor characteristics in terms of mobility because the grain size of the pentacin does not grow significantly when the pentacin is deposited.

따라서, 펜타신이 게이트 절연막 상부에 증착될 때, 잘 성장 될 수 있도록, 친수성 특성을 보이는 게이트 절연막을 OTS(octadecyl trichlorosilane)을 이용해 표면처리를 하여 소수성의 특성을 갖도록 해서 펜타신의 그레인 성장을 도울 수밖에 없었다.Therefore, when pentacin is deposited on the gate insulating film, the gate insulating film showing hydrophilicity can be surface treated with OTS (octadecyl trichlorosilane) so that the pentacin can be grown well. .

그 결과, 유기 박막 트랜지스터의 이동도와 전류의 온/오프 비를 향상시키는 결과를 가져왔다.As a result, the mobility and the on / off ratio of the current of the organic thin film transistor are improved.

하지만, OTS를 가지고 처리하는 경우에는 공기 중에서의 산화가 잘되므로 인해서, 불활성 가스 분위기의 글로브 박스(glove box)안에서 진행해야 하는 불편함과 여러 스텝을 거치면서 다양한 종류의 용액 속에 담그고, 빼고 다시 핫 플레이트(hot plate)위에서 말리는 등 복잡한 단계의 공정을 수행해야 하는 문제점들이 있다.However, when processing with OTS, because it is well oxidized in the air, it is inconvenient to proceed in a glove box in an inert gas atmosphere and immersed in various kinds of solutions through several steps, and then hot again. There are problems to perform complex steps such as drying on a hot plate.

또한, 게이트 절연막의 특성이 친수성 특성을 보이면서 표면에 수산화기(-OH)를 가져야 표면 처리가 잘되는 특성 때문에 게이트 절연막의 종류에 대한 의존성을 가지게 된다.In addition, since the characteristics of the gate insulating film exhibits hydrophilicity and have a hydroxyl group (-OH) on the surface, the surface treatment is well performed.

더불어, 펜타신은 소스와 드레인 전극에서 상대적으로 잘 자라지 않는 특성으로 인하여 상위 전극 구조를 채택한 유기 박막 트랜지스터 보다 하위 전극 구조를 채택한 유기 박막 트랜지스터는 이동도 관점에서 특성이 열악한 결과를 보인다.In addition, the pentacin exhibits poor characteristics in terms of mobility because of the relatively inferior characteristics of the source and drain electrodes, the organic thin film transistor adopting the lower electrode structure rather than the organic thin film transistor adopting the upper electrode structure.

그리하여, 하위 전극구조에 1-hexadecanethiol 이나 MBN(2-mercapto 5-nitrogenzimidazole)으로 표면처리를 해서 소스와 드레인 전극 상부에 펜타신 성장을 용이하게 하고, 그 결과로 이동도의 특성과 선형 영역에서의 특성을 개선한 경우가 발표되었다.Thus, the lower electrode structure is surface-treated with 1-hexadecanethiol or MBN (2-mercapto 5-nitrogenzimidazole) to facilitate pentacin growth on the source and drain electrodes, resulting in mobility characteristics and linear regions. Cases of improvement have been announced.

그러나, 소스와 드레인 전극을 표면 처리하는 물질과 게이트 절연막을 표면 처리하는 OTS를 동시에 사용할 경우에 특성이 OTS 단독으로 사용한 경우보다도 오히려 좋지 않는 결과가 나타나기도 하였다.However, when the material for surface treatment of the source and drain electrodes and the OTS for surface treatment of the gate insulating film are used at the same time, the characteristics are not as good as those of using the OTS alone.

또한, 소스와 드레인에 표면처리 하는 물질과 OTS가 서로 악영향을 주지 않고 표면처리 될 수 있어도, 채널 부분과 소스 드레인 부분을 각각 다른 물질로 표면 처리하여 유기 박막 트랜지스터를 제조해야 하는 복잡한 공정을 수행하는 문제점이 있었다.In addition, even if the material to be surface-treated on the source and drain and the OTS can be surface-treated without adversely affecting each other, a complex process of manufacturing an organic thin film transistor by surface-treating the channel portion and the source drain portion with a different material is performed. There was a problem.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 모노클로러벤젠(monochlorobenzen)에 의해 희석시킨 PMMA용액을 소스와 드레인 전극 및 게이트 절연막에 스핀 코팅한 후 유기 반도체 물질을 증착함으로써, 그레인 사이즈가 큰 유기 반도체 물질막을 형성할 수 있어 소자의 캐리어 이동도를 향상시키고, 제조 공정 시간을 단축시킬 수 있는 유기 박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems described above, by depositing an organic semiconductor material after spin coating the PMMA solution diluted by monochlorobenzen (monochlorobenzen) on the source and drain electrodes and the gate insulating film, grain SUMMARY OF THE INVENTION An object of the present invention is to provide an organic thin film transistor and a method of manufacturing the same, which can form an organic semiconductor material film having a large size, thereby improving carrier mobility of the device and shortening a manufacturing process time.

상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 기판의 상부에 형성된 게이트 전극과;A preferred aspect for achieving the above object of the present invention is a gate electrode formed on the substrate;

상기 게이트 전극을 감싸고, 상기 기판의 상부에 형성된 게이트 절연막과;A gate insulating film surrounding the gate electrode and formed on the substrate;

상기 게이트 절연막의 상부에, 상호 이격시켜 형성된 소스 전극과 드레인 전극과;A source electrode and a drain electrode formed on the gate insulating layer to be spaced apart from each other;

상기 소스와 드레인 전극을 감싸고, 상기 게이트 절연막 상부에 코팅되어 있는 희석된 PMMA 코팅막과;A diluted PMMA coating layer surrounding the source and drain electrodes and coated on the gate insulating layer;

상기 소스와 드레인 전극의 일부 영역과 채널 영역에 있는 상기 희석된 PMMA 코팅막 상부에 증착된 유기 반도체 물질막으로 구성된 유기 박막 트랜지스터가 제공된다.An organic thin film transistor is provided, which is composed of an organic semiconductor material film deposited over the diluted PMMA coating film in some regions and channel regions of the source and drain electrodes.

상기한 본 발명의 목적을 달성하기 위한 바람직한 다른 양태(樣態)는, 기판의 상부에 게이트 전극을 형성하는 제 1 단계와;Another preferred aspect for achieving the above object of the present invention is a first step of forming a gate electrode on top of a substrate;

상기 게이트 전극을 감싸고, 상기 기판의 상부에 게이트 절연막을 형성하고, 상기 게이트 절연막의 상부에, 상호 이격되어 있는 소스 전극과 드레인 전극을 형성하는 제 2 단계와;A second step of surrounding the gate electrode, forming a gate insulating film on the substrate, and forming source and drain electrodes spaced apart from each other on the gate insulating film;

상기 소스와 드레인 전극을 감싸고, 상기 게이트 절연막 상부에 희석된 PMMA 용액으로 코팅하여 희석된 PMMA 코팅막을 형성하는 제 3 단계와;Wrapping the source and drain electrodes and coating a diluted PMMA solution on the gate insulating layer to form a diluted PMMA coating film;

상기 소스와 드레인 전극의 일부 영역과 채널 영역에 있는 상기 희석된 PMMA 코팅막 상부에 유기 반도체 물질막을 형성하는 제 4 단계로 구성된 유기 박막 트랜지스터의 제조방법이 제공된다.There is provided a method of manufacturing an organic thin film transistor comprising a fourth step of forming an organic semiconductor material film on the diluted PMMA coating layer in a portion of the source and drain electrodes and a channel region.

도 1a 내지 도 1d는 본 발명에 따른 유기 박막 트랜지스터의 제조 공정 단면도이다.1A to 1D are cross-sectional views of a manufacturing process of an organic thin film transistor according to the present invention.

도 2a와 2b는 본 발명에 따라 HfO2와 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때, 펜타신의 그레인 사이즈를 비교하기 위한 원자력 현미경(atomic force microscopy, AFM)의 사진도이다.2a and 2b are photographs of atomic force microscopy (AFM) for comparing the grain size of pentacin when pentacin was deposited on top of a PMMA coating film diluted with HfO 2 according to the present invention. .

도 3a와 3b는 본 발명에 따라 Si3N4와 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때, 펜타신의 그레인 사이즈를 비교하기 위하여, 광학현미경으로 관측된 사진도이다.3a and 3b are photographs observed with an optical microscope to compare the grain size of pentacin when pentacin (pentacene) is deposited on the Si 3 N 4 and the diluted PMMA coating film according to the present invention.

도 4a와 4b는 본 발명에 따라 Ni과 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때, 펜타신의 그레인 사이즈를 비교하기 위하여, 광학현미경으로 관측된 사진도이다.4a and 4b are photographs observed with an optical microscope to compare the grain size of pentacin when pentacin (pentacene) is deposited on Ni and diluted PMMA coating film according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 기판 20 : 게이트 전극10 substrate 20 gate electrode

30 : 게이트 절연막 51 : 소스전극30 gate insulating film 51 source electrode

52 : 드레인 전극 60 : 희석된 PMMA 코팅막52 drain electrode 60 diluted PMMA coating film

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명에 따른 유기 박막 트랜지스터의 제조 공정 단면도로서, 먼저, 도 1a에서는, 기판(10)의 상부에 스퍼터링법 또는 진공 증착법을 통하여 게이트 전극으로 사용될 물질을 형성한 후, 사진 공정과 에칭 공정을 이용해서 제거하여 원하는 부분만 게이트 전극(20)으로 정의한다.1A to 1D are cross-sectional views illustrating a process of manufacturing an organic thin film transistor according to the present invention. First, in FIG. 1A, a material to be used as a gate electrode is formed on a substrate 10 by sputtering or vacuum deposition. It removes using a process and an etching process, and only the desired part is defined as the gate electrode 20. FIG.

이 때, 게이트 전극으로 사용될 물질은 알루미늄, 텅스텐, 크롬과 같은 금속이 사용될 수 있을 뿐만 아니라 폴리 아닐린(polyanilne) 또는 PEDOT:PSS(폴리에틸렌디옥티오펜(PSS)으로 도핑된 폴리에틸레디옥시티오펜(PEDOT))와 같은 전도성 고분자 물질도 사용 가능하다.At this time, the material to be used as the gate electrode may be a metal such as aluminum, tungsten, chromium, as well as polyaniline (polyanilne) or PEDOT: PSS (polyethylene dioxythiophene (PSS) doped with polyethylenedioxythiophene ( Conductive polymer materials such as PEDOT) can also be used.

또한, 상기 기판(10)은 산화막이 성장된 실리콘기판, 유리기판과 같은 무기물 기판과 가요성(Flexible) 플라스틱 기판 중 선택된 어느 하나로 적용한다.In addition, the substrate 10 is applied to any one selected from an inorganic substrate such as a silicon substrate and a glass substrate on which an oxide film is grown and a flexible plastic substrate.

여기서, 상기 플라스틱 기판은 PET(polyethylene terephthalate), PEN(polyethylenapthanate), PC(poly carbonate), PI(polyimide)와 PNB(polynorborneen) 중 선택된 어느 하나의 물질로 형성된 것이 바람직하다.The plastic substrate may be formed of any one material selected from polyethylene terephthalate (PET), polyethylenapthanate (PEN), polycarbonate (PC), polyimide (PI), and polynorborneen (PNB).

그 다음, 상기 게이트 전극(20)을 감싸고, 상기 기판(10)의 상부에 게이트 절연막(30)을 형성하고, 상기 게이트 절연막(30)의 상부에, 상호 이격되어 있는 소스 전극(51)과 드레인 전극(52)을 형성한다.(도 1b)Next, the gate electrode 20 is wrapped, a gate insulating film 30 is formed on the substrate 10, and a source electrode 51 and a drain spaced apart from each other on the gate insulating film 30. An electrode 52 is formed (FIG. 1B).

여기서, 게이트 절연막은 기판의 종류에 따라서, SiO2, Si3N4, Al2O3, HfO2, BZT(barium zirconate titanate) 등과 같은 무기 절연막이 사용될 수 있다.Here, an inorganic insulating film such as SiO 2 , Si 3 N 4 , Al 2 O 3 , HfO 2 , barium zirconate titanate (BZT), or the like may be used as the gate insulating film.

그리고, 상기 가요성 플라스틱 기판이 적용되었을 경우에는 유기 절연막을 게이트 절연막으로 사용한다.When the flexible plastic substrate is applied, an organic insulating film is used as the gate insulating film.

상기 유기 절연막은 PVP(poly-4-vinylphenol), PMMA(poly-(methylmethacrylate)), 암모늄 중크롬산염(ammonuym dichromate)이 첨가된 PVA(polyvinylalchol), 폴리이미드(polyimide)와 파릴렌(parylene) 중 선택된 어느 하나를 사용하는 것이 바람직하다.The organic insulating layer is selected from poly-4-vinylphenol (PVP), poly- (methylmethacrylate) (PMMA), polyvinylalchol (PVA) added with ammonuym dichromate, polyimide and parylene It is preferable to use either.

더불어, 상기 소스와 드레인 전극(51,52)은 금(Au), 백금(Pt), 니켈(Ni), 팔라듐(Pd) 중 어느 하나로 사용할 수 있으며, 이들 금속들은 건식 또는 습식 식각이 용이하지 않은 금속이기 때문에 감광막으로 정의된 패턴 위에 상기 금속을 증착하고 나서 리프트 오프(Lift-off) 공정을 적용해 소스와 드레인 전극을 수 ㎛정도 크기까지 정의할 수 있다.In addition, the source and drain electrodes 51 and 52 may be used as any one of gold (Au), platinum (Pt), nickel (Ni), and palladium (Pd), and these metals may not be easily dry or wet etched. Since the metal is deposited on the pattern defined by the photoresist layer, the source and drain electrodes can be defined up to several micrometers by applying a lift-off process.

연속하여, 도 1c에서는 게이트 절연막(30) 상부에 정의된 소스와 드레인 전극(51,52)을 감싸고, 상기 게이트 절연막(30) 상부에 희석된 PMMA 용액으로 코팅하여 희석된 PMMA 코팅막(60)을 형성한다.Subsequently, in FIG. 1C, the PMMA coating layer 60 is formed by wrapping the source and drain electrodes 51 and 52 defined on the gate insulating layer 30 and coating the diluted PMMA solution on the gate insulating layer 30. Form.

상기 희석된 PMMA용액은 분자량이 950000인 PMMA와 용매인 모노클로러벤젠(monochlorobenzen)을 1:99의 부피비로 혼합한 이빔(E-Beam)용 감광막을 모노클로러벤젠(monochlorobenzen)에 희석시켜 사용하였는데, 0.7:99.3 내지 1.3:98.7의 이빔용 감광막을 사용하여도 유사한 결과를 얻을 수 있다.The diluted PMMA solution was used by diluting a photosensitive film for E-Beam (monochlorobenzen) in which a molecular weight of 950000 PMMA and a solvent of monochlorobenzene (monochlorobenzen) were mixed in a volume ratio of 1:99. Similar results can be obtained by using an e-photosensitive film of 0.7: 99.3 to 1.3: 98.7.

그리고, 상기 이빔용 감광막을 모노클로러벤젠에 희석시키는 비율은 용매인 모노클로러벤젠(monochlorobenzen)과 이빔(E-Beam)용 감광막을 부피비로 3:1 ~ 12:1 범위내로 설정하여 수행하는 것이 바람직하다.In addition, the ratio of diluting the e-beam photosensitive film to monochlorobenzene is preferably performed by setting the solvent-containing monochlorobenzene (monochlorobenzen) and the e-beam photosensitive film within a volume ratio of 3: 1 to 12: 1. Do.

여기서, 상기 3:1 이하의 희석비를 갖는 PMMA 용액으로 표면처리하면, 두껍게 덮인 PMMA 절연체층으로 인하여 소스와 드레인으로부터 홀(hole)의 주입이 원활하게 이루어지지 않아 소자의 전기적인 특성이 저하된다.In this case, when the surface treatment is performed with the PMMA solution having a dilution ratio of 3: 1 or less, the thickly-covered PMMA insulator layer does not facilitate the injection of holes from the source and the drain, thereby lowering the electrical characteristics of the device. .

또한, 상기 12:1 이상의 과도한 희석비를 갖는 PMMA 용액으로 표면처리하면, 펜타신이 잘 성장되지 않는다.In addition, when surface-treated with the PMMA solution having an excessive dilution ratio of 12: 1 or more, pentaccin does not grow well.

한편, 상기 희석된 PMMA 코팅막(60)을 사용하는 이유는, PMMA자체의 소수성 특성이 소스와 드레인 전극 위에서 펜타신이 잘 성장 되도록 도울 수 있지만, 코팅된 PMMA 자체가 좋은 절연체 특성을 가지므로, 두꺼운 PMMA막은 결국, 전극으로부터 정공의 주입을 방해하는 역할을 수행함으로 인해서, 소자의 이동도(Mobility)를 감소시킨다. 따라서 희석된 PMMA용액의 사용이 필요하다.On the other hand, the reason for using the diluted PMMA coating film 60, although the hydrophobic properties of the PMMA itself can help the pentacin grow well on the source and drain electrodes, the coated PMMA itself has a good insulator properties, thick PMMA The film, in turn, serves to hinder the injection of holes from the electrode, thereby reducing the mobility of the device. Therefore, the use of diluted PMMA solution is necessary.

여기서, 희석된 PMMA 용액이 코팅된 후, 대류식 오븐에서 80 ~ 110℃ 온도로 30분 ~ 1시간 베이킹하는 공정이 더 구비된다.Here, after the diluted PMMA solution is coated, a process of baking for 30 minutes to 1 hour at a temperature of 80 ~ 110 ℃ in a convection oven is further provided.

상기 베이킹 공정은 110℃로 유지되는 대류식 오븐에서 30분 베이킹하는 것이 가장 바람직하다.The baking process is most preferably baked for 30 minutes in a convection oven maintained at 110 ℃.

이와 같이, 베이킹 공정까지 수행하여 극히 얇은 PMMA층이 소스 드레인 전극과 채널 영역의 절연체 상부에 덮히게 되면, 이 후 공정에서 유기 반도체 물질막을 증착했을 때에 채널부분과 소스, 드레인 전극에서 유기 반도체 물질막이 잘 자라는 특성을 얻을 수 있다.As such, when the ultra thin PMMA layer is covered on the insulator of the source drain electrode and the channel region by performing the baking process, the organic semiconductor material film is formed in the channel portion, the source and the drain electrode when the organic semiconductor material film is deposited in the subsequent process. Can get good growth.

더불어, 극히 얇은 PMMA막을 코팅함으로 인하여 소스와 드레인 전극과 펜타신 사이의 오믹 접촉(Ohmic contact)특성을 유지할 수 있게 된다.In addition, by coating an extremely thin PMMA film, it is possible to maintain ohmic contact characteristics between the source and drain electrodes and the pentacin.

마지막으로, 도 1d에서는 상기 소스와 드레인 전극(51,52)의 일부 영역과 채널(53) 영역에 있는 상기 희석된 PMMA 코팅막(60) 상부에 유기 반도체 물질막(80)을 형성한다.Finally, in FIG. 1D, an organic semiconductor material layer 80 is formed on the diluted PMMA coating layer 60 in portions of the source and drain electrodes 51 and 52 and the channel 53.

이 때, 상기 유기 반도체 물질막(80)은 펜타신(pentacene), 헥시시오핀(hexithiophene)과 폴리시오핀(polythiophene) 중 어느 하나로 형성한다.In this case, the organic semiconductor material layer 80 is formed of any one of pentacene, hexithiophene, and polythiophene.

여기서, 유기 반도체 물질막(80)은 능동영역인 상기 소스와 드레인 전극(51,52)의 일부 영역과 채널(53) 영역의 희석된 PMMA 코팅막(60) 상부에 형성되며, 유기 반도체 물질막(80)의 능동영역을 정의하는 방법은 통상적인 사진식각공정이나 새도우 마스크(Shadow mask) 이용 등, 다양한 방법을 이용할 수 있다.Herein, the organic semiconductor material film 80 is formed on the diluted PMMA coating layer 60 on the partial region of the source and drain electrodes 51 and 52 and the channel 53 region, which are active regions, and is formed on the organic semiconductor material film ( 80 may be used in various ways, such as a conventional photolithography process or using a shadow mask.

도 2a와 2b는 본 발명에 따라 HfO2와 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 펜타신의 그레인 사이즈를 비교하기 위한 원자력 현미경(Atomic Force Microscopy, AFM)의 사진도로서, 먼저, 도 2a는 HfO2의 상부에 펜타신(pentacene)을 증착했을 때의 사진도이고, 도 2b는 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 사진도이므로, 도 2b가 상대적으로 증착된 펜타신의 그레인 사이즈가 큰 것을 알 수 있다.2A and 2B are photographic views of atomic force microscopy (AFM) for comparing the grain size of pentacin when pentacin is deposited on top of HfO 2 and diluted PMMA coating film according to the present invention. First, FIG. 2A is a photographic view of depositing pentacene on top of HfO 2 , and FIG. 2B is a photographic view of depositing pentacene on top of a diluted PMMA coating film. It can be seen that the grain size of pentacene, in which 2b is relatively deposited, is large.

여기서, 상기 희석된 PMMA 코팅막은 HfO2의 상부에 희석된 PMMA용액으로 코팅한 막이다.Here, the diluted PMMA coating film is a film coated with a diluted PMMA solution on top of HfO 2 .

도 3a와 3b는 본 발명에 따라 Si3N4와 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 펜타신의 그레인 사이즈를 비교하기 위하여,광학현미경으로 관측된 사진도로서, 먼저, 도 3a는 Si3N4의 상부에 펜타신(pentacene)을 증착했을 때의 사진도이고, 도 3b는 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 사진도이므로, 도 2a와 2b의 비교와 동일한 결과로서, 희석된 PMMA 코팅막의 상부에 펜타신을 증착했을 때, 상대적으로 증착된 펜타신의 그레인 사이즈가 큰 것을 알 수 있다.3A and 3B are photographs observed by an optical microscope in order to compare the grain size of pentacin when the pentacin was deposited on Si 3 N 4 and the diluted PMMA coating layer according to the present invention. 3A is a photographic view of depositing pentacene on top of Si 3 N 4 , and FIG. 3B is a photographic view of depositing pentacene on top of a diluted PMMA coating film. As a result similar to the comparison of 2a and 2b, it can be seen that when the pentacin is deposited on the diluted PMMA coating film, the grain size of the deposited pentacin is relatively large.

상기 희석된 PMMA 코팅막은 Si3N4의 상부에 희석된 PMMA용액으로 코팅한 막이다.The diluted PMMA coating film is a film coated with a diluted PMMA solution on top of Si 3 N 4 .

그러므로, 도 2a와 2b 그리고 도 3a와 3b의 비교된 바와 같이, 고 유전율 물질인 HfO2와 Si3N4에 희석된 PMMA를 코팅하였을 때 펜타신이 잘 성장됨으로, 유기 박막 트랜지스터의 게이트 절연막 종류에 관계없이 희석된 PMMA를 코팅하게 되면, 그레인 사이즈가 큰 펜타신이 성장된다.Therefore, as compared with FIGS. 2A and 2B and FIGS. 3A and 3B, the pentacin grows well when the PMMA diluted in the high dielectric constants HfO 2 and Si 3 N 4 is coated. Irrespective of the coating of diluted PMMA, large grain size pentacins grow.

도 4a와 4b는 본 발명에 따라 Ni과 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 펜타신의 그레인 사이즈를 비교하기 위하여 광학현미경으로 관측된 사진도로서, Ni의 상부에 펜타신(pentacene)을 증착했을 때의 사진도인 도 4a 보다 희석된 PMMA 코팅막의 상부에 펜타신(pentacene)을 증착했을 때의 사진도인 도 4b가 상대적으로 증착된 펜타신의 그레인 사이즈가 크다.4a and 4b are photographs observed with an optical microscope to compare the grain size of pentacin when pentacin was deposited on top of a diluted PMMA coating film with Ni according to the present invention, and penta on top of Ni. The grain size of the deposited pentacin is relatively larger than that of FIG. 4A, which is a photograph of when pentacene is deposited, and FIG. 4B, which is a photograph of when pentacene is deposited on a diluted PMMA coating film.

이 때도, 도 4b의 희석된 PMMA 코팅막은 Ni의 상부에 희석된 PMMA용액을 코팅한 막이다.At this time, the diluted PMMA coating film of FIG. 4B is a film coated with the diluted PMMA solution on the top of Ni.

따라서, 금속층의 상부에 희석된 PMMA용액을 코팅한 다음, 펜타신을 증착하면, 금속층 상부에 펜타신을 증착한 경우보다 월등히 잘 성장됨으로, 전술된 비교 사진도에 의하여, 소스 및 드레인 전극과 게이트 절연막 상부에 희석된 PMMA용액을 코팅하면, 한 번의 표면처리로 인하여 펜타신의 성장을 우수히 할 수 있다.Therefore, when the diluted PMMA solution is coated on the metal layer, and then the pentacin is deposited, the growth is much better than that when the pentacin is deposited on the metal layer. Coating the PMMA solution diluted in, can improve the pentacin growth due to one surface treatment.

표 1은 저온 산화막(low temperature oxide, LTO), 모노클로러벤젠과 희석된 PMMA 코팅막들(3:1,6:1,9:1,12:1 PMMA)의 상부에 유기 반도체 물질막을 형성한 각각의 유기 박막 트랜지스터 특성을 비교한 표이다.Table 1 shows an organic semiconductor material film formed on top of a low temperature oxide (LTO), monochlorobenzene and diluted PMMA coating films (3: 1,6: 1,9: 1,12: 1 PMMA). Is a table comparing organic thin film transistor characteristics.

이동도(㎠/Vsec)Mobility (㎠ / V sec ) 문턱전압(VT)(V)Threshold Voltage (V T ) (V) 포화전류(㎂)Saturation Current LTOLTO 0.010.01 -2-2 0.90.9 3:1 PMMA3: 1 PMMA 0.250.25 -2.35-2.35 14.214.2 6:1 PMMA6: 1 PMMA 0.130.13 -2.05-2.05 16.016.0 9:1 PMMA9: 1 PMMA 0.230.23 -0.5-0.5 32.332.3 12:1 PMMA12: 1 PMMA 0.050.05 -1.6-1.6 10.210.2 모노클로러벤젠Monochlorbenzene 0.020.02 -0.55-0.55 1.81.8

(1) 이동도(mobility)(1) mobility

LTO와 모노클로러벤젠을 이용한 소자의 이동도(㎠/Vsec)는 0.01과 0.02이고, 희석된 PMMA 코팅막들(3:1,6:1,9:1,12:1 PMMA)을 이용한 소자의 이동도(㎠/Vsec)는 0.25,0.13,0.23,0.05이므로, 희석된 PMMA 코팅막들의 상부에 유기 반도체 물질막을 형성한 유기 박막 트랜지스터들이 캐리어(carrier)의 이동도가 우수한 것을 알 수 있다.The mobility of the device using LTO and monochlorbenzene (cm 2 / Vsec) is 0.01 and 0.02, and the device is moved using diluted PMMA coatings (3: 1,6: 1,9: 1,12: 1 PMMA). Since the degree (cm 2 / Vsec) is 0.25, 0.13, 0.23, 0.05, it can be seen that the organic thin film transistors having the organic semiconductor material layer formed on the diluted PMMA coating layers have excellent carrier mobility.

(2) 문턱전압(VT)(2) Threshold voltage (V T )

LTO와 모노클로러벤젠을 이용한 소자가 -2V와 -2.35V이고, 희석된 PMMA 코팅막들(3:1,6:1,9:1,12:1 PMMA)을 이용한 소자가 -2.35V,-2.05V,-0.5V,-1.6V이므로,모두 0 V 근방의 음전압 특성의 문턱전압이 측정되어, 문턱전압 관점에서 표면 처리후의 특성이 정상적임을 알 수 있다.The device using LTO and monochlorbenzene is -2V and -2.35V, and the device using diluted PMMA coatings (3: 1,6: 1,9: 1,12: 1 PMMA) is -2.35V, -2.05 Since it is V, -0.5V, -1.6V, the threshold voltage of the negative voltage characteristic of all around 0V is measured, and it turns out that the characteristic after surface treatment is normal from a threshold voltage viewpoint.

(3) 포화전류(3) saturation current

이 특성은 각각의 유기 박막 트랜지스터들의 소스, 드레인과 게이트 전압을 동일하게 인가하여 드레인-소스간 포화 전류(IDS-sat)를 비교측정한 것이다.This characteristic compares the drain-source saturation current (I DS-sat ) by applying the same source, drain, and gate voltages of the respective organic thin film transistors.

여기서, 희석된 PMMA 코팅막들(3:1,6:1,9:1,12:1 PMMA)을 이용한 소자의 포화전류는 14.2 ㎂,16.0 ㎂,32.3 ㎂,10.2 ㎂이므로, 0.9 ㎂와1.8 ㎂의 포화전류가 측정된 LTO와 모노클로러벤젠을 이용한 소자보다 더 우수하였다.Here, the saturation current of the device using the diluted PMMA coating films (3: 1,6: 1,9: 1,12: 1 PMMA) is 14.2 ㎂, 16.0 ㎂, 32.3 ㎂, 10.2 ㎂, so that 0.9 ㎂ and 1.8 ㎂ The saturation current of was better than that of LTO and monochlorobenzene.

이상에서 상세히 설명한 바와 같이 본 발명은 모노클로러벤젠(monochlorobenzen)에 의해 희석시킨 PMMA용액을 소스와 드레인 전극 및 게이트 절연막 영역에 스핀 코팅한 후 유기 반도체 물질을 증착함으로써, 그레인 사이즈가 큰 유기 반도체 물질막을 형성할 수 있게 되고, 유기 박막 트랜지스터의 캐리어 이동도를 향상시킬 수 있으며, 제조 공정 시간을 단축시킬 수 있는 효과가 있다.As described in detail above, the present invention spin-coats a PMMA solution diluted with monochlorobenzene to the source and drain electrodes and the gate insulating layer, and then deposits an organic semiconductor material, thereby forming an organic semiconductor material film having a large grain size. It can be formed, the carrier mobility of the organic thin film transistor can be improved, and the manufacturing process time can be shortened.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (14)

기판의 상부에 형성된 게이트 전극과;A gate electrode formed on the substrate; 상기 게이트 전극을 감싸고, 상기 기판의 상부에 형성된 게이트 절연막과;A gate insulating film surrounding the gate electrode and formed on the substrate; 상기 게이트 절연막의 상부에, 상호 이격시켜 형성된 소스 전극과 드레인 전극과;A source electrode and a drain electrode formed on the gate insulating layer to be spaced apart from each other; 상기 소스와 드레인 전극을 감싸고, 상기 게이트 절연막 상부에 코팅되어 있는 희석된 PMMA(poly-(methyl methacrylate)) 코팅막과;A diluted poly- (methyl methacrylate) (PMMA) coating film surrounding the source and drain electrodes and coated on the gate insulating film; 상기 소스와 드레인 전극의 일부 영역과 채널 영역에 있는 상기 희석된 PMMA 코팅막 상부에 증착된 유기 반도체 물질을 포함하여 구성된 유기 박막 트랜지스터.And an organic semiconductor material deposited over the diluted PMMA coating layer in the partial and channel regions of the source and drain electrodes. 제 1 항에 있어서,The method of claim 1, 상기 희석된 PMMA 코팅막은,The diluted PMMA coating film, 분자량이 950000인 PMMA와 용매인 모노클로러벤젠(monochlorobenzen)을 1:99 정도의 부피비로 혼합한 이빔(E-Beam)용 감광막을 모노클로러벤젠(monochlorobenzen)에 희석시킨 용액을 코팅한 막인 것을 특징으로 하는 유기 박막 트랜지스터.It is a film coated with a solution diluted with monochlorobenzene (E-Beam) photosensitive film containing a molecular weight of 950000 PMMA and a solvent of monochlorobenzene (monochlorobenzen) in a volume ratio of about 1:99. Organic thin film transistor. 제 2 항에 있어서,The method of claim 2, 상기 이빔용 감광막이 모노클로러벤젠에 희석된 비율은,The ratio of the di-beam photosensitive film diluted in monochlorbenzene is, 용매인 모노클로러벤젠(monochlorobenzen)과 이빔(E-Beam)용 감광막을 부피비로 3:1 ~ 12:1인 것을 특징으로 하는 유기 박막 트랜지스터.An organic thin film transistor comprising monochlorobenzene as a solvent and a photoresist for e-Beam in a volume ratio of 3: 1 to 12: 1. 기판의 상부에 게이트 전극을 형성하는 제 1 단계와;Forming a gate electrode on the substrate; 상기 게이트 전극을 감싸고, 상기 기판의 상부에 게이트 절연막을 형성하고, 상기 게이트 절연막의 상부에, 상호 이격되어 있는 소스 전극과 드레인 전극을 형성하는 제 2 단계와;A second step of surrounding the gate electrode, forming a gate insulating film on the substrate, and forming source and drain electrodes spaced apart from each other on the gate insulating film; 상기 소스와 드레인 전극을 감싸고, 상기 게이트 절연막 상부에 희석된 PMMA 용액으로 코팅하여 희석된 PMMA 코팅막을 형성하는 제 3 단계와;Wrapping the source and drain electrodes and coating a diluted PMMA solution on the gate insulating layer to form a diluted PMMA coating film; 상기 소스와 드레인 전극의 일부 영역과 채널 영역에 있는 상기 희석된 PMMA 코팅막 상부에 유기 반도체 물질막을 형성하는 제 4 단계를 포함하여 구성된 유기 박막 트랜지스터 제조 방법.And forming an organic semiconductor material film on the diluted PMMA coating film in the partial region and the channel region of the source and drain electrodes. 제 4 항에 있어서,The method of claim 4, wherein 상기 희석된 PMMA용액은,The diluted PMMA solution is, 분자량이 950000인 PMMA와 용매인 모노클로러벤젠(monochlorobenzen)을 1:99정도의 부피비로 혼합한 이빔(E-Beam)용 감광막을 모노클로러벤젠(monochlorobenzen)에 희석시킨 용액인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.Organic thin film, characterized in that the dilution of monochlorobenzene (monochlorobenzen) photosensitive film in which the molecular weight of 950000 PMMA and a solvent of monochlorobenzene (monochlorobenzen) mixed in a volume ratio of about 1:99 Transistor manufacturing method. 제 5 항에 있어서,The method of claim 5, wherein 상기 이빔용 감광막을 모노클로러벤젠에 희석시키는 비율은,The ratio of diluting the e-beam photosensitive film in monochlorbenzene is, 용매인 모노클로러벤젠(monochlorobenzen)과 이빔(E-Beam)용 감광막을 부피비로 3:1 ~ 12:1 범위내로 설정하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.A method for manufacturing an organic thin film transistor, characterized in that the solvent is performed by setting a monochlorobenzene and a photoresist for e-Beam in a volume ratio of 3: 1 to 12: 1. 제 4 항에 있어서,The method of claim 4, wherein 제 3 단계와 제 4 단계의 사이에,Between the third and fourth stages, 대류식 오븐에서 80 ~ 110℃ 온도로 30분 ~ 2시간 베이킹하는 공정이 더 구비된 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The organic thin film transistor manufacturing method further comprises the step of baking for 30 minutes to 2 hours at a temperature of 80 ~ 110 ℃ in a convection oven. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 게이트 전극은,The gate electrode, 알루미늄, 텅스텐, 크롬과 같은 금속과,With metals such as aluminum, tungsten and chrome, 폴리 아닐린(polyanilne) 또는 PEDOT:PSS(폴리에틸렌디옥티오펜(PSS)으로 도핑된 폴리에틸레디옥시티오펜(PEDOT))와 같은 전도성 고분자 물질 중 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.Organic thin film, characterized in that formed of any one of a conductive polymer material such as polyanilne or PEDOT: PSS (polyethylenedioxythiophene (PEDOT) doped with polyethylenedioctiophene (PSS)) Transistor manufacturing method. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 기판은,The substrate, 산화막이 성장된 실리콘기판, 유리기판과 같은 무기물 기판과 가요성(flexible) 플라스틱 기판 중 선택된 어느 하나인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.A method of manufacturing an organic thin film transistor, characterized in that the oxide film is any one selected from an inorganic substrate such as a silicon substrate and a glass substrate and a flexible plastic substrate. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 플라스틱 기판은,The plastic substrate, PET(polyethylene terephthalate), PEN(polyethylenapthanate), PC(poly carbonate), PI(polyimide)와 PNB(polynorborneen) 중 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.A method of manufacturing an organic thin film transistor, characterized in that formed of any one selected from polyethylene terephthalate (PET), polyethylenapthanate (PEN), polycarbonate (PC), polyimide (PI), and polynorborneen (PNB). 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 게이트 절연막은,The gate insulating film, SiO2, Si3N4, Al2O3, HfO2와 BZT(barium zirconate titanate) 중 선택된 어느 하나로 이루어진 막인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.A method for manufacturing an organic thin film transistor, characterized in that the film is made of any one selected from SiO 2 , Si 3 N 4 , Al 2 O 3 , HfO 2 and barium zirconate titanate (BZT). 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 게이트 절연막은,The gate insulating film, PVP(poly-4-vinylphenol), PMMA(poly-(methyl methacrylate)), 암모늄 중크롬산염(ammonium dichromate)이 첨가된 PVA(polyvinylalchol),폴리이미드(polyimide)와 파릴렌(parylene) 중 선택된 어느 하나로 이루어진 막 인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.Polyvinylalchol (PVA) added with poly-4-vinylphenol (PVP), poly- (methyl methacrylate) (PMMA), ammonium dichromate, polyimide, and parylene It is a film, The manufacturing method of the organic thin-film transistor characterized by the above-mentioned. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 소스와 드레인 전극은,The source and drain electrodes, 금(Au), 백금(Pt), 니켈(Ni), 팔라듐(Pd) 중 어느 하나로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.An organic thin film transistor manufacturing method comprising any one of gold (Au), platinum (Pt), nickel (Ni), and palladium (Pd). 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 유기 반도체 물질막은,The organic semiconductor material film, 펜타신(pentacene),헥시시오핀(hexithiophene)과 폴리시오핀(polythiophene) 중 어느 하나로 형성된 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.Method for manufacturing an organic thin film transistor, characterized in that formed of any one of pentacene (pentacene), hexithiophene (hexithiophene) and polythiophene (polythiophene).
KR10-2003-0004002A 2003-01-21 2003-01-21 Organic thin film transistors and method for manufacturing the same KR100538542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004002A KR100538542B1 (en) 2003-01-21 2003-01-21 Organic thin film transistors and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004002A KR100538542B1 (en) 2003-01-21 2003-01-21 Organic thin film transistors and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20040067047A true KR20040067047A (en) 2004-07-30
KR100538542B1 KR100538542B1 (en) 2005-12-22

Family

ID=37356641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004002A KR100538542B1 (en) 2003-01-21 2003-01-21 Organic thin film transistors and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100538542B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572854B1 (en) * 2004-09-22 2006-04-24 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transistor Using the Same
KR100606655B1 (en) * 2004-09-22 2006-08-01 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transistor Using the Same
KR100615237B1 (en) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 TFT and Method for fabricating the same
KR100659103B1 (en) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
KR100668407B1 (en) * 2004-10-15 2007-01-16 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transister Using the Same
KR100681250B1 (en) * 2004-12-28 2007-02-09 전자부품연구원 Organic light emitting transistor with asymmetric electrode structure and method for fabricating the same
KR100730185B1 (en) * 2005-12-13 2007-06-19 삼성에스디아이 주식회사 Method for preparing an organic thin film transistor, organic thin film transistor and flat panel display device comprising the same
KR100787453B1 (en) * 2006-07-14 2007-12-26 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
US7612409B2 (en) 2005-06-20 2009-11-03 Lg Display Co., Ltd. Organic thin film transistor comprising device insulation film and method of manufacturing the same
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR101043688B1 (en) * 2009-02-27 2011-06-24 고려대학교 산학협력단 Field Effect Transistor Device and Method for fabricating the same
KR101130404B1 (en) * 2005-02-16 2012-03-27 삼성전자주식회사 Organic Insulator Composition Comprising High Dielectric Constant Insulator Dispersed in Hyperbranched Polymer and Organic Thin Film Transistor Using the Same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397445B1 (en) * 2007-12-06 2014-05-20 엘지디스플레이 주식회사 Method for fabricating Organic Thin Film Transistor

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348593B2 (en) 2004-08-07 2008-03-25 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
KR100615237B1 (en) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 TFT and Method for fabricating the same
KR100606655B1 (en) * 2004-09-22 2006-08-01 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transistor Using the Same
US7564053B2 (en) 2004-09-22 2009-07-21 Electronics And Telecommunications Research Institute Photo-reactive organic polymeric gate insulating layer composition and organic thin film transistor using the same
KR100572854B1 (en) * 2004-09-22 2006-04-24 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transistor Using the Same
KR100668407B1 (en) * 2004-10-15 2007-01-16 한국전자통신연구원 Photo-Reactive Organic Polymeric Gate Insulating Film and Organic Thin-Film Transister Using the Same
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US8318533B2 (en) 2004-11-23 2012-11-27 Samsung Display Co., Ltd. Method of manufacturing an organic thin film transistor
KR100681250B1 (en) * 2004-12-28 2007-02-09 전자부품연구원 Organic light emitting transistor with asymmetric electrode structure and method for fabricating the same
KR101130404B1 (en) * 2005-02-16 2012-03-27 삼성전자주식회사 Organic Insulator Composition Comprising High Dielectric Constant Insulator Dispersed in Hyperbranched Polymer and Organic Thin Film Transistor Using the Same
US7612409B2 (en) 2005-06-20 2009-11-03 Lg Display Co., Ltd. Organic thin film transistor comprising device insulation film and method of manufacturing the same
KR101147262B1 (en) * 2005-06-20 2012-05-18 엘지디스플레이 주식회사 Organic thin film transistor device and method for fabricating the same
KR100659103B1 (en) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
KR100730185B1 (en) * 2005-12-13 2007-06-19 삼성에스디아이 주식회사 Method for preparing an organic thin film transistor, organic thin film transistor and flat panel display device comprising the same
KR100787453B1 (en) * 2006-07-14 2007-12-26 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR101043688B1 (en) * 2009-02-27 2011-06-24 고려대학교 산학협력단 Field Effect Transistor Device and Method for fabricating the same

Also Published As

Publication number Publication date
KR100538542B1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
EP2122706B1 (en) Method of forming organic thin film transistors
US6867117B2 (en) Organic device including semiconducting layer aligned according to microgrooves of photoresist layer
KR100399283B1 (en) Device structure and fabrication process for high performance organic thin film transistor
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
KR100538542B1 (en) Organic thin film transistors and method for manufacturing the same
US20060231908A1 (en) Multilayer gate dielectric
JP5132053B2 (en) Method for producing organic thin film transistor
US20060231829A1 (en) TFT gate dielectric with crosslinked polymer
JP2006128691A (en) Manufacturing method for tft, and display device
KR100477394B1 (en) Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
JP2008186885A (en) Thin-film semiconductor device and its manufacturing method
US9923159B2 (en) Thin film transistor, method of manufacturing same, and electronic device including thin same
JP5504564B2 (en) Manufacturing method of semiconductor device
US8569746B2 (en) Organic field effect transistor
KR20050049837A (en) Organic thin film transistor containing buffer layer
JP2007027525A (en) Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film
KR101643442B1 (en) Alkylsilane laminate, method for producing the same, and thin-film transistor
US20060102954A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US7211463B2 (en) Process to improve carrier mobility of organic semiconductor
KR101004735B1 (en) Organic Thin Film Transistor, Method for Preparation of the Transistor and Biosenser Using the Same
US20090117686A1 (en) Method of fabricating organic semiconductor device
JP2012169419A (en) Organic thin-film transistor
KR20180046257A (en) Method of manufacturing thin film transistor, thin film transistor, and electronic device comprising the thin film transistor
KR100736360B1 (en) Fabrication methods for Double Organic Thin Film Transistors
KR100770262B1 (en) Organic Thin Film Transistor, Organic Electroluminescence Device Including The Same And Fabricating Thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120618

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee