KR100736360B1 - Fabrication methods for Double Organic Thin Film Transistors - Google Patents
Fabrication methods for Double Organic Thin Film Transistors Download PDFInfo
- Publication number
- KR100736360B1 KR100736360B1 KR1020040101338A KR20040101338A KR100736360B1 KR 100736360 B1 KR100736360 B1 KR 100736360B1 KR 1020040101338 A KR1020040101338 A KR 1020040101338A KR 20040101338 A KR20040101338 A KR 20040101338A KR 100736360 B1 KR100736360 B1 KR 100736360B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film layer
- organic semiconductor
- semiconductor thin
- organic
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 14
- 230000009977 dual effect Effects 0.000 claims description 10
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 6
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 6
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 5
- KUJYDIFFRDAYDH-UHFFFAOYSA-N 2-thiophen-2-yl-5-[5-[5-(5-thiophen-2-ylthiophen-2-yl)thiophen-2-yl]thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC=CC=2)=C1 KUJYDIFFRDAYDH-UHFFFAOYSA-N 0.000 claims description 4
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000004793 Polystyrene Substances 0.000 claims description 2
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 claims description 2
- ORTRWBYBJVGVQC-UHFFFAOYSA-N hexadecane-1-thiol Chemical compound CCCCCCCCCCCCCCCCS ORTRWBYBJVGVQC-UHFFFAOYSA-N 0.000 claims description 2
- 229920002223 polystyrene Polymers 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 33
- 239000010410 layer Substances 0.000 description 58
- 238000004630 atomic force microscopy Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002457 flexible plastic Polymers 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- JOSWYUNQBRPBDN-UHFFFAOYSA-P ammonium dichromate Chemical compound [NH4+].[NH4+].[O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O JOSWYUNQBRPBDN-UHFFFAOYSA-P 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- -1 Poly Ethylene Terephthalate Polymers 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000813 microcontact printing Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
Abstract
본 발명은 종래 유기트랜지스터의 이동도 특성과 전류 점멸비(Ion/Ioff ratio)를 동시에 개선하기 위한 이중 유기 박막층을 갖는 상극 구조 유기 트랜지스터의 제조방법에 관한 것으로, 게이트 절연막의 상부에 제 1 유기 반도체 박막층을 형성하는 단계 이외에 상기 제 1 유기 반도체 박막층의 상부에 제 2 유기 반도체 박막층을 형성하는 단계를 공정조건을 달리하여 별도로 행하는 이중 증착 방법(Two-Step-Deposition method)을 채택하여, 각 유기 반도체 박막층의 그레인 사이즈를 달리함으로써, 제 1 유기 반도체 박막층의 큰 그레인 사이즈에 의하여 이동도 특성을 향상시키고 동시에 제 2 유기 반도체 박막층의 작은 그레인 사이즈에 의하여 전류 점멸비를 향상시키는 방법을 제공한다.The present invention relates to a method of manufacturing a phase-structure organic transistor having a double organic thin film layer for simultaneously improving mobility characteristics and current on / off ratio of an organic transistor. In addition to the step of forming the organic semiconductor thin film layer, the step of forming the second organic semiconductor thin film layer on the first organic semiconductor thin film layer by adopting a two-step-deposition method separately by varying the process conditions, By varying the grain size of the organic semiconductor thin film layer, there is provided a method of improving mobility characteristics by the large grain size of the first organic semiconductor thin film layer and at the same time improving the current blink ratio by the small grain size of the second organic semiconductor thin film layer.
이동도, 전류 점멸비, 유기 반도체, 유기 트랜지스터, 펜타신 Mobility, Current Blink Ratio, Organic Semiconductors, Organic Transistors, Pentacin
Description
도 1a 내지 도 1d는 본 발명에 따른 이중 유기 박막층을 갖는 트랜지스터의 제조 공정 단면도이다.1A to 1D are cross-sectional views of a manufacturing process of a transistor having a double organic thin film layer according to the present invention.
도 2는 기판의 온도를 80 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500 Å으로 증착했을 경우의 전류전달 특성을 보여주는 전기특성도이다.FIG. 2 is an electrical characteristic diagram showing current transfer characteristics when a pentacin thin film layer is deposited at 500 mA at a substrate temperature of 80 ° C. and a deposition rate of 0.3 mA / sec.
도 3는 기판의 온도를 20 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500 Å으로 증착했을 경우의 전류전달 특성을 보여주는 전기특성도이다.FIG. 3 is an electrical characteristic diagram showing current transfer characteristics when a pentacin thin film layer is deposited at 500 mA at a substrate temperature of 20 ° C. and a deposition rate of 0.3 mA / sec.
도 4a는 기판의 온도를 80 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500 Å으로 증착했을 경우 펜타신의 평균 그레인 사이즈를 보여주는 원자력 현미경(atomic force microscopy, AFM)의 사진도이다. 4A is a photograph of atomic force microscopy (AFM) showing the average grain size of pentacin when the pentacin thin film layer is deposited at 500 kPa with a substrate temperature of 80 ° C. and a deposition rate of 0.3 μs / sec. .
도 4b는 기판의 온도를 20 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500 Å으로 증착했을 경우 펜타신의 평균 그레인 사이즈를 보여주는 원자력 현미경(atomic force microscopy, AFM)의 사진도이다. 4B is a photograph of atomic force microscopy (AFM) showing the average grain size of pentacin when the pentacin thin film layer is deposited at 500 kPa with a substrate temperature of 20 ° C. and a deposition rate of 0.3 μs / sec. .
도 5a는 기판의 온도를 80 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500 Å으로 증착하고 채널길이를 1.8 μm로 한 경우 채널길이와 펜타신 그레인 사이즈를 비교하기 위한 AFM 사진도이다.FIG. 5A is an AFM photograph for comparing channel length and pentaxin grain size when the substrate is heated at 80 ° C., the deposition rate is 0.3 μs / sec, and the pentacin thin film layer is deposited at 500 μs and the channel length is 1.8 μm. It is also.
도 5b는 기판의 온도를 20 ℃로 하고 증착률을 0.3 Å/sec로 하여 펜타신 박막층을 500Å으로 증착하고 채널길이를 1.8 μm로 한 경우 채널길이와 펜타신 그레인 사이즈를 비교하기 위한 AFM 사진도이다.5B is an AFM photograph for comparing channel length and pentacene grain size when the substrate temperature is 20 ° C., the deposition rate is 0.3 μs / sec, and the pentacin thin film layer is deposited at 500 μs and the channel length is 1.8 μm. to be.
도 6은 본 발명의 일 실시예로 제 1 유기 반도체(펜타신) 박막층은 기판의 온도를 80 ℃로 하고 증착률을 0.3 Å/sec로 하여 100 Å으로 증착하고, 제 2 유기 반도체(펜타신) 박막층은 기판의 온도를 20 ℃로 하고 증착률을 5 Å/sec로 하여 400 Å으로 증착하였을 경우의 전류전달 특성을 보여주는 전기특성도이다.FIG. 6 illustrates that the first organic semiconductor (pentacin) thin film layer is deposited at 100 kPa with a substrate temperature of 80 ° C. and a deposition rate of 0.3 kW / sec. ) The thin film layer is an electrical characteristic diagram showing the current transfer characteristics when the substrate is deposited at 400 ℃ at a temperature of 20 ° C. and a deposition rate of 5 Å / sec.
도 7a는 본 발명의 일 실시예로 제조된 이중 유기 박막층을 갖는 트랜지스터의 게이트 절연막과 채널 경계면에 있는 제 1 유기 반도체(펜타신) 박막층의 그레인 사이즈를 보여주는 AFM 사진도이다.7A is an AFM photograph showing the grain size of a gate insulating film and a first organic semiconductor (pentasin) thin film layer at a channel interface of a transistor having a double organic thin film layer manufactured according to an embodiment of the present invention.
도 7b는 본 발명의 일 실시예로 제조된 이중 유기 박막층을 갖는 트랜지스터의 소스 전극과 드레인 전극이 접촉하고 있는 제 2 유기 반도체(펜타신) 박막층의 그레인 사이즈를 보여주는 AFM 사진도이다.7B is an AFM photograph showing the grain size of a second organic semiconductor (pentasin) thin film layer in contact with a source electrode and a drain electrode of a transistor having a double organic thin film layer manufactured according to an embodiment of the present invention.
도 8은 본 발명에 의한 이중 증착 방법을 이용한 경우와 그렇지 않은 경우에 있어 소자의 전기적 특성을 비교하기 위한 표(table)이다.8 is a table for comparing the electrical characteristics of the device in the case of using the dual deposition method according to the present invention and when not.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 기판 20 : 게이트 전극10
30 : 게이트 절연막 40 : 표면 처리 박막30 gate
50 : 제 1 유기 반도체 박막층 60 : 제 2 유기 반도체 박막층 50: first organic semiconductor thin film layer 60: second organic semiconductor thin film layer
70 : 소스 또는 드레인 전극 70: source or drain electrode
본 발명은 이중 유기 박막층을 갖는 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 유기 반도체 박막층을 형성함에 있어 이중 증착 방법(Two-Step-Deposition method)을 채택하여, 게이트 절연막의 상부에 제 1 유기 반도체 박막층을 형성하는 단계 이외에 상기 제 1 유기 반도체 박막층의 상부에 제 2 유기 반도체 박막층을 형성하는 단계를 공정조건을 달리하여 별도로 추가 함으로써, 종래 유기트랜지스터가 가지고 있었던 이동도(mobility) 특성과 전류 점멸비(Ion/Ioff ratio)를 동시에 개선하기 위한 이중 유기 박막층을 갖는 상극 구조 유기 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a transistor having a double organic thin film layer, and more particularly, in forming an organic semiconductor thin film layer, by adopting a two-step-deposition method, the first organic layer is formed on the gate insulating film. In addition to the step of forming a semiconductor thin film layer, the step of forming a second organic semiconductor thin film layer on the first organic semiconductor thin film layer is added separately by varying the process conditions, the mobility (mobility) characteristics and current flicker that the conventional organic transistor had A method of manufacturing a phase-structure organic transistor having a double organic thin film layer for simultaneously improving the ratio (I on / I off ratio).
최근, 능동형의 가요성(flexible) 디스플레이, 스마트 카드, 재고 물품이나 가격 표시기와 같은 새롭고 저가격의 응용분야에 대한 적용 가능성으로 인해서 유기 박막 트랜지스터(organic thin film transistors, OTFTs)에 대한 관심은 점점 커져 가고 있다. 특히, 기존의 무기물 반도체를 기반으로 하는 트랜지스터에 비해서 유기 트랜지스터가 가지는 핵심적인 장점은 200℃ 미만의 저온 공정이 가능하여 가볍고 유연한 플라스틱 기판을 사용할 수 있게 됨으로써, 새로운 응용을 가져올 수 있는 가능성은 더욱 더 커져 가고 있다. Recently, interest in organic thin film transistors (OTFTs) is growing due to their applicability to new and low-cost applications such as active flexible displays, smart cards, inventory or price indicators. have. In particular, a key advantage of organic transistors over conventional inorganic semiconductor-based transistors is that they can be processed at low temperatures below 200 ° C, allowing the use of lightweight, flexible plastic substrates. It's growing.
또한, 다양한 플라스틱 위에 폴리머 게이트 절연막을 사용해서 제작한 유기 트랜지스트의 성능이 전류 점멸비와 이동도 측면에서 비정실 실리콘 TFT(Thin Film Transistors)와 비슷한 수준까지 향상된 결과도 발표되고 있다. 이와 같은 성능의 유기 트랜지스터를 기반으로 인버터(inverter), 시프트 레지스터(shift register), 링 오실레이터(ring oscillator) 등의 단위 회로와 유기 반도체 고주파 인식기(radio frequency identification) 등과 같은 응용은 이미 구현된 바 있다. In addition, the performance of organic transistors made of polymer gate insulating films on various plastics has been improved to a level similar to that of non-silicon thin film transistors (TFTs) in terms of current flash ratio and mobility. Based on these performance organic transistors, application units such as inverters, shift registers, ring oscillators, and organic semiconductor radio frequency identification have already been implemented. .
한편, 유기 트랜지스터를 기반으로 보다 다양하고 새로운 응용을 구현하기 위해서는 근본적으로 빠른 스피드와 높은 전류 특성을 보장할 수 있는 유기 트랜지스터의 개발이 절실히 요구되고 있는 실정이다. Meanwhile, in order to realize more diverse and new applications based on organic transistors, there is an urgent need for the development of organic transistors capable of guaranteeing high speed and high current characteristics.
그러나, 유기 트랜지스터의 개발에 있어서 무기물 반도체인 실리콘 기반의 소자와 비교할 때 화학적인 불안정성과 유기 반도체의 낮은 이동도는 빠른 스피드와 높은 전류 구동능력을 필요로 하는 응용에 있어서 근본적인 문제점으로 지적되어 왔다. However, in the development of organic transistors, chemical instability and low mobility of organic semiconductors have been pointed out as fundamental problems in applications requiring high speed and high current driving capability, compared to silicon-based devices, which are inorganic semiconductors.
이러한 문제점을 해결하기 위하여 다양한 시도가 있는데, 그 중에 하나가 유기 반도체의 낮은 이동도를 가지고도 좀더 향상된 소자의 스피드와 전류 구동능력을 얻기 위하여 소자의 채널 길이를 줄이는 방법이 제시되고 있다. 이러한 시도로 rubber stamping, cold welding, micro contact printing 그리고 lift off 기술을 이용해서 1μm 이하의 채널 길이를 가지는 유기 트랜지스터가 발표 되고 있다. In order to solve this problem, various attempts have been made, and one of them has been proposed to reduce the channel length of the device in order to obtain the improved speed and current driving capability of the device even with low mobility of the organic semiconductor. Attempts have been made to introduce organic transistors with channel lengths of less than 1μm using rubber stamping, cold welding, micro contact printing and lift off techniques.
그러나, 지금까지 문헌에서 발표된 자료(Appl. Phys. Lett. vol. 85, p. 1772, 2004 등)에 의하면, 2.5μm 이하의 채널 길이를 지니는 유기 트랜지스터의 성능은 이동도가 0.1 cm2/Vsec 이하이고, 전류 점멸비가 105 이하인 비교적 열악한 전기적인 결과들만 보여 주었다. 뿐만 아니라 유기 트랜지스터의 채널 길이가 능동층을 구성하는 유기 반도체의 그레인 사이즈(grain size)에 유사할 정도로 소자가 스케일링 되면서 작아지면 일반적으로 수 십 μm 정도의 채널 길이를 가지는 유기 트랜지스터와 비교할 때 전류 점멸비와 이동도가 더 나빠지는 결과들을 보여 주어 유기 반도체 소자의 스케일 다운 문제를 더욱 어렵게 하였다. However, according to data published in the literature (Appl. Phys. Lett. Vol. 85, p. 1772, 2004, etc.), the performance of organic transistors having a channel length of 2.5 μm or less has a mobility of 0.1 cm 2 /. Only relatively poor electrical results with Vsec below and current flashing ratio below 10 5 were shown. In addition, if the channel length of the organic transistor becomes smaller as the device scales to a size similar to the grain size of the organic semiconductor constituting the active layer, the current flickers in comparison with an organic transistor having a channel length of several tens of micrometers. The results show worse ratios and mobility, making the scale-down problem of organic semiconductor devices more difficult.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 게이트 절연막 상부에 유기 반도체 박막층을 형성함에 있어 이중 증착 방법을 채택하여, 유기 트랜지스터의 채널 길이가 수 μm 정도로 작게 스케일링 되더라도 이동도 특성 뿐만 아니라 전류 점멸비도 동시에 개선할 수 있는 이중 유기 박막층을 갖는 트랜지스터의 제조방법을 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, adopting the dual deposition method in forming the organic semiconductor thin film layer on the gate insulating film, even if the channel length of the organic transistor is scaled to a few μm small mobility characteristics In addition, an object of the present invention is to provide a method of manufacturing a transistor having a double organic thin film layer which can simultaneously improve the current blink ratio.
보다 구체적으로, 하극 구조 유기 박박 트랜지스터(bottom contact OTFTs) 보다도 이동도 측면에서 일반적으로 더 좋은 전기적인 성능을 보여 주는 상극 구조 유기 박박 트랜지스터(top contact OTFTs)에서, 스케일 다운될 때 발생하는 문제점인 열악한 전류 점멸비와 이동도 열화를 극복하기 위한 상극 구조 유기 박박 트랜지스터의 제조방법을 제공한다.More specifically, in top contact OTFTs which exhibit generally better electrical performance in terms of mobility than bottom contact OTFTs, the problem that occurs when scaled down is poor. Provided is a method of manufacturing a phase-structure organic thin film transistor to overcome current blink ratio and mobility deterioration.
Top contact OTFTs의 이동도 향상을 위해서는 채널 부분에 큰 그레인을 형성 시킴으로써 유기 트랜지스터의 이동도를 결정하는 분자간의 홉핑(hopping)에 의한 자유 반송자(free carrier)의 전달 특성을 향상시켜 가능하게 하며, 이와 동시에 소자의 전류 점멸비를 높이기 위해서는 off 전류의 크기를 줄이는 것이 필수적이다. In order to improve the mobility of the top contact OTFTs, it is possible to improve the transfer characteristics of free carriers by the intermolecular hopping that determines the mobility of organic transistors by forming large grains in the channel portion. At the same time, it is essential to reduce the amount of off current to increase the device's current blink rate.
그러나, off 전류의 크기를 줄이기 위해서는 유기 트랜지스터가 off 영역에서 채널의 전기 전도도를 줄여서 채널 저항을 키우는 것이 필요한데, 이를 위해서는 오히려 작은 그레인 사이즈를 가지는 능동층을 형성 시키는 것이 필요하다. However, in order to reduce the magnitude of the off current, it is necessary for the organic transistor to increase the channel resistance by reducing the electrical conductivity of the channel in the off region, which is required to form an active layer having a small grain size.
결국, 유기 트랜지스터가 큰 이동도 특성을 얻기 위해서는 채널 영역에 큰 그레인의 유기 반도체 박막 형성이 요구되며, 반대로 낮은 off 전류를 얻기 위한 조건은 수 백 nm 크기의 유기 반도체 박막이 요구되는 서로 상반된 요구 상황을 만족시켜 줄 때 비로서 소자의 이동도와 전류 점멸비를 동시에 만족시킬 수가 있게 된다. As a result, organic transistors are required to form large grain organic semiconductor thin films in the channel region in order to obtain large mobility characteristics. On the contrary, conditions for obtaining low off current are in conflict with each other, where organic semiconductor thin films of several hundred nm size are required. When satisfying the ratio, the mobility of the element and the current flashing ratio can be satisfied simultaneously.
따라서, 본 발명에서는 유기 반도체의 채널 영역에서 전류 구동능력을 향상 시키기 위해서 기판의 온도를 섭씨 80 ℃에서 증착 속도를 0.3 Å/sec로 유지하면서 수 μm 크기의 제 1 유기 반도체 박막층(예 : 펜타신층) 그레인을 형성시킨 후에, 유기 트랜지스터의 off 전류 크기를 줄이기 위해서 제 1 유기 반도체 박막층 위에 다시 섭씨 20 ℃ 이하의 기판 온도에서 5 Å/sec 이상의 빠른 증착률을 이용해서 작은 그레인 사이즈를 가지는 제 2 유기 반도체 박막층(예 : 펜타신층)을 형성시키는 방법이 제공된다. Therefore, in the present invention, in order to improve the current driving capability in the channel region of the organic semiconductor, the first organic semiconductor thin film layer having a size of several μm (eg, pentacsin layer) while maintaining the deposition rate at 0.3 Å / sec at 80 ° C. After the formation of the grain, the second organic having a small grain size using a fast deposition rate of 5 kW / sec or more at a substrate temperature of 20 ° C. or less again on the first organic semiconductor thin film layer in order to reduce the off current magnitude of the organic transistor. A method of forming a semiconductor thin film layer (eg, pentacin layer) is provided.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명에 따른 이중 유기 박막층을 갖는 트랜지스터의 제조 공정 단면도로서, 먼저, 도 1a와 같이, 기판(10)의 상부에 스퍼터링법이나 진공 증착법 등을 통하여 게이트 전극 물질을 증착한 다음, 사진 공정과 에칭 공정을 이용해서 원하는 부분만 게이트 전극(20)으로 정의 한다.1A to 1D are cross-sectional views illustrating a process of manufacturing a transistor having a double organic thin film layer according to the present invention. First, as shown in FIG. 1A, a gate electrode material is deposited on a
이 때, 기판(10)은 산화막이 길러진 실리콘기판 또는 유리기판과 같은 무기물 기판 뿐만 아니라 PET(Poly Ethylene Terephthalate), PEN(Poly Ethyle Napthanate), PC(Poly Carbonate), PI(Poly Imide) 또는 PNB(Poly Nor Borneen)와 같은 가요성(flexible) 플라스틱 기판도 사용할 수 있다.At this time, the
또한, 게이트 전극 물질은 알루미늄, 니켈, 팔라듐, 크롬, 금 또는 백금과 같은 금속이 사용될 수 있을 뿐만 아니라 폴리 아닐린(polyanilne) 또는 PEDOT:PSS(폴리에틸렌디옥티오펜(PSS)으로 도핑된 폴리에틸레디옥시티오펜(PEDOT))와 같은 전도성 고분자 물질도 사용 가능하다. In addition, the gate electrode material may be a metal such as aluminum, nickel, palladium, chromium, gold, or platinum, as well as polyanilinne or PEDOT: PSS (polyethylenediothiophene (PSS) doped. Conductive polymer materials such as Citifen (PEDOT) can also be used.
다음은, 상기 게이트 전극(20)을 감싸면서, 상기 기판(10)의 상부에 게이트 절연막(30)을 덮는다(도 1b).Next, the
여기서, 유기 트랜지스터를 위한 게이트 절연막도 상기 기판(10)의 종류에 따라, 무기물 기판일 경우에는 Al2O3, HfO2 또는 BZT(Barium Zirconate Titanate)등과 같은 고유전율 물질 또는 일반적으로 많이 사용되는 산화막인 SiO2 나 Si3N4
와 같은 무기물 절연막을 사용하고, 가요성(flexible) 플라스틱 기판일 경우는 deep UV(220~250 nm)에 감광성을 가지는 PMMA(Poly Methyl Meth Acrylate) 또는 암모늄 중크롬산염(ammonium dichromate)이 첨가된 PVA(Poly Vinyl Alchol)이거나 PVP(Poly-4-Vinyl Phenol), 폴리아미드(polyimide) 또는 파릴렌(parylene)와 같은 고분자 절연막을 사용하는 것이 바람직하다. 그러나, 경우에 따라서는 앞에서 언급한 무기물 절연막과 고분자(유기물) 절연막의 혼합형태인 다층 게이트 절연막도 사용할 수 있다. Here, the gate insulating film for the organic transistor also depends on the type of the
그리고, 상기 게이트 절연막(30) 물질이 산화막(SiO2)처럼 친수성 물질일 경우, 차후 공정 즉, 제 1 유기 반도체 박막층을 형성할 때 유기물(예 : 펜타신)의 그레인 사이즈가 크게 성장되지 못하는 문제가 발생할 수 있으므로, 차후 공정을 진행하기 전에 상기 게이트 절연막(30)의 상부를 표면처리하는 단계를 더 거치는 것이 바람직하다(도 1b). 이 때, 표면 처리 물질로는 OTS(Octadecyl Trichloro Silane), 1-hexdecanethiol, 희석된 PMMA(Poly Methyl Meth Acrylate) 또는 α-methyl(poly styrene)을 사용할 수 있다.In addition, when the material of the
다음은, 본 발명의 핵심 부분인 이중 증착 과정으로, 도 1c와 같이, 상기 게이트 절연막(30) 상부 또는 상기 표면 처리 박막(40) 상부에 먼저 제 1 유기 반도체 박막층(50)을 형성한 다음에, 별도로 상기 제 1 유기 반도체 박막층(50) 상부에 제 2 유기 반도체 박막층(60)을 형성하는 이중 유기 박막층 형성 단계를 거친다.Next, a dual deposition process, which is a core part of the present invention, as shown in FIG. 1C, first forming the first organic semiconductor
이중 유기 박막층 형성 단계에 있어 중요한 점은 각 층의 유기 반도체 박막층 형성시 공정조건을 서로 달리하여, 각 층에 성장된 유기 반도체의 그레인 사이즈가 서로 다르게 하는 것이다.An important point in the step of forming the organic thin film layer is that the grain size of the organic semiconductor grown in each layer is different from each other by varying the process conditions in forming the organic semiconductor thin film layer of each layer.
제 1 유기 반도체 박막층의 그레인 사이즈는 소자의 전류 구동능력을 높이기 위해 즉, 채널의 이동도를 높이기 위해 되도록 크게 성장시키고, 제 2 유기 반도체 박막층의 그레인 사이즈는 off 전류(게이트와 소스 사이의 전압이 0(zero) 일 경우 소스와 드레인 사이에 흐르는 전류)를 줄이기 위해 즉, 소스와 드레인 사이의 저항을 높이기 위해 되도록 작게 성장시킨다.The grain size of the first organic semiconductor thin film layer is grown as large as possible to increase the current driving capability of the device, that is, to increase the mobility of the channel, and the grain size of the second organic semiconductor thin film layer is the off current (the voltage between the gate and the source is If it is zero, it is grown as small as possible to reduce the current flowing between the source and the drain), that is, to increase the resistance between the source and the drain.
보다 바람직하게는 제 1 유기 반도체 박막층의 그레인 사이즈는 3 내지 5 μm 정도의 크기로, 제 2 유기 반도체 박막층의 그레인 사이즈는 제 1 유기 반도체 박막층의 그레인 사이즈보다 5 내지 100 배 더 작게 성장시키는 것이 좋다.More preferably, the grain size of the first organic semiconductor thin film layer is about 3 to 5 μm, and the grain size of the second organic semiconductor thin film layer is 5 to 100 times smaller than the grain size of the first organic semiconductor thin film layer. .
이러한 각 층의 그레인 사이즈 성장을 조절하는 핵심 공정조건은 공정온도와 증착률이다. 이는 특히, thermal evaporation 장비를 이용할 때 중요한 공정변수가 된다. 최근, 유기 반도체 물질을 증착하는 장비가 계속 개발되고 있는바, 이러한 새로운 증착장비를 이용할 경우 핵심 공정조건은 달라 질지라도 각 층의 그레인 사이즈 조절은 마찬가지로 할 수 있다. 즉, 어느 증착장비를 이용하더라도 유기 반도체 물질의 그레인 사이즈 조절을 할 수 있으면 된다.The key process conditions that control grain size growth in each of these layers are process temperature and deposition rate. This is an important process variable, especially when using thermal evaporation equipment. Recently, equipment for depositing organic semiconductor materials has been continuously developed. With this new deposition equipment, the grain size of each layer can be adjusted similarly even if the key process conditions are different. In other words, the grain size of the organic semiconductor material can be adjusted using any deposition equipment.
thermal evaporation 장비를 이용하여 공정온도에 따른 그레인 사이즈의 차이와 그레인 사이즈 차이에 따른 전기적 특성을 알아보기 위해 다음과 같은 실험을 하였다.The following experiments were conducted to investigate the difference in grain size and the electrical characteristics according to grain size by using the thermal evaporation equipment.
먼저, 기판의 온도를 80 ℃ 및 20 ℃로 나누어 각각에 동일하게 유기 반도체 물질인 펜타신을 증착율은 0.3 Å/sec로 하여 500 Å씩 증착해서 제작한 유기 트랜지스터의 전류전달 특성을 얻었는데, 그 결과는 도 2(80 ℃의 경우)와 도 3(20 ℃ 의 경우)과 같다. 이 때, 제작한 소자의 크기는 채널의 폭은 150 μm 이며, 채널의 길이는 20 에서 1.8 μm까지 스케일 다운된 것이다. First, the current transfer characteristics of the organic transistor fabricated by dividing the temperature of the substrate into 80 DEG C and 20 DEG C and depositing pentacin, which is an organic semiconductor material, by 500 Å with a deposition rate of 0.3 Å / sec were obtained. Are the same as in Fig. 2 (80 ° C.) and Fig. 3 (20 ° C.). At this time, the size of the fabricated device is 150 µm wide and the channel length is scaled down from 20 to 1.8 µm.
한편, 80 ℃ 에서 증착된 펜타신의 평균 그레인 사이즈는, 도 4a에서 보여 주는 것처럼, 3 내지 5 μm 이며, 20 ℃ 에서 증착된 펜타신의 평균 그레인 사이즈는, 도 4b에서 보여 주는 것처럼, 수 백 nm 수준이다. On the other hand, the average grain size of pentacin deposited at 80 ° C. is 3 to 5 μm, as shown in FIG. 4A, and the average grain size of pentacin deposited at 20 ° C. is several hundred nm, as shown in FIG. 4B. to be.
그리고, 도 5a와 도 5b는 새도우 마스크로 형성된 채널 길이가 1.8 μm인 소자를 보여주는데, 섭씨 80 ℃에서 증착된 펜타신의 평균 그레인 사이즈(도 5a)는 섭씨 20 ℃에서 증착된 펜타신의 그레인 사이즈(도 5b) 보다 25 내지 50 배 정도 더 크기 때문에 같은 채널 길이인 1.8 μm 안에서 펜타신의 그레인 숫자의 차이를 확실히 확인 할 수가 있다. 5A and 5B show a device having a channel length of 1.8 μm formed with a shadow mask, in which the average grain size of pentacin deposited at 80 ° C. (FIG. 5A) is the grain size of pentacin deposited at 20 ° C. (FIG. 5A). Since it is 25 to 50 times larger than 5b), it is possible to confirm the difference in the number of grains of pentacin within the same channel length of 1.8 μm.
유기 트랜지스터의 전류전달 특성을 보다 상세히 분석하여 보면, 도 2와 도3 에서 보여 주듯이, 소자의 채널 길이가 20 에서 1.8 μm로 줄어 들수록, 전류 구동능력은 10 배 이상 증가됨을 알 수 있다. 그러나, 도 3에서 보여 주듯이, 그레인 사이즈가 수 백 nm인 펜타신 트랜지스터의 경우에는 채널 길이가 1.8 μm일 때도 off 전류의 크기는 수 십 pA 수준을 보여 주지만, 평균 그레인 사이즈가 3 내지 5μm인 펜타신 트랜지스터는, 도 2에서 보여 주는 것처럼, 채널 길이가 10μm 이하가 되면서 소자가 꺼져야 하는 공핍 상태에서도 수십에서 수 백 nA 수준의 높은 off 전류가 발생함을 확인 할 수 있다. 반면에 80 ℃에서 증착된 그레인 사이즈가 3 내지 5 μm 범위를 가지는 펜타신 트랜지스터의 소자 전류 구동능력은 20 ℃에서 증착된 그레인 사이즈가 수 백 nm인 펜타신 트랜지스터 보다도 같은 소자의 크기를 가질 경우에 비해 5 배 이상 전류구동 능력이 향상됨을 확인 할 수가 있다. 또한, 섭씨 80 ℃와 섭씨 20 ℃에서 증착된 펜타신의 평균 전기 전도도는 VGS=0 V와 VDS=-3 V에서 각각 (4.7±3.2)×10-6 S/cm와 (2.4±1.7)×10-8 S/cm이다. 따라서, 그레인 사이즈가 클수록 또는 채널 길이가 펜타신의 그레인 사이즈에 가깝게 줄어들어 스케일 다운 될수록 채널 저항이 작아져 on 전류가 커져서 상대적으로 전류 점멸비도 커질 수 있음을 알 수 있다.Analyzing the current transfer characteristics of the organic transistor in more detail, as shown in Figures 2 and 3, it can be seen that as the channel length of the device is reduced from 20 to 1.8 μm, the current driving capability is increased by more than 10 times. However, as shown in FIG. 3, in the case of pentacin transistors having a grain size of several hundred nm, even when the channel length is 1.8 μm, the magnitude of the off current shows tens of pA, but a penta having an average grain size of 3 to 5 μm is shown. As shown in FIG. 2, the new transistor has a high off current of several tens to hundreds of nA even in a depletion state in which the device is turned off while the channel length is 10 μm or less. On the other hand, the device current driving capability of the pentacin transistor with grain size deposited at 80 ° C in the range of 3 to 5 μm has the same device size as the pentacin transistor with grain size deposited at 20 ° C of several hundred nm. It can be confirmed that the current driving ability is improved by more than 5 times. In addition, the average electrical conductivity of pentacin deposited at 80 ° C and 20 ° C was (4.7 ± 3.2) × 10 -6 S / cm and (2.4 ± 1.7) at V GS = 0 V and V DS = -3 V, respectively. X10 -8 S / cm. Therefore, it can be seen that as the grain size increases or the channel length decreases to the grain size of the pentacin, and scales down, the channel resistance decreases and the on current increases, so that the current flicker ratio may also increase.
상기와 같은 실험을 통하여 펜타신의 그레인 사이즈는 공정온도에 달려있고 펜타신 트랜지스터의 이동도는 펜타신의 그레인 사이즈에 의존되는 것을 알 수 있었다.Through the above experiment, it was found that the grain size of pentacin depends on the process temperature and the mobility of the pentacin transistor depends on the grain size of pentacin.
thermal evaporation 장비를 이용하여 증착률(증착속도)에 따른 그레인 사이즈의 성장 차이도 실험을 통하여 확인 하였으나, 그 결과는 공정온도를 변수로 한 것과 유사한 결과를 얻어 이에 관한 상세한 설명은 생략한다. 다만, 결과만 언급한다면, 증착률을 높일수록 그레인 사이즈는 작아진다. 이는 증착된 펜타신 분자들이 표면에서 확산되면서 큰 그레인을 형성할 충분한 시간을 줄 수 없기 때문에 작은 그레인으로 성장된다.The growth difference of grain size according to the deposition rate (deposition rate) was also confirmed through experiments using thermal evaporation equipment, but the result is similar to the process temperature as a variable, and detailed description thereof is omitted. However, if only the results are mentioned, the higher the deposition rate, the smaller the grain size. This grows into small grains because the deposited pentacin molecules do not give enough time to diffuse into the surface and form large grains.
상기와 같은 실험을 토대로, 본 발명의 이중 증착 방법을 개발하였는데, 이에 대한 구체적인 실시예를 기술하면 다음과 같다.Based on the experiment as described above, the dual deposition method of the present invention was developed, the specific embodiment for this is described as follows.
먼저, thermal evaporation 장비를 이용하여 펜타신으로 기판의 온도는 80 ℃로 유지한 상태에서 증착률은 0.3 Å/sec 이하로 100 Å을 증착하여 제 1 유기 반도체 박막층(50)을 형성한 다음, 같은 장비로 동일한 물질을 기판의 온도를 20 ℃로 떨어트린 상태에서 증착률은 5 Å/sec 이상을 유지하면서 나머지 400 Å을 증착하여 제 2 유기 반도체 박막층(60)을 형성 하였다. 이렇게 두 단계의 공정을 거친 후, 게이트 절연막과 채널 경계면에 있는 펜타신 그레인 사이즈는, 도 7a와 같이, 수 μm이고, 소스 전극과 드레인 전극이 접촉할 부분의 그레인 사이즈는, 도 7b와 같이, 수 백 nm의 범위에 있음을 AFM 사진도를 통하여 확인할 수 있다.First, the first organic semiconductor
나아가, 상기와 같은 본 발명의 이중 증착 방법에 의하여 제조된 소자의 전류전달 특성은, 도 6에서 보여주는 바와 같이, 전류의 구동능력은 거의 80 ℃에서 증착된 것과 같고, off 전류는 20 ℃에서 증착된 것과 같은 결과를 얻었다. 이는, 이중 증착 방법을 통하여, 도 7a와 같이, 게이트 절연막과 채널의 경계면의 홀 전달 특성을 결정하는 펜타신의 그레인 사이즈가 수 μm 수준으로 성장했기 때문에 이동도가 향상 되었고, 반면에 도 7b에서 처럼 소스와 드레인의 접촉 부분에서는 수 백 nm 사이즈의 펜타신이 성장 되었기 때문에 off 특성이 좋아지게 되었음을 알 수 있다.Furthermore, the current transfer characteristics of the device manufactured by the dual deposition method of the present invention as described above, as shown in Figure 6, the driving capability of the current is as deposited at almost 80 ℃, off current is deposited at 20 ℃ The same result was obtained. This is because, through the dual deposition method, as shown in FIG. 7A, the mobility of pentacin, which determines the hole transport characteristics of the interface between the gate insulating layer and the channel, has been increased to several μm, and the mobility is improved. In the contact portion between the source and the drain, a few hundred nm size pentacene was grown, indicating that the off characteristics were improved.
본 발명을 위한 사전 실험과 본 발명의 이중 증착 방법을 통하여 소자를 제작하여 전기적인 특성을 비교하여 보면, 도 8과 같다. 이중 증착 방법을 통하여 소자를 제작 했을 때는 소자의 전기적인 이동도 특성은 수 μm 크기의 펜타신 그레인 사이즈를 가지는 소자와 거의 유사한 성능의 수준을 보여 줄 뿐만 아니라, 전류의 점멸비에서는 수 백 nm 크기의 펜타신 그레인 사이즈를 가지는 소자와 유사한 우수한 특성을 보여 준다. 결국, 본 발명의 이중 증착 방법을 통하여 펜타신의 그레인 사이즈를 채널 영역에서 조절 가능해 짐으로 인해서 좋은 이동도 특성과 off 전류의 수준을 둘 다 향상 시킬 수 있는 방법을 얻게 되었다. When comparing the electrical characteristics of the device manufactured by the preliminary experiment for the present invention and the dual deposition method of the present invention, it is as shown in FIG. When the device is fabricated through the double deposition method, the electrical mobility of the device shows a level of performance almost similar to that of a device having a pentacin grain size of several μm, and several hundred nm at the current blink ratio. Shows excellent properties similar to devices with pentacin grain size. As a result, the grain size of the pentacin can be adjusted in the channel region through the dual deposition method of the present invention to obtain a method capable of improving both the good mobility characteristics and the level of off current.
상기 제 1 및 제 2 유기 반도체 박막층의 물질은 펜타신(pentacene) 이외에 알파젝시시오펜(α-sexithiophene:α-6T),헥사데카프루오로프탈로시아닌(hexadecfluorophtalocyanine: F16CuPc) 또는 벅민스터플러렌 (buckminsterfullerene: C60)도 가능하며, 제 2 유기 반도체 박막층의 물질은 제 1 유기 반도체 박막층의 물질과 다른 것으로 할 수도 있으나, 같은 물질로 하는 것이 공정상 더 용이 하다.The material of the first and second organic semiconductor thin film layers may include alpha-sexithiophene (α-6T), hexadeccafluorolophthalocyanine (F 16 CuPc) or buckminster fullerene (pentacene). buckminsterfullerene (C 60 ) is also possible, and the material of the second organic semiconductor thin film layer may be different from that of the first organic semiconductor thin film layer, but it is easier to process the same material.
마지막으로, 상기 제 2 유기 반도체 박막층 상부에 소스 전극과 드레인 전극을 상호 이격시켜 형성하면 이중 유기 박막층을 갖는 트랜지스터의 기본 구조가 완성된다(도 1d). 이 때, 소스 전극 및 드레인 전극은 일함수가 높은 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni) 또는 전도성 고분자등의 물질을 사용할 수 있다.Finally, when the source electrode and the drain electrode are formed to be spaced apart from each other on the second organic semiconductor thin film layer, the basic structure of the transistor having the double organic thin film layer is completed (FIG. 1D). In this case, the source electrode and the drain electrode may use a material such as gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), or a conductive polymer having a high work function.
본 발명은 top contact 유기 트랜지스터의 전류 구동능력과 소자의 스피드를 향상 시키기 위해 소자의 채널 길이를 줄이는 시도를 할 때, 전류의 점멸비가 나빠지고, 이동도가 감소하는 문제점을 극복하기 위하여 개발된 이중 증착 방법에 의한 유기 트랜지스터 제조방법에 관한 것이다.The present invention has been developed to overcome the problem that the current flickering ratio and the mobility decrease when attempting to reduce the channel length of the device to improve the current driving capability of the top contact organic transistor and the speed of the device. An organic transistor manufacturing method by a vapor deposition method.
이 방법에 의하여, top contact 유기 트랜지스터의 이동도와 전류 점멸비를 동시에 향상 시킬 수 있을 뿐만 아니라, 스케일 다운이 얼마든지 가능하게 되어 유기 트랜지스터를 이용한 집적회로의 집적도를 더 한층 높일 수 있게 되었다. By this method, not only can the mobility of the top contact organic transistor and the current blink ratio be improved at the same time, but also the scale-down can be made as much as possible, and the integration degree of the integrated circuit using the organic transistor can be further increased.
나아가, 같은 면적을 차지하더라도 더 높아진 전류 구동능력에 의해서 좀 더 빠르고 높은 전류 구동능력을 요구하는 flexible AMOLED나 RFID(rf identification tag)에 대한 응용도 가능하게 되었다. Furthermore, even with the same area, the higher current driving capability enables flexible AMOLED or RFID (rf identification tag) applications that require faster and higher current driving capability.
본 발명은 구체적인 예에 대해서만 상세히 설명 되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다. 특히, 본 발명은 이중 유기 박막층을 갖는 트랜지스터의 제조방법에 관하여 작성되었으나, 본 발명의 실시로 제조된 이중 유기 박막층을 갖는 트랜지스터도 당연히 본 발명에 의하여 보호 받을 수 있음은 특허법상 자명하다. Although the present invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the present invention, and such modifications and modifications belong to the appended claims. In particular, although the present invention has been made with respect to a method of manufacturing a transistor having a double organic thin film layer, it is obvious in the patent law that a transistor having a double organic thin film layer manufactured by the practice of the present invention can naturally also be protected by the present invention.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101338A KR100736360B1 (en) | 2004-12-03 | 2004-12-03 | Fabrication methods for Double Organic Thin Film Transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101338A KR100736360B1 (en) | 2004-12-03 | 2004-12-03 | Fabrication methods for Double Organic Thin Film Transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060062482A KR20060062482A (en) | 2006-06-12 |
| KR100736360B1 true KR100736360B1 (en) | 2007-07-06 |
Family
ID=37158631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101338A KR100736360B1 (en) | 2004-12-03 | 2004-12-03 | Fabrication methods for Double Organic Thin Film Transistors |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100736360B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100824065B1 (en) * | 2007-02-23 | 2008-05-07 | 재단법인서울대학교산학협력재단 | Photosensitive organic thin film transistor |
| CN113355745A (en) * | 2021-05-21 | 2021-09-07 | 陕西宇腾电子科技有限公司 | Method for optimizing electric characteristics of thin film transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255669A (en) * | 1989-08-17 | 1991-11-14 | Mitsubishi Electric Corp | Field effect transistor and liquid crystal display provided therewith |
| JP2002359374A (en) | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | Organic semiconductor device and its manufacturing method |
| JP2004031801A (en) | 2002-06-27 | 2004-01-29 | Nippon Hoso Kyokai <Nhk> | Organic transistor, organic electronic device and its manufacturing method |
| JP2004165427A (en) | 2002-11-13 | 2004-06-10 | Konica Minolta Holdings Inc | Organic thin film transistor element |
-
2004
- 2004-12-03 KR KR1020040101338A patent/KR100736360B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03255669A (en) * | 1989-08-17 | 1991-11-14 | Mitsubishi Electric Corp | Field effect transistor and liquid crystal display provided therewith |
| JP2002359374A (en) | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | Organic semiconductor device and its manufacturing method |
| JP2004031801A (en) | 2002-06-27 | 2004-01-29 | Nippon Hoso Kyokai <Nhk> | Organic transistor, organic electronic device and its manufacturing method |
| JP2004165427A (en) | 2002-11-13 | 2004-06-10 | Konica Minolta Holdings Inc | Organic thin film transistor element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060062482A (en) | 2006-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8847313B2 (en) | Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates | |
| Klauk et al. | Pentacene organic thin-film transistors for circuit and display applications | |
| US6867117B2 (en) | Organic device including semiconducting layer aligned according to microgrooves of photoresist layer | |
| US7329897B2 (en) | Organic thin film transistor and method of manufacturing the same | |
| US7482623B2 (en) | Organic semiconductor film and organic semiconductor device | |
| US20120256168A1 (en) | Semiconductor Devices And Methods Of Manufacturing The Same | |
| TW200843118A (en) | Ambipolar transistor design | |
| EP2110856A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
| KR100538542B1 (en) | Organic thin film transistors and method for manufacturing the same | |
| KR100668615B1 (en) | Organic Thin Film Transistor having a surface modifying layer and manufacturing method thereof | |
| JP2007027525A (en) | Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film | |
| WO2013065276A1 (en) | Organic single crystal film, organic single crystal film array, and semiconductor device including an organic single crystal film | |
| KR100736360B1 (en) | Fabrication methods for Double Organic Thin Film Transistors | |
| US7972931B2 (en) | Top-gate thin-film transistors using nanoparticles and method of manufacturing the same | |
| Ramos et al. | Performance enhancement in N-channel organic field-effect transistors using ferroelectric material as a gate dielectric | |
| JP4767856B2 (en) | Method for manufacturing field effect transistor | |
| US7211463B2 (en) | Process to improve carrier mobility of organic semiconductor | |
| KR100982952B1 (en) | Organic Thin Film Transistor to Prevent Short Channel Effect and Method for Fabricating thereof and Thin Film Transistor Array Substrate | |
| US20070262297A1 (en) | Organic thin-film transistor device and corresponding manufacturing method | |
| JP2007150031A (en) | Thin-film transistor, and method of manufacturing same | |
| Opoku et al. | Solution processable nanowire field-effect transistors | |
| KR102622982B1 (en) | Organic thin film transistor and method for fabricating the same | |
| Han et al. | Paper Transistors with Organic Ferroelectric P (VDF-TrFE) Thin Films Using a Solution Processing Method | |
| Zschieschang et al. | Organic thin film transistors with printed gate electrodes | |
| KR100730223B1 (en) | Manufacturing method of organic tft |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130611 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140613 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |