JP2012169419A - Organic thin-film transistor - Google Patents

Organic thin-film transistor Download PDF

Info

Publication number
JP2012169419A
JP2012169419A JP2011028544A JP2011028544A JP2012169419A JP 2012169419 A JP2012169419 A JP 2012169419A JP 2011028544 A JP2011028544 A JP 2011028544A JP 2011028544 A JP2011028544 A JP 2011028544A JP 2012169419 A JP2012169419 A JP 2012169419A
Authority
JP
Japan
Prior art keywords
organic thin
film transistor
thin film
insulating film
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011028544A
Other languages
Japanese (ja)
Inventor
Yoshihide Fujisaki
好英 藤崎
Daisuke Kumaki
大介 熊木
Shizuo Tokito
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2011028544A priority Critical patent/JP2012169419A/en
Publication of JP2012169419A publication Critical patent/JP2012169419A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an organic thin-film transistor in which a dielectric voltage of a gate insulator can be increased and which can be operated on a low voltage.SOLUTION: The organic thin-film transistor includes a gate electrode 20 and a gate insulator 30 formed on the gate electrode. The gate insulator has a laminated structure in which a polymer insulating film 32 is formed on a self-assembled molecular film 31.

Description

本発明は、有機薄膜トランジスタに関し、特に、ゲート電極上にゲート絶縁膜が形成された有機薄膜トランジスタに関する。   The present invention relates to an organic thin film transistor, and more particularly to an organic thin film transistor in which a gate insulating film is formed on a gate electrode.

近年、フレキシブル化、軽量化などの視点から、有機半導体を用いたトランジスタ(有機TFT、Thin Film Transistor)の研究が盛んになっている。一般に、有機半導体を用いる場合、溶液からの塗布成膜が可能となり、各種印刷法を使った大面積プロセスを適用することができ、大幅な低コスト化が可能となる。また、低温作製プロセスであるため、プラスチックなどのフレキシブル基板を利用できると言った利点もある。   In recent years, research on transistors using organic semiconductors (organic TFTs, thin film transistors) has become active from the viewpoint of flexibility and weight reduction. In general, when an organic semiconductor is used, a coating film can be formed from a solution, a large area process using various printing methods can be applied, and the cost can be greatly reduced. In addition, since it is a low-temperature manufacturing process, there is an advantage that a flexible substrate such as plastic can be used.

有機TFTの応用分野は広く、有機EL(Electro Luminescence)ディスプレイ、液晶、電子ペーパー等表示デバイスをアクティブ駆動させる駆動素子として、また、RFID(Radio Frequency Identification)タグやセンサー等への応用も検討されている。しかしながら、現状の有機TFTは、移動度、動作電圧、駆動安定性において実用的なレベルに到達していない。そのため、有機半導体のみならず、素子構成、作製プロセス等、様々な角度からの改良が急務となっている。   The field of application of organic TFT is wide, and it is considered as a driving element that actively drives display devices such as organic EL (Electro Luminescence) display, liquid crystal, and electronic paper, and application to RFID (Radio Frequency Identification) tags, sensors, etc. Yes. However, the current organic TFT has not reached a practical level in terms of mobility, operating voltage, and driving stability. Therefore, there is an urgent need to improve not only organic semiconductors but also various aspects such as element configuration and manufacturing process.

有機TFTは、一般的に駆動電圧が高いことが問題となっており、その動作電圧が数10V〜100V程度である特性が報告されている。実際の電子デバイスでは、ロジック回路等に用いる場合で5V以下、ディスプレイ駆動回路で20V以下の動作電圧にする必要がある。   In general, organic TFTs have a problem of high driving voltage, and a characteristic that the operating voltage is about several tens to 100 V has been reported. In an actual electronic device, when used in a logic circuit or the like, it is necessary to set an operating voltage of 5 V or less and a display driving circuit of 20 V or less.

有機TFTの動作電圧を低くするためには、2つの方法がある。1つはゲート絶縁膜を薄くする方法で、具体的には、自己組織化単分子膜を用いる方法が提案されている(例えば、非特許文献1参照)。かかる非特許文献1に記載の方法によれば、自己組織化単分子膜をゲート絶縁膜として用いることで、ゲート絶縁膜の膜厚を数nm程度にすることができ、ゲート容量を大きくすることができる。これにより、有機TFTの動作電圧を3V以下まで大幅に下げることが可能となる。   There are two methods for reducing the operating voltage of the organic TFT. One is a method of thinning the gate insulating film. Specifically, a method using a self-assembled monomolecular film has been proposed (for example, see Non-Patent Document 1). According to the method described in Non-Patent Document 1, by using a self-assembled monomolecular film as a gate insulating film, the thickness of the gate insulating film can be reduced to about several nm, and the gate capacitance can be increased. Can do. As a result, the operating voltage of the organic TFT can be significantly reduced to 3 V or less.

もう1つの方法は、ゲート絶縁膜の誘電率を大きくする方法が挙げられる(例えば、非特許文献2参照)。かかる非特許文献2に記載の方法によれば、ゲート絶縁膜の誘電率を大きくすることで、少ない電圧でより多くの電流を流すことが可能になるため、有機TFTの動作電圧を低減することができる。   Another method is to increase the dielectric constant of the gate insulating film (for example, see Non-Patent Document 2). According to the method described in Non-Patent Document 2, it is possible to flow a larger amount of current with a small voltage by increasing the dielectric constant of the gate insulating film, thereby reducing the operating voltage of the organic TFT. Can do.

Nature, Vol.364, No. 6436, 1993年7月29日発行, p.745Nature, Vol.364, No. 6436, published July 29, 1993, p.745 Yoshiki Iino et al, "Organic Thin Film Transistors on a Plastic Substrate with Anodically Oxide High-Dielectric-Constant Insulators", Japanese Journal of Applied Physics, Vol. 42 (2003) pp. 299-304Yoshiki Iino et al, "Organic Thin Film Transistors on a Plastic Substrate with Anodically Oxide High-Dielectric-Constant Insulators", Japanese Journal of Applied Physics, Vol. 42 (2003) pp. 299-304

しかしながら、有機TFTで用いられる高分子絶縁材料は、誘電率の小さな材料がほとんどであり、有機TFTの動作電圧を下げる方法は、ゲート絶縁膜の膜厚を薄くする方法にほぼ限られており、上述の非特許文献2に記載の方法は現実的ではない。   However, most of the polymer insulating materials used in organic TFTs are materials with a small dielectric constant, and the method of reducing the operating voltage of organic TFTs is almost limited to the method of reducing the thickness of the gate insulating film, The method described in Non-Patent Document 2 described above is not realistic.

一方、上述の非特許文献1に記載された方法のように、ゲート絶縁膜を薄くして有機TFTの動作電圧を低減した場合、絶縁耐圧が低くなるという問題があった。非特許文献1で報告されている自己組織化単分子膜を使ったゲート絶縁膜は、膜厚が数nm程度であるため、およそ4V程度の電圧で絶縁破壊を起こしてしまう。そのため、この絶縁膜は動作電圧が20V程度となるディスプレイ駆動回路の有機TFTには用いることはできないという問題があった。また、高分子絶縁材料を薄膜化して動作電圧を低減することもできるが、高分子絶縁材料の絶縁耐圧は一般的に1MV/cm程度と低いため、ディスプレイ駆動回路に用いる場合、200nm程度までしか薄膜化できないという問題があった。   On the other hand, when the operating voltage of the organic TFT is reduced by thinning the gate insulating film as in the method described in Non-Patent Document 1 described above, there is a problem that the withstand voltage is lowered. Since the gate insulating film using the self-assembled monomolecular film reported in Non-Patent Document 1 has a film thickness of about several nanometers, dielectric breakdown occurs at a voltage of about 4V. Therefore, there is a problem that this insulating film cannot be used for an organic TFT of a display driving circuit whose operating voltage is about 20V. Although the operating voltage can be reduced by thinning the polymer insulating material, the dielectric breakdown voltage of the polymer insulating material is generally as low as about 1 MV / cm. There was a problem that the film could not be thinned.

そこで、本発明は、ゲート絶縁膜の絶縁耐圧を高めることができ、低電圧で動作させることができる有機薄膜トランジスタを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide an organic thin film transistor that can increase the withstand voltage of a gate insulating film and can be operated at a low voltage.

上記目的を達成するため、本発明の一態様に係る有機薄膜トランジスタは、ゲート電極と、該ゲート電極上に形成されたゲート絶縁膜とを有する有機薄膜トランジスタであって、
前記ゲート絶縁膜は、自己組織化単分子膜上に高分子絶縁膜が形成された積層構造を有することを特徴とする。
To achieve the above object, an organic thin film transistor according to an embodiment of the present invention is an organic thin film transistor having a gate electrode and a gate insulating film formed over the gate electrode,
The gate insulating film has a laminated structure in which a polymer insulating film is formed on a self-assembled monomolecular film.

また、前記自己組織化単分子膜は、リン酸系自己組織化単分子膜であってもよい。   The self-assembled monolayer may be a phosphate-based self-assembled monolayer.

また、前記リン酸系自己組織化単分子膜は、n−alkyl−PO(OH)(nは8以上の整数)で表される長鎖アルキル基を有してもよい。 The phosphate self-assembled monolayer may have a long-chain alkyl group represented by n-alkyl-PO (OH) 2 (n is an integer of 8 or more).

また、前記高分子絶縁膜は、疎水性を有する膜であってもよい。   The polymer insulating film may be a hydrophobic film.

また、前記ゲート電極はアルミニウムで構成され、表面が酸素プラズマ処理されていてもよい。   The gate electrode may be made of aluminum and the surface may be subjected to oxygen plasma treatment.

本発明によれば、ゲート絶縁膜の絶縁耐圧を向上させることができ、トランジスタ動作を低電圧で行わせることができる。   According to the present invention, the withstand voltage of the gate insulating film can be improved, and the transistor operation can be performed at a low voltage.

実施形態1に係る有機薄膜トランジスタの一例を示した断面構成図である。1 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor according to Embodiment 1. FIG. 実施形態1に係る有機薄膜トランジスタの製造方法の説明図である。図2(A)は、ゲート電極形成工程の一例を示した図である。図2(B)は、ゲート電極表面処理工程の一例を示した図である。図2(C)は、自己組織化単分子膜形成工程の一例を示した図である。図2(D)は、高分子ゲート絶縁膜形成工程の一例を示した図である。図2(E)は、ソース・ドレイン電極形成工程の一例を示した図である。図2(F)は、有機半導体層形成工程の一例を示した図である。It is explanatory drawing of the manufacturing method of the organic thin-film transistor which concerns on Embodiment 1. FIG. FIG. 2A illustrates an example of a gate electrode formation process. FIG. 2B is a diagram illustrating an example of a gate electrode surface treatment process. FIG. 2C is a diagram showing an example of a self-assembled monolayer forming process. FIG. 2D is a diagram showing an example of a polymer gate insulating film forming process. FIG. 2E is a diagram showing an example of a source / drain electrode formation step. FIG. 2F is a diagram illustrating an example of an organic semiconductor layer forming process. 実施形態2に係る有機薄膜トランジスタの一例を示した断面構成図である。5 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor according to Embodiment 2. FIG. 実施形態3に係る有機薄膜トランジスタの一例を示した断面構成図である。5 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor according to Embodiment 3. FIG. 実施例1及び比較例1、2に係る有機薄膜トランジスタのトランジスタ特性図である。図5(A)は、実施例1及び比較例1、2に係る有機薄膜トランジスタのゲート電圧に対するドレイン電流の変化特性図である。図5(B)は、実施例1及び比較例1、2に係る有機薄膜トランジスタのゲート電圧に対するゲート電流の変化特性図である。It is a transistor characteristic view of the organic thin-film transistor concerning Example 1 and Comparative Examples 1 and 2. FIG. 5A is a graph showing the change characteristics of the drain current with respect to the gate voltage of the organic thin film transistors according to Example 1 and Comparative Examples 1 and 2. FIG. 5B is a change characteristic diagram of the gate current with respect to the gate voltage of the organic thin film transistor according to Example 1 and Comparative Examples 1 and 2. 実施例2及び比較例3、4に係る有機薄膜トランジスタの電流電圧特性の測定結果を示した図である。It is the figure which showed the measurement result of the current voltage characteristic of the organic thin-film transistor which concerns on Example 2 and Comparative Examples 3 and 4. FIG.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

〔実施形態1〕
図1は、本発明の実施形態1に係る有機薄膜トランジスタ(以下、「有機TFT」と呼んでもよいこととする。)の一例を示した断面構成図である。図1において、実施形態1に係る有機薄膜トランジスタは、絶縁基板10と、ゲート電極20と、ゲート絶縁膜30と、ソース電極40と、ドレイン電極41と、有機半導体層50とを有する。また、ゲート絶縁膜30は、自己組織化単分子膜31と、高分子ゲート絶縁膜32とを有する。
Embodiment 1
FIG. 1 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor (hereinafter, may be referred to as “organic TFT”) according to Embodiment 1 of the present invention. In FIG. 1, the organic thin film transistor according to the first embodiment includes an insulating substrate 10, a gate electrode 20, a gate insulating film 30, a source electrode 40, a drain electrode 41, and an organic semiconductor layer 50. The gate insulating film 30 includes a self-assembled monomolecular film 31 and a polymer gate insulating film 32.

図1において、絶縁基板10上にゲート電極20が形成され、ゲート電極20上に自己組織化単分子膜31が形成され、自己組織化単分子膜31上に高分子ゲート絶縁膜32が形成された積層構造を有している。また、ソース電極40及びドレイン電極41は、高分子ゲート絶縁膜32の表面上の、上面視的にゲート電極20の両端を覆うような位置に形成されている。また、ソース電極40とドレイン電極41との間の高分子ゲート絶縁膜32上には、有機半導体層50が形成されており、有機半導体層50は、ソース電極40とドレイン電極41の内側端部を覆っている。図1に示す構造は、ボトムゲート・ボトムコンタクト構造と呼ばれる構造である。   In FIG. 1, a gate electrode 20 is formed on an insulating substrate 10, a self-assembled monomolecular film 31 is formed on the gate electrode 20, and a polymer gate insulating film 32 is formed on the self-assembled monomolecular film 31. Have a laminated structure. The source electrode 40 and the drain electrode 41 are formed on the surface of the polymer gate insulating film 32 so as to cover both ends of the gate electrode 20 in a top view. In addition, an organic semiconductor layer 50 is formed on the polymer gate insulating film 32 between the source electrode 40 and the drain electrode 41, and the organic semiconductor layer 50 has inner end portions of the source electrode 40 and the drain electrode 41. Covering. The structure shown in FIG. 1 is a structure called a bottom gate / bottom contact structure.

絶縁基板10は、絶縁材料からなる種々の基板で構成されてよいが、例えば、石英、シリコンなどのガラス基板、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン、ポリカーボネート等のプラスチックフィルム等を用いることが出来る。また、表面が絶縁性処理されていれば、金属フォイル等も絶縁基板10として用いることができる。   The insulating substrate 10 may be composed of various substrates made of an insulating material. For example, a glass substrate such as quartz or silicon, polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polyimide Plastic films such as (PI), polyetherimide (PEI), polystyrene (PS), polyvinyl chloride (PVC), polyethylene (PE), polypropylene (PP), nylon, and polycarbonate can be used. Further, a metal foil or the like can be used as the insulating substrate 10 as long as the surface is treated with an insulating treatment.

ゲート電極20は、実施形態1に係る有機薄膜トランジスタの入力となる電極であり、例えば、アルミニウムで構成されてよい。ゲート電極20の表面上には、自己組織化単分子膜31が形成されるが、ゲート電極20の表面は、自己組織化単分子膜31を積層形成するために、必要な表面処理が施されてよい。   The gate electrode 20 is an electrode serving as an input of the organic thin film transistor according to the first embodiment, and may be made of aluminum, for example. A self-assembled monolayer 31 is formed on the surface of the gate electrode 20. The surface of the gate electrode 20 is subjected to a necessary surface treatment in order to form the self-assembled monolayer 31 in a stacked manner. It's okay.

ゲート絶縁膜30は、ゲート電極20の周囲を覆ってゲート電極20を絶縁する膜である。本実施形態に係る有機薄膜トランジスタのゲート絶縁膜30は、自己組織化単分子膜31上に高分子ゲート絶縁膜32が積層形成された積層構造を有する。有機薄膜トランジスタにおいては、ゲート電極20に電圧が印加されたときに、有機半導体層50にチャネルが形成され、ソース電極40とドレイン電極41との間が導通してトランジスタ動作を行うが、ゲート絶縁膜30の絶縁耐圧が、実際の回路に要求される耐圧よりも低いと、有機薄膜トランジスタを実際の回路中のデバイスとして動作させることができない。本実施形態に係る有機薄膜トランジスタにおいては、自己組織化単分子膜31上に高分子ゲート絶縁膜32を形成する積層構造を採用することにより、ゲート絶縁膜30の絶縁耐圧を高めている。   The gate insulating film 30 is a film that covers the periphery of the gate electrode 20 and insulates the gate electrode 20. The gate insulating film 30 of the organic thin film transistor according to the present embodiment has a stacked structure in which a polymer gate insulating film 32 is stacked on a self-assembled monomolecular film 31. In the organic thin film transistor, when a voltage is applied to the gate electrode 20, a channel is formed in the organic semiconductor layer 50, and the source electrode 40 and the drain electrode 41 are electrically connected to perform transistor operation. If the dielectric strength of 30 is lower than that required for an actual circuit, the organic thin film transistor cannot be operated as a device in the actual circuit. In the organic thin film transistor according to this embodiment, the withstand voltage of the gate insulating film 30 is increased by adopting a stacked structure in which the polymer gate insulating film 32 is formed on the self-assembled monolayer 31.

自己組織化単分子膜31は、絶縁基板10に特定の処理を施すと、化学反応により、有機分子が自ら1分子分だけ付着してゆくという性質を有する膜であり、このような性質を有する膜として、例えば、リン酸系の自己組織化単分子膜31が知られている。自己組織化単分子膜31は、欠陥が非常に少なく、均一性が非常に高い膜を形成することができるという利点を有する。しかしながら、厚さ方向への成長性が無く、膜厚を厚く形成することができない。よって、自己組織化単分子膜31は、厚さがほぼ一定に定まってしまい、例えば、数nm程度の厚さの膜しか形成できない。この場合、2〜3V程度の絶縁耐圧を得ることができるが、ディスプレイの駆動回路では、20Vの耐圧が要求されるため、このままでは実際の回路に用いることができない。   The self-assembled monolayer 31 is a film having such a property that, when a specific treatment is performed on the insulating substrate 10, organic molecules adhere to one molecule by a chemical reaction. As a film, for example, a phosphate-based self-assembled monolayer 31 is known. The self-assembled monolayer 31 has an advantage that a film with very few defects and extremely high uniformity can be formed. However, there is no growth property in the thickness direction, and a thick film cannot be formed. Therefore, the thickness of the self-assembled monomolecular film 31 is almost constant, and for example, only a film having a thickness of about several nm can be formed. In this case, although a dielectric breakdown voltage of about 2 to 3 V can be obtained, the display drive circuit requires a breakdown voltage of 20 V, and cannot be used in an actual circuit as it is.

そこで、本実施形態に係る有機薄膜トランジスタにおいては、自己組織化単分子膜31の上に、高分子ゲート絶縁膜32を積層形成し、ゲート絶縁膜30を構成している。高分子ゲート絶縁膜32は、ピンホール等の欠陥が多く、単体で用いると大きな絶縁耐圧を得ることができないが、自己組織化単分子膜31と異なり、厚さ方向に成長させて成膜することが可能であり、膜の厚さを制御することができるという利点を有する。よって、自己組織化単分子膜31の上に必要な厚さで成膜することにより、ゲート絶縁膜30全体の絶縁耐圧を向上させることができる。例えば、数nmの自己組織化単分子膜31の上に、数10nm、例えば50nm程度の厚さの高分子ゲート酸化膜32を積層形成することにより、5〜10V程度の耐圧を有するゲート酸化膜30を構成することが可能である。よって、ゲート電極20上に自己組織化単分子膜31を形成した後、高分子ゲート絶縁膜32を、厚さを調整して形成することにより、所望の耐圧のゲート絶縁膜30を構成することができる。   Therefore, in the organic thin film transistor according to the present embodiment, the gate insulating film 30 is configured by laminating the polymer gate insulating film 32 on the self-assembled monomolecular film 31. The polymer gate insulating film 32 has many defects such as pinholes, and when used alone, a large withstand voltage cannot be obtained. However, unlike the self-assembled monomolecular film 31, the polymer gate insulating film 32 is grown and formed in the thickness direction. And has the advantage that the thickness of the membrane can be controlled. Therefore, the withstand voltage of the entire gate insulating film 30 can be improved by forming the self-assembled monomolecular film 31 with a necessary thickness. For example, a gate oxide film having a breakdown voltage of about 5 to 10 V is formed by stacking a polymer gate oxide film 32 having a thickness of about several tens of nm, for example, about 50 nm on a self-assembled monolayer 31 of several nm. 30 can be configured. Therefore, after forming the self-assembled monomolecular film 31 on the gate electrode 20, the polymer gate insulating film 32 is formed by adjusting the thickness, thereby forming the gate insulating film 30 having a desired breakdown voltage. Can do.

このように、本実施形態に係る有機薄膜トランジスタにおいては、ゲート絶縁膜30を、自己組織化単分子膜31と高分子ゲート絶縁膜32との積層構造とすることにより、所望の絶縁耐圧を得ることができる。   As described above, in the organic thin film transistor according to the present embodiment, the gate insulating film 30 has a stacked structure of the self-assembled monomolecular film 31 and the polymer gate insulating film 32 to obtain a desired withstand voltage. Can do.

なお、自己組織化単分子膜31は、自己組織化の性質を有する種々の膜を用いることができるが、例えば、リン酸系自己組織化単分子膜を用いる場合には、ゲート電極20をアルミニウムで構成することが好ましい。ゲート電極20の上に形成されるリン酸系の自己組織化単分子膜31は、Al表面にある酸化膜Alと最も結合し易く、相性が良いからである。なお、アルミニウムのゲート電極20は、種々の方法で形成されてよい。 As the self-assembled monolayer 31, various films having the property of self-assembly can be used. For example, when using a phosphate-based self-assembled monolayer, the gate electrode 20 is made of aluminum. It is preferable to comprise. This is because the phosphoric acid-based self-assembled monolayer 31 formed on the gate electrode 20 is most easily bonded to the oxide film Al 2 O 3 on the Al surface and has good compatibility. The aluminum gate electrode 20 may be formed by various methods.

高分子ゲート絶縁膜32は、種々の高分子ポリマー絶縁膜で構成されてよい。高分子ゲート絶縁膜32に用いる材料は、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、ポリスチレン(PS)、ポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリメチルメタクリレート(PMMA)、サイトップ、テフロン(登録商標)などの絶縁性高分子を用いることができる。   The polymer gate insulating film 32 may be composed of various polymer polymer insulating films. The material used for the polymer gate insulating film 32 is, for example, polyethylene (PE), polypropylene (PP), polystyrene (PS), polyvinylphenol (PVP), polyvinyl alcohol (PVA), polymethyl methacrylate (PMMA), CYTOP, An insulating polymer such as Teflon (registered trademark) can be used.

なお、自己組織化単分子膜31と高分子ゲート絶縁膜32は、両者の密着度が高くなるような材料の組み合わせを選択することが好ましい。例えば、リン酸系の自己組織化単分子膜31は撥水性を有するので、高分子ゲート絶縁膜32には、疎水性を有する溶媒を選択する必要がある。この場合、例えば、高分子ゲート絶縁膜32に、疎水性のあるフッ素系の膜を用いることにより、適切に積層構造のゲート絶縁膜30を構成することができる。   Note that it is preferable to select a combination of materials for the self-assembled monomolecular film 31 and the polymer gate insulating film 32 so as to increase the degree of adhesion between them. For example, since the phosphoric acid-based self-assembled monolayer 31 has water repellency, it is necessary to select a hydrophobic solvent for the polymer gate insulating film 32. In this case, for example, by using a hydrophobic fluorine-based film as the polymer gate insulating film 32, the gate insulating film 30 having a laminated structure can be appropriately configured.

ソース電極40及びドレイン電極41は、有機薄膜トランジスタの出力電極であり、種々の材料から構成することができる。ソース電極40及びドレイン電極41の材料としては、例えば、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いたペーストが挙げられる。また、例えば、金属や合金、透明導電膜材料を、全面にスパッタ法や蒸着法等によって成膜後、レジスト材料を用い、フォトリソグラフィ法やスクリーン印刷法で所望のレジストパターンを形成した後、酸等のエッチング液でエッチングすることにより所望のパターンを形成することができる。また、金属や合金、透明導電膜材料を、マスクを用いてスパッタ法や蒸着法で直接所望のパターンを形成することもできる。これらスパッタ法や蒸着法に使用できる金属材料としては、アルミニウム、モリブデン、クロム、チタン、タンタル、ニッケル、銅、銀、金、白金、パラジウム等が、透明導電膜材料としてはITO等が挙げられる。   The source electrode 40 and the drain electrode 41 are output electrodes of an organic thin film transistor, and can be composed of various materials. Examples of the material of the source electrode 40 and the drain electrode 41 include a solution in which metal colloidal particles such as gold, silver, and nickel are dispersed or a paste that uses metal particles such as silver as a conductive material. Also, for example, a metal, an alloy, or a transparent conductive film material is formed on the entire surface by sputtering or vapor deposition, and a resist pattern is used to form a desired resist pattern by photolithography or screen printing. A desired pattern can be formed by etching with an etching solution such as the above. In addition, a desired pattern can be directly formed from a metal, an alloy, or a transparent conductive film material by a sputtering method or a vapor deposition method using a mask. Examples of metal materials that can be used for these sputtering and vapor deposition methods include aluminum, molybdenum, chromium, titanium, tantalum, nickel, copper, silver, gold, platinum, and palladium, and examples of the transparent conductive film material include ITO.

有機半導体層50は、トランジスタ動作時にチャネルを形成するアクティブ半導体領域であり、有機半導体膜から構成される。有機半導体層50は、種々の材料から構成されてよいが、例えば、ペンタセンやアントラセン、ルブラン等の多環芳香族炭化水素、テトラシアノキノジメタン(TCNQ)等の低分子化合物、ポリアセチレンやポリ−3−ヘキシルチオフェン(PHT)、ポリパラフェニレンビニレン(PPV)等のポリマー等を用いてもよい。 The organic semiconductor layer 50 is an active semiconductor region that forms a channel during transistor operation, and is composed of an organic semiconductor film. The organic semiconductor layer 50 may be composed of various materials, for example, polycyclic aromatic hydrocarbons such as pentacene, anthracene, and lebran, low molecular compounds such as tetracyanoquinodimethane (TCNQ), polyacetylene, poly- Polymers such as 3-hexylthiophene (P 3 HT) and polyparaphenylene vinylene (PPV) may be used.

なお、図1においては示していないが、本実施形態に係る有機薄膜トランジスタは、必要に応じて、封止層、遮光層等を設けるようにしてもよい。   Although not shown in FIG. 1, the organic thin film transistor according to this embodiment may be provided with a sealing layer, a light shielding layer, and the like as necessary.

次に、図2を用いて、本発明の実施形態1に係る有機薄膜トランジスタの製造方法について説明する。図2は、実施形態1に係る有機薄膜トランジスタの製造方法を説明するための図である。なお、図2においては、自己組織化単分子膜31のリン酸系自己組織化単分子膜を用いた例を挙げて説明する。   Next, the manufacturing method of the organic thin-film transistor which concerns on Embodiment 1 of this invention is demonstrated using FIG. FIG. 2 is a view for explaining the method of manufacturing the organic thin film transistor according to the first embodiment. In FIG. 2, an example using a phosphoric acid self-assembled monolayer of the self-assembled monolayer 31 will be described.

図2(A)は、ゲート電極形成工程の一例を示した図である。ゲート電極形成工程においては、絶縁基板10上にゲート電極20を成膜する。ゲート電極20の上に形成されるリン酸系の自己組織化単分子膜31は、Al表面にある酸化膜Alと最も結合しやすいため、ゲート電極20にAlを用いる必要がある。よって、ゲート電極20はAlで構成する。なお、ゲート電極20の形成方法は問わない。 FIG. 2A illustrates an example of a gate electrode formation process. In the gate electrode formation step, the gate electrode 20 is formed on the insulating substrate 10. Since the phosphoric acid-based self-assembled monolayer 31 formed on the gate electrode 20 is most easily bonded to the oxide film Al 2 O 3 on the Al surface, it is necessary to use Al for the gate electrode 20. Therefore, the gate electrode 20 is made of Al. In addition, the formation method of the gate electrode 20 is not ask | required.

図2(B)は、ゲート電極表面処理工程の一例を示した図である。ゲート電極表面処理工程においては、ゲート電極20を酸素プラズマにより表面酸化させる。具体的には、ゲート電極20となるアルミを成膜した後、そのアルミ電極表面を酸素プラズマ処理することで非常に薄いアルミナ層を形成する。なお、プラズマによる表面酸化処理は、ゲート電極20及び絶縁基板10を含む全面に行われてよい。   FIG. 2B is a diagram illustrating an example of a gate electrode surface treatment process. In the gate electrode surface treatment step, the surface of the gate electrode 20 is oxidized with oxygen plasma. Specifically, after forming an aluminum film to be the gate electrode 20, the aluminum electrode surface is subjected to oxygen plasma treatment to form a very thin alumina layer. Note that the surface oxidation treatment by plasma may be performed on the entire surface including the gate electrode 20 and the insulating substrate 10.

図2(C)は、自己組織化単分子膜形成工程の一例を示した図である。自己組織化単分子膜形成工程においては、プラズマ処理したゲート電極20上にアルキル鎖長が炭素数14のリン酸表面処理剤を用いて、自己組織化単分子膜31を形成する。つまり、ゲート電極表面所定工程で形成されたアルミナ層を、リン酸系の自己組織化単分子膜で表面処理することで、リン酸系自己組織化膜と反応し、この単分子膜がアルミナ層上に形成される。リン酸系の自己組織化単分子膜31の分子構造は問わないが、アルキル鎖長が炭素数8以上のリン酸処理剤を用いたほうが効果的である。また、自己組織化単分子膜31を形成した後の表面の濡れ性を制御するために、アルキル鎖の末端構造を変化させたリン酸処理剤も用いることができる。例えば、リン酸系の自己組織化単分子膜31は、n−alkyl−PO(OH)(nは8以上の整数)で表されるリン酸処理剤を用いてよい。 FIG. 2C is a diagram showing an example of a self-assembled monolayer forming process. In the self-assembled monolayer formation step, the self-assembled monolayer 31 is formed on the plasma-treated gate electrode 20 using a phosphoric acid surface treatment agent having an alkyl chain length of 14 carbon atoms. In other words, the alumina layer formed in the gate electrode surface predetermined process is surface-treated with a phosphoric acid-based self-assembled monomolecular film, thereby reacting with the phosphoric acid-based self-assembled film, and this monomolecular film becomes an alumina layer. Formed on top. The molecular structure of the phosphoric acid-based self-assembled monolayer 31 is not limited, but it is more effective to use a phosphoric acid treating agent having an alkyl chain length of 8 or more carbon atoms. In order to control the wettability of the surface after the self-assembled monolayer 31 is formed, a phosphating agent in which the terminal structure of the alkyl chain is changed can also be used. For example, the phosphoric acid-based self-assembled monolayer 31 may use a phosphoric acid treatment agent represented by n-alkyl-PO (OH) 2 (n is an integer of 8 or more).

図2(D)は、高分子ゲート絶縁膜形成工程の一例を示した図である。高分子ゲート絶縁膜形成工程においては、自己組織化単分子膜31が形成されたゲート電極20上に高分子ゲート絶縁材料を塗布し、高分子ゲート絶縁膜32を形成する。これにより、ゲート絶縁膜30が完成する。   FIG. 2D is a diagram showing an example of a polymer gate insulating film forming process. In the polymer gate insulating film forming step, a polymer gate insulating material is applied onto the gate electrode 20 on which the self-assembled monomolecular film 31 is formed, and the polymer gate insulating film 32 is formed. Thereby, the gate insulating film 30 is completed.

図2(E)は、ソース・ドレイン電極形成工程の一例を示した図である。ソース・ドレイン電極形成工程においては、ゲート絶縁膜30の高分子ゲート絶縁膜32上に、ソース電極40及びドレイン電極41が形成される。ソース電極40及びドレイン電極41は、ゲート電極20の中央領域は開口部となるように、ゲート電極20の両端部の上方に形成され、ゲート電極20の両端部と一部重なるような位置に形成される。なお、ソース電極40とゲート電強41は、同じ材料から構成されているので、ソース電極40とドレイン電極41が入れ替わって形成されてもよい。ソース電極40及びドレイン電極41の形成方法や材料は問わない。例えば、フォトリソグラフィ法やディスペンサ法の他、スクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法等の印刷法により形成されてもよい。上述のように、スパッタ法や蒸着法を用いて成膜し、その後にフォトリソグラフィやスクリーン印刷により所定のパターンを形成してもよいし、マスクを用いてスパッタ法や蒸着法により所定のパターンに成膜して構成してもよい。用いる材料は、図1において説明した通り、種々の材料を用いることができる。   FIG. 2E is a diagram showing an example of a source / drain electrode formation step. In the source / drain electrode formation step, the source electrode 40 and the drain electrode 41 are formed on the polymer gate insulating film 32 of the gate insulating film 30. The source electrode 40 and the drain electrode 41 are formed above the both end portions of the gate electrode 20 so that the central region of the gate electrode 20 is an opening, and are formed so as to partially overlap the both end portions of the gate electrode 20. Is done. Since the source electrode 40 and the gate strength 41 are made of the same material, the source electrode 40 and the drain electrode 41 may be interchanged. The formation method and material of the source electrode 40 and the drain electrode 41 do not matter. For example, it may be formed by a printing method such as a screen printing method, an ink jet method, a flexographic printing method, and a reverse offset printing method in addition to a photolithography method and a dispenser method. As described above, a film may be formed using a sputtering method or a vapor deposition method, and then a predetermined pattern may be formed by photolithography or screen printing, or a predetermined pattern may be formed by a sputtering method or a vapor deposition method using a mask. A film may be formed. Various materials can be used as described with reference to FIG.

図2(F)は、有機半導体層形成工程の一例を示した図である。有機半導体層形成工程においては、ソース電極40及びドレイン領域41の開口部にあり、高分子ゲート絶縁膜32が露出した部分に、有機半導体膜が形成される。有機半導体層50の形成方法は問わず、種々の方法により形成されてよい。有機半導体層50は、高分子ゲート絶縁膜32上に形成されるとともに、ソース電極40とドレイン電強41の各々の開口部側端部を覆うように形成される。有機半導体層50も、図1において説明した通り、種々の材料から構成されてよい。   FIG. 2F is a diagram illustrating an example of an organic semiconductor layer forming process. In the organic semiconductor layer forming step, the organic semiconductor film is formed in the opening of the source electrode 40 and the drain region 41 where the polymer gate insulating film 32 is exposed. The formation method of the organic semiconductor layer 50 is not limited and may be formed by various methods. The organic semiconductor layer 50 is formed on the polymer gate insulating film 32 and is formed so as to cover the opening side end portions of the source electrode 40 and the drain strength 41. The organic semiconductor layer 50 may also be composed of various materials as described in FIG.

例えば、このような工程で、実施形態1に係る有機薄膜トランジスタが製造される。真空プロセスも要せず、低温度でのプロセスで済むので、簡素な工程で低電圧動作可能な有機薄膜トランジスタを製造することができる。   For example, the organic thin film transistor according to the first embodiment is manufactured through such a process. Since a vacuum process is not required and a process at a low temperature is sufficient, an organic thin film transistor capable of operating at a low voltage can be manufactured with a simple process.

〔実施形態2〕
図3は、本発明の実施形態2に係る有機薄膜トランジスタの一例を示した断面構成図である。実施形態2に係る有機薄膜トランジスタは、絶縁基板10と、ゲート電極20と、ゲート絶縁膜30とを備え、これらが下から順に積層されて構成されている点は、実施形態1に係る有機薄膜トランジスタと同様である。また、ゲート絶縁膜30が、自己組織化単分子膜31上に高分子ゲート絶縁膜32が積層形成された構成となっている点も、実施形態1に係る有機薄膜トランジスタと同様である。よって、これらの構成要素には、実施形態1と同一の参照符号を付し、その説明を省略する。
[Embodiment 2]
FIG. 3 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor according to Embodiment 2 of the present invention. The organic thin film transistor according to the second embodiment includes an insulating substrate 10, a gate electrode 20, and a gate insulating film 30, and is configured by sequentially laminating these from the bottom. It is the same. In addition, the gate insulating film 30 has a configuration in which a polymer gate insulating film 32 is formed on a self-assembled monomolecular film 31 in the same manner as the organic thin film transistor according to the first embodiment. Therefore, these components are denoted by the same reference numerals as those in the first embodiment, and description thereof is omitted.

実施形態2に係る有機薄膜トランジスタは、高分子ゲート絶縁膜32上の全面に有機半導体層51が形成され、有機半導体層51の上にソース領域42及びドレイン領域43が形成されている点で、実施形態1に係る有機薄膜トランジスタと異なっている。   The organic thin film transistor according to the second embodiment is implemented in that the organic semiconductor layer 51 is formed on the entire surface of the polymer gate insulating film 32, and the source region 42 and the drain region 43 are formed on the organic semiconductor layer 51. This is different from the organic thin film transistor according to the first embodiment.

実施形態2に係る有機薄膜トランジスタは、ボトムゲート・トップコンタクト構造と呼ばれている構造を有している。このように、本発明に係る有機薄膜トランジスタは、ゲート電極20上にゲート絶縁膜30が形成されている構成を有していれば、トップコンタクト構造に構成されてもよい。この場合であっても、ゲート電極20上に自己組織化単分子膜31が形成され、自己組織化単分子膜31上に高分子ゲート絶縁膜32が形成された積層構造を有するので、ゲート絶縁膜30絶縁耐圧を向上させ、低電圧で動作可能な有機薄膜トランジスタを構成することができる。   The organic thin film transistor according to the second embodiment has a structure called a bottom gate / top contact structure. Thus, the organic thin film transistor according to the present invention may have a top contact structure as long as the gate insulating film 30 is formed on the gate electrode 20. Even in this case, since the self-assembled monolayer 31 is formed on the gate electrode 20 and the polymer gate insulating film 32 is formed on the self-assembled monolayer 31, An organic thin film transistor that can operate at a low voltage by improving the dielectric strength of the film 30 can be configured.

なお、ソース電極40とドレイン電強41は、厚さ方向の形成位置は有機半導体層50の上であり、実施形態1と異なるが、上面視的な位置は、ゲート電極20の両端部を覆うような位置である点で、実施形態1に係る有機薄膜トランジスタと同様である。   It should be noted that the source electrode 40 and the drain strength 41 are formed on the organic semiconductor layer 50 in the thickness direction and are different from those in the first embodiment, but the top view positions cover both ends of the gate electrode 20. It is the same as that of the organic thin-film transistor which concerns on Embodiment 1 by the point which is such a position.

実施形態2に係る有機薄膜トランジスタの製造方法については、図2(E)で説明したソース・ドレイン電極形成工程と、図2(F)で説明した有機半導体層形成工程の順序を入れ替え、有機半導体層形成工程において、高分子ゲート絶縁膜32の全面に有機半導体層51を形成すればよく、他の工程は、実施形態1に係る有機薄膜トランジスタの製造方法と同様であるので、その説明を省略する。   For the method of manufacturing the organic thin film transistor according to the second embodiment, the order of the source / drain electrode forming step described in FIG. 2E and the organic semiconductor layer forming step described in FIG. In the formation step, the organic semiconductor layer 51 may be formed on the entire surface of the polymer gate insulating film 32. The other steps are the same as those in the method for manufacturing the organic thin film transistor according to the first embodiment, and thus the description thereof is omitted.

実施形態2に係る有機薄膜トランジスタによれば、ボトムゲート・トップコンタクト構造の有機薄膜トランジスタにおいても、ゲート絶縁膜30の絶縁耐圧を向上させ、トランジスタ動作を低電圧で行うことができる。   According to the organic thin film transistor according to the second embodiment, even in an organic thin film transistor having a bottom-gate / top-contact structure, the withstand voltage of the gate insulating film 30 can be improved and the transistor operation can be performed at a low voltage.

〔実施形態3〕
図4は、本発明の実施形態3に係る有機薄膜トランジスタの一例を示した断面構成図である。図4において、実施形態3に係る有機薄膜トランジスタは、絶縁基板10上にゲート電極20が形成され、ゲート電極20上に自己組織化単分子膜31が形成され、自己組織化単分子膜31上に高分子ゲート絶縁膜32が形成されている点で、実施形態1及び2に係る有機薄膜トランジスタと同様である。よって、これらの構成要素には、実施形態1及び2に係る有機薄膜トランジスタと同一の参照符号を付し、その説明を省略する。
[Embodiment 3]
FIG. 4 is a cross-sectional configuration diagram illustrating an example of an organic thin film transistor according to Embodiment 3 of the present invention. In FIG. 4, the organic thin film transistor according to the third embodiment includes a gate electrode 20 formed on an insulating substrate 10, a self-assembled monolayer 31 formed on the gate electrode 20, and a self-assembled monolayer 31. This is the same as the organic thin film transistor according to the first and second embodiments in that the polymer gate insulating film 32 is formed. Therefore, these components are denoted by the same reference numerals as those of the organic thin film transistors according to the first and second embodiments, and the description thereof is omitted.

実施形態3に係る有機薄膜トランジスタにおいては、ゲート絶縁膜30の高分子ゲート絶縁膜32の上にドレイン電極45及び有機半導体層52が形成され、有機半導体層52の上方にソース電極44が形成されている点で、実施形態1及び2に係る有機薄膜トランジスタと異なっている。なお、ソース電極44及びドレイン電極45の上面視的な位置は、ゲート電極20の両端部を覆うような配置である点で、実施形態1及び2に係る有機薄膜トランジスタと同様である。なお、ソース電極44とドレイン電極45の位置が入れ替わっていてもよい点は、実施形態1及び2に係る有機薄膜トランジスタと同様である。   In the organic thin film transistor according to the third embodiment, the drain electrode 45 and the organic semiconductor layer 52 are formed on the polymer gate insulating film 32 of the gate insulating film 30, and the source electrode 44 is formed above the organic semiconductor layer 52. It differs from the organic thin-film transistor which concerns on Embodiment 1 and 2 by the point. Note that the top-view positions of the source electrode 44 and the drain electrode 45 are the same as those of the organic thin film transistors according to the first and second embodiments in that they are arranged so as to cover both ends of the gate electrode 20. Note that the positions of the source electrode 44 and the drain electrode 45 may be interchanged as in the organic thin film transistors according to the first and second embodiments.

実施形態3に係る有機薄膜トランジスタは、トップ&ボトムコンタクト構造と呼ばれる構造であり、本発明に係る有機薄膜トランジスタは、このようなトップ&ボトムコンタクト構造に構成されてもよい。実施形態3に係る有機薄膜トランジスタにおいても、ゲート電極20上にゲート絶縁膜30が形成され、ゲート絶縁膜30は、ゲート電極20上に形成された自己組織化単分子膜31と、自己組織化単分子膜31上に形成された高分子ゲート絶縁膜32の積層構造を有するので、ゲート絶縁膜30の絶縁耐圧を向上させ、低電圧でのトランジスタ動作が可能となる。   The organic thin film transistor according to the third embodiment has a structure called a top & bottom contact structure, and the organic thin film transistor according to the present invention may be configured in such a top & bottom contact structure. Also in the organic thin film transistor according to the third embodiment, the gate insulating film 30 is formed on the gate electrode 20, and the gate insulating film 30 includes the self-assembled monomolecular film 31 formed on the gate electrode 20 and the self-assembled single film. Since it has the laminated structure of the polymer gate insulating film 32 formed on the molecular film 31, the withstand voltage of the gate insulating film 30 is improved, and the transistor operation can be performed at a low voltage.

実施形態3に係る有機薄膜トランジスタの製造方法は、図2(E)で説明したソース・ドレイン電極形成工程と、図2(F)で説明した有機半導体層形成工程の順序を入れ替え、ドレイン電極45を形成してから有機半導体層52を形成し、最後にソース電極44を形成すればよい。その他の工程は、実施形態1及び2と同様であるので、その説明を省略する。   In the method of manufacturing the organic thin film transistor according to the third embodiment, the order of the source / drain electrode formation step described in FIG. 2E and the organic semiconductor layer formation step described in FIG. After the formation, the organic semiconductor layer 52 is formed, and finally the source electrode 44 is formed. The other steps are the same as those in the first and second embodiments, and a description thereof will be omitted.

このように、実施形態1乃至3で説明したように、本発明に係る有機薄膜トランジスタは、ゲート電極20上にゲート絶縁膜30が形成されたボトムゲート構造を有すれば、種々の構造の有機薄膜トランジスタに適用することができる。   Thus, as described in the first to third embodiments, the organic thin film transistor according to the present invention has various structures as long as it has a bottom gate structure in which the gate insulating film 30 is formed on the gate electrode 20. Can be applied to.

次に、本発明の実施例に係る有機薄膜トランジスタについて説明する。本実施例に係る有機薄膜トランジスタにおいては、有機半導体層51に低分子半導体であるペンタセンを用いて、図3に示した実施形態2に係るボトムコンタクト構造の有機薄膜トランジスタを作製し、比較例に係る有機薄膜トランジスタと特性比較を行った。なお、以下の各実施例において、実施形態2に係る有機薄膜トランジスタと同様の構成要素については、同一の参照符号を付し、その説明を省略する。   Next, the organic thin-film transistor which concerns on the Example of this invention is demonstrated. In the organic thin film transistor according to the present example, the organic thin film transistor having the bottom contact structure according to the second embodiment shown in FIG. The characteristics were compared with those of the thin film transistor. In the following examples, the same reference numerals are assigned to the same components as those of the organic thin film transistor according to the second embodiment, and the description thereof is omitted.

〔実施例1〕
本発明の実施例1に係る有機薄膜トランジスタは、以下のようにして作製した。まず、絶縁基板10としてガラス基板を用い、この絶縁基板10上にゲート電極20となるAlを、真空蒸着法で30nmの膜厚になるよう成膜した。この絶縁基板10をプラズマ処理装置(サムコ製:PC300)にセットし、300Wで10分間、酸素プラズマ処理を行った。その絶縁基板10を、イソプロピルアルコールを溶媒に用いたリン酸系処理剤(溶液)に数時間浸漬させることで、リン酸系の自己組織化単分子膜31を形成した。
[Example 1]
The organic thin film transistor according to Example 1 of the present invention was manufactured as follows. First, a glass substrate was used as the insulating substrate 10, and Al serving as the gate electrode 20 was formed on the insulating substrate 10 to a thickness of 30 nm by vacuum deposition. This insulating substrate 10 was set in a plasma processing apparatus (manufactured by Samco: PC300), and oxygen plasma processing was performed at 300 W for 10 minutes. The insulating substrate 10 was immersed in a phosphoric acid treatment agent (solution) using isopropyl alcohol as a solvent for several hours to form a phosphoric acid self-assembled monolayer 31.

次に、ゲート絶縁膜材料としてテフロン(登録商標)AF1600(三井・デュポンフルオロケミカル製)をスピンコート法により成膜した後、90℃で30分、120℃で2時間、順にホットプレート上でベークし、膜厚50nmの高分子ゲート絶縁膜32を形成した。   Next, after depositing Teflon (registered trademark) AF1600 (manufactured by Mitsui DuPont Fluorochemical) as a gate insulating film material by spin coating, it is baked on a hot plate in order for 30 minutes at 90 ° C. and 2 hours at 120 ° C. Then, a polymer gate insulating film 32 having a thickness of 50 nm was formed.

高分子ゲート絶縁膜32まで形成した絶縁基板10を、真空蒸着装置にセットし、ペンタセンを50nm成膜し、有機半導体層50を形成した。   The insulating substrate 10 formed up to the polymer gate insulating film 32 was set in a vacuum evaporation apparatus, and pentacene was deposited to a thickness of 50 nm to form the organic semiconductor layer 50.

その上にAuを30nmの膜厚になるようマスク蒸着で成膜し、ソース電極42及びドレイン電極43を形成した。   A source electrode 42 and a drain electrode 43 were formed thereon by depositing Au with a thickness of 30 nm by mask vapor deposition.

〔比較例1〕
実施例1と同様の作製方法で、自己組織化単分子膜31まで形成した絶縁基板10上に、高分子ゲート絶縁膜32を成膜せず、有機半導体層51とソース電極42及びドレイン電極43を形成した有機薄膜トランジスタを比較例1とした。有機半導体層51とソース電極42及びドレイン電極43の形成法は実施例1と同様である。
[Comparative Example 1]
The polymer gate insulating film 32 is not formed on the insulating substrate 10 formed up to the self-assembled monolayer 31 by the same manufacturing method as in Example 1, and the organic semiconductor layer 51, the source electrode 42, and the drain electrode 43 are formed. The organic thin film transistor in which was formed was used as Comparative Example 1. The formation method of the organic semiconductor layer 51, the source electrode 42, and the drain electrode 43 is the same as that in the first embodiment.

なお、比較例1は、高分子ゲート絶縁膜32が存在せず、実施形態2とは対応していないが、理解の容易のため、対応する構成要素については、実施形態2と同様の参照符号を付すものとする。この点は、以下の比較例においても同様とする。   In Comparative Example 1, the polymer gate insulating film 32 does not exist and does not correspond to the second embodiment. However, for the sake of easy understanding, the same reference numerals as those in the second embodiment are used for corresponding components. Shall be attached. This also applies to the following comparative examples.

〔比較例2〕
実施例1と同様の作製方法で、ゲート電極20まで形成した絶縁基板10上に、自己組織化単分子膜31を形成せずに、高分子ゲート絶縁膜32、有機半導体層51とソース電極42及びドレイン電極43を形成した有機薄膜トランジスタを比較例2とした。高分子ゲート絶縁膜32、有機半導体層51、ソース電極42及びドレイン電極43の形成法は実施例1と同様である。
[Comparative Example 2]
The self-organized monomolecular film 31 is not formed on the insulating substrate 10 formed up to the gate electrode 20 by the same manufacturing method as in Example 1, but the polymer gate insulating film 32, the organic semiconductor layer 51, and the source electrode 42 are formed. The organic thin film transistor in which the drain electrode 43 was formed was referred to as Comparative Example 2. The formation method of the polymer gate insulating film 32, the organic semiconductor layer 51, the source electrode 42, and the drain electrode 43 is the same as that in the first embodiment.

〔実施例2〕
実施例2においては、絶縁耐圧を測定するための素子を作成した。実施例1と同様の方法で高分子ゲート絶縁膜32まで形成した絶縁基板10上に、30nmの膜厚のAl電極を成膜した。絶縁基板10の上に成膜された第1のAl層(ゲート電極20に相当)と、最後に成膜された第2のAl層とが重なる面積は0.09cmである。
[Example 2]
In Example 2, an element for measuring the withstand voltage was created. An Al electrode having a thickness of 30 nm was formed on the insulating substrate 10 formed up to the polymer gate insulating film 32 by the same method as in Example 1. The area where the first Al layer (corresponding to the gate electrode 20) formed on the insulating substrate 10 overlaps with the second Al layer formed last is 0.09 cm 2 .

〔比較例3〕
比較例1と同様の方法で自己組織化単分子膜31まで形成した絶縁基板10上に、30nmの膜厚のAl電極を成膜した。絶縁基板10の上に成膜された第1のAl層(ゲート電極20に相当)と最後に成膜された第2のAl層とが重なる面積は0.09cmである。
[Comparative Example 3]
An Al electrode having a thickness of 30 nm was formed on the insulating substrate 10 formed up to the self-assembled monolayer 31 by the same method as in Comparative Example 1. The area where the first Al layer (corresponding to the gate electrode 20) formed on the insulating substrate 10 overlaps with the second Al layer formed last is 0.09 cm 2 .

〔比較例4〕
比較例2と同様の方法で高分子ゲート絶縁膜32まで形成した絶縁基板10上に、30nmの膜厚のAl電極を成膜した。絶縁基板10の上に成膜された第1のAl層(ゲート電極20に相当)と最後に成膜された第2のAl層とが重なる面積は0.09cmである。
[Comparative Example 4]
An Al electrode having a thickness of 30 nm was formed on the insulating substrate 10 formed up to the polymer gate insulating film 32 in the same manner as in Comparative Example 2. The area where the first Al layer (corresponding to the gate electrode 20) formed on the insulating substrate 10 overlaps with the second Al layer formed last is 0.09 cm 2 .

図5は、実施例1及び比較例1、2に係る有機薄膜トランジスタのトランジスタ特性を示した図である。図5(A)は、実施例1及び比較例1、2に係る有機薄膜トランジスタのゲート電圧に対するドレイン電流の変化特性を示した図である。図5(A)において、実施例1、比較例1及び比較例2に係る有機薄膜トランジスタの特性曲線がそれぞれ示されている。なお、実施例1及び比較例1、2に係る有機薄膜トランジスタは、Pチャネル型であり、ゲート電極20に負電圧を印加して駆動する。図5(A)の各特性曲線において、極小値より右側がトランジスタオフ状態を示し、左側がトランジスタオン状態を示している。また、ここでの説明は、極性を無視して、電圧の低い、高いは絶対値の高低を意味するものとする。   FIG. 5 is a diagram showing the transistor characteristics of the organic thin film transistors according to Example 1 and Comparative Examples 1 and 2. FIG. 5A is a graph showing a change characteristic of the drain current with respect to the gate voltage of the organic thin film transistors according to Example 1 and Comparative Examples 1 and 2. FIG. FIG. 5A shows characteristic curves of the organic thin film transistors according to Example 1, Comparative Example 1, and Comparative Example 2, respectively. The organic thin film transistors according to Example 1 and Comparative Examples 1 and 2 are P-channel type, and are driven by applying a negative voltage to the gate electrode 20. In each characteristic curve of FIG. 5A, the right side from the minimum value indicates the transistor off state, and the left side indicates the transistor on state. In the description here, the polarity is ignored, and the low voltage and high voltage mean the absolute value.

図5(A)に示されるように、比較例1に係る自己組織化単分子膜をゲート絶縁膜に用いた有機薄膜トランジスタは、動作電圧は低いが、4V程度で絶縁破壊を起こした。また、実施例1の特性と比較例2の特性とを比較すると、実施例1の特性曲線の極小値が、比較例3の特性曲線の極小値よりも小さくなっている。これは、実施例1に係る有機薄膜トランジスタが、比較例2に係る有機薄膜トランジスタに比べて、オフ電流が低くリーク電流が少ない特性であることを示している。また、実施例1に係る有機薄膜トランジスタの方が、やや低い電圧でトランジスタを駆動できていることが分かる。   As shown in FIG. 5A, the organic thin film transistor using the self-assembled monomolecular film according to Comparative Example 1 as the gate insulating film had a low operating voltage, but caused dielectric breakdown at about 4V. Further, when the characteristics of Example 1 and the characteristics of Comparative Example 2 are compared, the minimum value of the characteristic curve of Example 1 is smaller than the minimum value of the characteristic curve of Comparative Example 3. This indicates that the organic thin film transistor according to Example 1 has a characteristic of lower off-current and less leakage current than the organic thin film transistor according to Comparative Example 2. It can also be seen that the organic thin film transistor according to Example 1 can drive the transistor with a slightly lower voltage.

図5(B)は、実施例1及び比較例1、2に係る有機薄膜トランジスタのゲート電圧に対するゲート電流の変化特性を示した図である。図5(B)において、各特性曲線のゲート電流の変化を比較すると、比較例2と比べて実施例1の有機薄膜トランジスタは、流れる電流量が少ないことから、リーク電流が低いことを示している。また、比較例1に係る有機薄膜トランジスタは、やはり低い電圧で絶縁破壊が発生している。このことから、本発明に示した、リン酸系自己組織化単分子膜31と高分子膜からなる積層のゲート絶縁膜32を用いることで、有機薄膜トランジスタの動作電圧を低減し、かつ高い絶縁耐圧を得ることができることを実証することができた。   FIG. 5B is a graph showing the change characteristics of the gate current with respect to the gate voltage of the organic thin film transistors according to Example 1 and Comparative Examples 1 and 2. In FIG. 5B, when the change in the gate current of each characteristic curve is compared, the organic thin film transistor of Example 1 has a lower leakage current because the amount of flowing current is smaller than that of Comparative Example 2. . In addition, the organic thin film transistor according to Comparative Example 1 also has a dielectric breakdown at a low voltage. From this, the operating voltage of the organic thin film transistor can be reduced and the high withstand voltage can be reduced by using the stacked gate insulating film 32 composed of the phosphoric acid self-assembled monolayer 31 and the polymer film shown in the present invention. We were able to demonstrate that

図6は、実施例2及び比較例3、4に係る有機薄膜トランジスタの電流電圧特性の測定結果を示した図である。比較例3の素子は、4V程度で絶縁破壊を起こした。実施例2と比較例4の素子を比較すると、実施例2の特性の方が、同じ電圧でも1桁以上電流が少なく、実施例2に係る有機薄膜トランジスタの絶縁特性の方が優れていることがわかる。また、絶縁破壊が起こる電圧も、実施例2の素子の方が10V程度高くなっており、このことからも、絶縁耐圧が向上していることを示している。以上の結果から、自己組織化単分子膜31によってゲート電極20を表面処理することが、高分子ゲート絶縁膜32の絶縁耐圧を高めることに効果的であることが分かる。   FIG. 6 is a graph showing measurement results of current-voltage characteristics of organic thin film transistors according to Example 2 and Comparative Examples 3 and 4. The device of Comparative Example 3 caused dielectric breakdown at about 4V. Comparing the elements of Example 2 and Comparative Example 4, it can be seen that the characteristics of Example 2 have less current by one digit or more even at the same voltage, and the insulating characteristics of the organic thin film transistor according to Example 2 are superior. Recognize. In addition, the voltage at which dielectric breakdown occurs is about 10 V higher in the device of Example 2, which also indicates that the withstand voltage is improved. From the above results, it can be seen that the surface treatment of the gate electrode 20 with the self-assembled monomolecular film 31 is effective in increasing the withstand voltage of the polymer gate insulating film 32.

このように、本発明に係る有機薄膜トランジスタによれば、絶縁ゲート30の絶縁耐性を高め、低い電圧でトランジスタ動作を行うことができる。   Thus, according to the organic thin film transistor according to the present invention, the insulation resistance of the insulated gate 30 can be increased, and the transistor operation can be performed at a low voltage.

以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本発明は、トランジスタ及びトランジスタを用いた種々の電子回路に利用することができる。   The present invention can be used for transistors and various electronic circuits using the transistors.

10 絶縁基板
20 ゲート電極
30 ゲート絶縁膜
31 自己組織化単分子膜
32 高分子ゲート絶縁膜
40、42、44 ソース電極
41、43、45 ドレイン電極
50、51、52 有機半導体層
DESCRIPTION OF SYMBOLS 10 Insulating substrate 20 Gate electrode 30 Gate insulating film 31 Self-assembled monolayer 32 Polymer gate insulating film 40, 42, 44 Source electrode 41, 43, 45 Drain electrode 50, 51, 52 Organic-semiconductor layer

Claims (5)

ゲート電極と、該ゲート電極上に形成されたゲート絶縁膜とを有する有機薄膜トランジスタであって、
前記ゲート絶縁膜は、自己組織化単分子膜上に高分子絶縁膜が形成された積層構造を有することを特徴とする有機薄膜トランジスタ。
An organic thin film transistor having a gate electrode and a gate insulating film formed on the gate electrode,
The organic thin film transistor, wherein the gate insulating film has a laminated structure in which a polymer insulating film is formed on a self-assembled monomolecular film.
前記自己組織化単分子膜は、リン酸系自己組織化単分子膜であることを特徴とする請求項1に記載の有機薄膜トランジスタ。   The organic thin film transistor according to claim 1, wherein the self-assembled monolayer is a phosphate-based self-assembled monolayer. 前記リン酸系自己組織化単分子膜は、n−alkyl−PO(OH)(nは8以上の整数)で表される長鎖アルキル基を有することを特徴とする請求項2に記載の有機薄膜トランジスタ。 The phosphate self-assembled monolayer has a long-chain alkyl group represented by n-alkyl-PO (OH) 2 (n is an integer of 8 or more). Organic thin film transistor. 前記高分子絶縁膜は、疎水性を有する膜であることを特徴とする請求項2又は3に記載の有機薄膜トランジスタ。   The organic thin film transistor according to claim 2, wherein the polymer insulating film is a hydrophobic film. 前記ゲート電極はアルミニウムで構成され、表面が酸素プラズマ処理されていることを特徴とする請求項1乃至4のいずれか一項に記載の有機薄膜トランジスタ。   The organic thin film transistor according to any one of claims 1 to 4, wherein the gate electrode is made of aluminum, and a surface thereof is subjected to oxygen plasma treatment.
JP2011028544A 2011-02-14 2011-02-14 Organic thin-film transistor Withdrawn JP2012169419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011028544A JP2012169419A (en) 2011-02-14 2011-02-14 Organic thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028544A JP2012169419A (en) 2011-02-14 2011-02-14 Organic thin-film transistor

Publications (1)

Publication Number Publication Date
JP2012169419A true JP2012169419A (en) 2012-09-06

Family

ID=46973307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028544A Withdrawn JP2012169419A (en) 2011-02-14 2011-02-14 Organic thin-film transistor

Country Status (1)

Country Link
JP (1) JP2012169419A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014106938A1 (en) * 2013-01-07 2014-07-10 富士電機株式会社 Transparent organic thin-film transistor and method for producing same
KR101983551B1 (en) * 2017-12-18 2019-05-29 한밭대학교 산학협력단 Oxide Thin Film Transistors for Soil Moisture Sensor Device Encapsulated by Polymer
CN113163780A (en) * 2018-11-29 2021-07-23 株式会社白波都市 Low-frequency electromagnetic field generating device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014106938A1 (en) * 2013-01-07 2014-07-10 富士電機株式会社 Transparent organic thin-film transistor and method for producing same
KR101983551B1 (en) * 2017-12-18 2019-05-29 한밭대학교 산학협력단 Oxide Thin Film Transistors for Soil Moisture Sensor Device Encapsulated by Polymer
CN113163780A (en) * 2018-11-29 2021-07-23 株式会社白波都市 Low-frequency electromagnetic field generating device

Similar Documents

Publication Publication Date Title
TWI416734B (en) System and method for manufacturing a thin-film device
JP5575105B2 (en) Organic thin film transistor
JP5811640B2 (en) Electronic device and semiconductor device manufacturing method
US8546197B2 (en) Thin film transistor, method of manufacturing the same, and electronic device
JP5200443B2 (en) Organic transistor and active matrix substrate
JP5396709B2 (en) Thin film transistor, electro-optical device and electronic apparatus
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
US9508806B2 (en) Electronic device, image display device and sensor, and method for manufacturing electronic device
EP3435435B1 (en) Thin film transistor and method of manufacturing the same
US9923159B2 (en) Thin film transistor, method of manufacturing same, and electronic device including thin same
JP2009246342A (en) Field-effect transistor, method of manufacturing the same, and image display apparatus
KR100538542B1 (en) Organic thin film transistors and method for manufacturing the same
JP2012169419A (en) Organic thin-film transistor
US20160141530A1 (en) Semiconductor element and semiconductor element manufacturing method
JP5403614B2 (en) Multi-channel self-aligned transistor by double self-aligned process and method of manufacturing the same
JP2019153653A (en) Organic semiconductor device
JP2012074504A (en) Thin-film transistor, and method of manufacturing the same
JP2011233587A (en) Organic transistor and method for manufacturing the same
JP2012068573A (en) Thin film transistor array, image display device, and manufacturing method for the thin film transistor array
US9741953B2 (en) Organic field-effect transistor
JP7163772B2 (en) Organic thin film transistor, manufacturing method thereof, and image display device
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
JP2006165234A (en) Field-effect transistor
JP2008300419A (en) Organic thin-film transistor
JP5310567B2 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513