KR20040062299A - 웨이퍼의 불량검출 장치 및 방법 - Google Patents

웨이퍼의 불량검출 장치 및 방법 Download PDF

Info

Publication number
KR20040062299A
KR20040062299A KR1020030000102A KR20030000102A KR20040062299A KR 20040062299 A KR20040062299 A KR 20040062299A KR 1020030000102 A KR1020030000102 A KR 1020030000102A KR 20030000102 A KR20030000102 A KR 20030000102A KR 20040062299 A KR20040062299 A KR 20040062299A
Authority
KR
South Korea
Prior art keywords
pixel
light
substrate
wafer
image information
Prior art date
Application number
KR1020030000102A
Other languages
English (en)
Other versions
KR100503530B1 (ko
Inventor
김덕용
이병호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0000102A priority Critical patent/KR100503530B1/ko
Priority to US10/749,670 priority patent/US7466853B2/en
Publication of KR20040062299A publication Critical patent/KR20040062299A/ko
Application granted granted Critical
Publication of KR100503530B1 publication Critical patent/KR100503530B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

흔한 불량으로부터 치명적 불량을 구분하여 검출할 수 있는 기판 불량검출 방법 및 장치가 개시된다. 다수의 픽셀을 포함하며 동일한 패턴을 갖는 다수의 셀(cell)이 형성된 웨이퍼 표면으로 광을 조사한다. 이어서, 웨이퍼 표면으로부터 반사되는 광을 센싱하여 각 픽셀에 대한 그레이 레벨을 형성한다. 불량 검출대상 픽셀의 그레이 레벨로부터 상기 불량 검출대상 픽셀이 속하는 셀과 인접하는 셀에 속하는 대응픽셀의 그레이 레벨을 차감하여 원시 데이터를 형성한다. 하한값과 상한값을 구비하는 적어도 하나 이상의 문턱영역을 설정한 후, 상기 원시 데이터와 비교한다. 상기 원시 데이터가 상기 문턱영역에 포함되는 경우 불량으로 체크한다. 따라서, 치명적 불량과 흔한 불량이 혼재되어 검출되는 것을 방지함으로써 검출공정의 신속성과 정확성을 높일 수 있다.

Description

웨이퍼의 불량검출 장치 및 방법 {Method and apparatus for detecting defects on a wafer}
본 발명은 반도체 장치의 불량검출(defect detection) 방법에 관한 것으로서, 보다 상세하게는 픽셀의 그레이 레벨(gray level) 차이에 대하여 불량여부를 판정할 수 있는 기준으로 문턱값이 아니라 문턱영역을 설정함으로써 서로 다른 불량이 혼재되어 검출되는 것을 줄일 수 있는 반도체 장치의 불량검출 장치 및 방법에 관한 것이다.
일반적으로 웨이퍼에 형성된 반도체 집적회로의 미세패턴은 특정 공정 또는 일련의 공정이 처리된 후, 패턴의 불량여부에 관해 검사되어질 필요가 있다. 반도체 장치의 고집적화 경향과 웨이퍼의 대구경화 추세에 따라 패턴의 불량검사 또한 증가하고 있으며, 이와 같은 불량검사는 전체적인 반도체 제조공정 시간을 증가시킴으로써 반도체 장치의 제조단가를 상승시키고 있다.
이러한 웨이퍼 불량검사는 웨이퍼 내의 그레이 레벨(gray level)을 작성한 후 불량 검출대상 픽셀의 그레이 레벨과 인접픽셀의 그레이 레벨의 차이를 이용하여 수행되며, 크게 어레이 모드(array mode)와 랜덤 모드(random mode)로 구분된다. 상기 어레이 모드는 웨이퍼 상에 형성된 칩(chip)의 셀(cell) 대 셀(cell)을 비교하여 불량(defect)을 검출하며 주로 메모리 제작공정에서 사용되는 방식이며, 랜덤 모드는 다이(die) 대 다이(die)를 비교하여 불량을 검출하며 주로 로직계열의 공정에서 사용하는 방식이다. 따라서, 랜덤모드는 칩(chip) 전체를 비교대상으로 하여 불량을 검출한다. 이하에서는 상기 어레이 모드에서의 불량검출에 대해 기술한다.
현재 가장 널리 사용되고 있는 어레이 모드에서의 불량검출 방식은 문턱값 방식이다. 즉, 불량 검출대상 픽셀과 이에 대응하는 인접 픽셀의 그레이 레벨 차이를 미리 설정된 문턱값과 비교하여 문턱값 보다 높으면 불량으로 평가하고, 낮으면 불량이 아닌 것으로 평가한다.
도 1은 종래의 웨이퍼 불량검출 장치의 개략적인 구성을 나타내는 개념도이다.
도 1을 참조하면, 소정의 공정을 거친 웨이퍼(12)가 공정불량을 검사하기 위하여 지지대(14)로 로딩된다. 이때, 웨이퍼의 로딩 및 언로딩은 로봇 암의 구동과같은 통상적인 웨이퍼 로딩 메카니즘을 이용한다. 상기 지지대(14) 상에 위치한 웨이퍼 표면의 각 셀(cell)별로 광원(10)에 의해 광이 조사되고, 상기 웨이퍼의 표면으로부터 반사된 광은 광센서를 포함하는 이미지 검출수단(16)에 의해 검출되어 아날로그 이미지 신호가 형성된다. 상기 이미지 검출수단(16)에 의해 생성된 아날로그 이미지 신호는 아날로그 디지털 변환수단(analogue-to-digital converter, ADC 18)에 의해 디지털 이미지 신호로 변화되어 각 셀을 구성하는 픽셀(pixel)에 대한 그레이 레벨(gray level)이 형성된다. 상기 그레이 레벨은 8비트의 디지털 신호로 처리되므로 각 픽셀은 256가지로 구분 가능한 그레이 레벨을 갖게 된다. 따라서, 각 픽셀에 대한 그레이 레벨이 완성되면 하나의 셀에 대한 디지털 이미지가 완성되며, 웨이퍼 상의 모든 셀에 대해 상술한 바와 같은 과정에 의해 디지털 이미지가 결정되면 1매의 웨이퍼에 대한 이미지 맵(image map)이 완성된다. 이어서, 데이터 처리수단(20)에 의해 불량 검출대상 픽셀의 그레이 레벨로부터 상기 불량 검출대상 픽셀을 포함하는 셀과 인접하는 셀의 대응픽셀의 그레이 레벨을 차감한 값인 원시 데이터(raw data)를 생성한다. 한편, 문턱값 설정수단(24)에 의해 불량판정을 위한 비교기준인 문턱값을 미리 설정한다. 판단수단(22)에 의해 상기 원시 데이터의 절대값이 먼저 계산되고, 이어서 미리 설정된 상기 문턱값과 비교하여 불량여부를 검출한다. 상기 판단수단(22)은 CPU 및 코프로세서를 포함하여 구성되고, 메인 프로그램과 서브 프로그램을 운용하여 불량여부에 관한 판단을 수행한다. 상기 판단수단(22)의 수행결과는 운용 단말기(26)의 모니터 상에 디스플레이 된다.
도 2는 도 1에 도시된 데이터 처리수단에 의한 원시 데이터 생성과정을 개략적으로 설명하기 위한 개념도이다.
도 2를 참조하면, 임의의 기준시간(t0)에서 웨이퍼 상의 임의의 셀인 제1셀(A)로 광이 조사되어 제1셀에 대한 이미지(I1)가 형성된다. 이어서, 1단위시간이 경과 된 후(t0+1), 상기 제1셀(A)과 인접하는 셀인 제2셀(B)로 광이 조사되어 제2셀에 대한 이미지(I2)가 형성된다. 동일한 방법에 의해, 제3, 제4 및 제5셀에 대한 이미지들(I3, I4, I5)이 형성된다. 이와 같은 과정을 웨이퍼 전 표면에 대해 실시하면, 웨이퍼 표면에 대한 이미지 맵을 얻을 수 있다. 이때, 각 단계에서 동일 패턴이 반복되도록 셀 사이즈를 결정한다. 상기 각 이미지(Ii, i는 임의의 정수)는 각 셀을 형성하는 픽셀의 그레이 레벨에 의해 표현되며, 상기 그레이 레벨은 2진수로 표현되는 디지털 데이터로 나타난다. 따라서, 상기 제1셀(A)과 인접하는 셀인 제2셀(B)과의 이미지 차이(I1-I2)도 2진수로 표현되는 디지털 데이터이다.
도 3은 도 1에 도시된 판단수단에 의한 불량검출 과정을 설명하기 위한 개념도이다. 이해의 편의상, 도 3에는 웨이퍼상에서 인접하는 임의의 3셀만 도시되어 있으며, 알파벳은 대응픽셀을 의미하고 아라비아 숫자는 셀을 구분한다.
도 3을 참조하면, B1, B2, B3은 각각 50, 100, 50으로 그레이 레벨이 측정되었으며, C1, C2, C3은 각각 60, 30, 60으로 그레이 레벨이 측정되었다. 즉, 두 번째 셀에 위치하는 B2 픽셀은 대응하는 픽셀인 B1 및 B3과 비교하여 상대적으로 밝게 나타나고 있으며, 두 번째 셀에 위치하는 C2 픽셀은 대응하는 픽셀인 C1 및 C3과 비교하여 상대적으로 어둡게 나타나고 있다.
이때, B2 픽셀의 원시 데이터는, B2 픽셀에 인접하는 대응픽셀의 그레이레벨의 차이로 계산되므로, B2-B1 및 B2-B3으로 계산된다. 본 예에서는 50의 값을 갖는다. 마찬가지로 C2 픽셀의 원시 데이터는 C2-C1 및 C2-C3으로 계산되어-30의 값을 갖는다. 이때, 음수로 나온 원시 데이터는 절대값을 취하여 양수로 변환한 후 상기 문턱값과 비교된다. 만약, 문턱값을 40으로 설정하였다면, 상기 B2픽셀은 불량으로 판단하며 상기 C2픽셀은 불량이 아닌 것으로 평가된다.
도 4는 상술한 종래의 불량검출 방법을 나타내는 흐름도이다.
도 4를 참조하면, 종래의 불량검출 방법은 먼저 박막이 형성된 웨이퍼의 표면으로 광을 조사하여 웨이퍼 표면의 각 픽셀에 대한 그레이 레벨을 형성한다(단계 S10). 이어서, 불량 검출대상 픽셀과 인접하는 대응픽셀과의 그레이 레벨 차이인 원시 데이터를 생성한다(단계 S20). 동시에 상기 원시데이터와 비교하여 불량여부를 판정할 기준값인 문턱값을 설정한다(단계 S30). 상기 원시 데이터의 음수여부를 판단(단계 S40)하여, 만약 음수이면 절대값을 취하여 양수로 변환한다(단계 S42). 이어서, 상기 원시 데이터를 문턱값과 비교하여(단계 S50) 문턱값 이상이면 불량으로 판정한다(단계S50).
그러나, 상술한 바와 같은 종래의 불량검출 방법은 아래와 같은 문제점이 있다.
첫째, 상기 원시 데이터 또는 이의 절대값이 단일한(single) 문턱값 보다 높으면 모두 불량으로 판정하기 때문에, 치명적 불량(killer defect)과 흔한불량(non-killer defect)을 구분하기 힘들다는 문제점이 있다.
일예로서, 0.09㎛의 디자인 룰이 적용되는 비메모리(non-versatile memory, NVM)의 게이트(gate)부에 대해 치명적 불량인 마이크로 브리지(micro-bridge)를 검출하기 위해 현상 후 검사(after develop inspection, ADI)를 실시하였다. 스텔스(stealth, 미국 KLA-Tencor사의 상표명)를 이용하여 실시한 상기 ADI의 데이터에 의하면, 전체 12000개의 불량 중 약 50%는 흔한 불량인 막질하부 불량(sub-defect)이었으며, 약 40%는 투사광의 간섭이나 검출장비의 오차 등에 기인하는 허위불량(false defect)으로서 SEM(scanning electron microscope) 상에서 확인할 수 없는 불량(non-visual defect)이었다.
도 5는 상술한 바와 같은 NVM 게이트 ADI의 데이터에 대해 불량의 종류에 따른 그레이 레벨값의 차이를 나타내는 그래프이다. 그래프의 가로축은 불량의 종류를 나타내며, 세로축은 그레이 레벨의 차이를 나타낸다.
도 5를 참조하면, 모든 하부불량 및 허위불량의 게이트 레벨 차이가 치명적 불량인 상기 브리지 불량의 그것보다 높게 나타나는 것을 확인할 수 있다. 따라서, 브리지 불량을 검출하기 위해 일실시예로서 문턱값을 30주위의 값으로 설정할 경우, 상기 하부불량 및 허위불량도 동시에 검출됨으로써 상기 브리지 불량과 구별이 곤란하게 된다.
둘째, 상기 원시 데이터의 절대값을 취하여 양수로 변환한 후 문턱값과 비교하는 경우, 처음부터 양수인 원시데이터와 구분되지 않음으로써 서로 다른 종류의 불량이 혼재하여 검출된다는 문제점이 있다.
일예로서, 0.123㎛의 디자인 룰이 적용되는 제품의 S-poly 패터닝 형성단계후 불량검사를 시행하고, 검출된 불량의 각각에 대한 그레이 레벨 차이를 비교·분석하였다. 상기 검사에서는 치명적 불량인 리닝(leaning)뿐만 아니라, 흔한 불량인 스트리에이션(striation) 및 광의 간섭이나 장비오차에 의한 허위불량(false defect)도 검출되었다.
도 6은 상술한 바와 같은 S-poly 패터닝 단계에서 검출되는 불량의 종류에 따른 그레이 레벨값의 차이를 나타내는 그래프이다. 그래프의 가로축은 웨이퍼 표면의 임의의 지점을 구분하기 위한 숫자이며, 세로축은 그레이 레벨의 차이를 나타낸다.
도 6을 참조하면, 리닝 불량이 가장 많이 검출되는 그레이 레벨 차이의 영역인 20 내지 60영역에서 상기 스트리에이션 불량역시 가장 많이 검출되고 있다. 따라서, 상기 영역의 어떠한 값을 문턱값으로 설정한다 할지라도 상기 리닝불량과 스트리에이션 불량은 혼재되어 검출되는 문제점이 있다.
디자인 룰이 작아질수록 광의 간섭이나 장비오차에 의한 허위불량의 검출가능성이 그만큼 더 증대되므로 치명적 불량을 검출하기 위한 검사공정 시간은 더욱 연장되고 이에 따라 생산성은 그만큼 더 저하된다.
본 발명의 목적은 절대값을 갖지 않는 원시 데이터에 대해, 단일한 문턱값 대신 상한과 하한을 갖는 일정범위의 문턱영역과 비교하여 불량여부를 검출함으로써, 서로 다른 종류의 불량이 혼재되어 검출되는 것을 방지할 수 있는 불량검출 방법 및 장치를 제공하는 것이다.
도 1은 종래의 웨이퍼 불량검출 장치의 개략적인 구성을 나타내는 개념도이다.
도 2는 도 1에 도시된 데이터 처리수단에 의한 원시 데이터 생성과정을 개략적으로 설명하기 위한 개념도이다.
도 3은 도 1에 도시된 판단수단에 의한 불량검출 과정을 설명하기 위한 개념도이다.
도 4는 상술한 종래의 불량검출 방법을 나타내는 흐름도이다.
도 5는 NVM 게이트 ADI의 데이터에 대해 불량의 종류에 따른 그레이 레벨값의 차이를 나타내는 그래프이다.
도 6은 S-poly 패터닝 단계에서 검출되는 불량의 종류에 따른 그레이 레벨값의 차이를 나타내는 그래프이다.
도 7은 본 발명의 일실시예에 의한 기판 불량검출 방법을 나타내는 흐름도이다.
도 8은 본 발명의 일실시예에 의한 기판 불량검출 장치의 개략적인 구성을 나타내는 개념도이다.
도 9는 불량종류에 따른 그레이 레벨값의 차이에 대해 본 발명의 일실시예에 의한 문턱영역을 적용한 그래프이다.
도 10은 불량종류에 따른 그레이 레벨값의 분포에 대해 본 발명의 일실싱예에 의한 원시 데이터를 적용한 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 광원 120 : 기판
140 : 지지대 160 : 이미지 검출수단
180 : 아날로그 디지털 변환수단 200 : 데이터 처리수단
220 : 판단수단 240 : 문턱영역 설정수단
260 : 운용 단말기
상기 목적을 달성하기 위한 불량검출 방법은, 다수의 픽셀을 포함하며 동일한 패턴을 갖는 다수의 장치단위(device unit)가 형성된 기판 표면으로 광을 조사하는 단계, 상기 기판 표면으로부터 반사되는 광을 센싱하여 상기 장치단위별로 각 픽셀에 대한 이미지 정보를 형성하는 단계, 불량 검출대상 픽셀의 이미지 정보로부터 상기 불량 검출대상 픽셀이 속하는 장치단위와 인접하는 장치단위의 대응픽셀의 이미지 정보를 차감하여 원시 데이터를 형성하는 단계, 하한값과 상한값을 구비하는 적어도 하나 이상의 문턱영역을 설정하는 단계, 상기 원시 데이터와 상기 문턱영역(threshold region)을 비교하는 단계 및 상기 원시 데이터가 상기 적어도 하나의 문턱영역에 포함되는 경우 상기 불량 검출대상 픽셀을 불량픽셀로 체크하는 단계를 포함한다.
상기 목적을 달성하기 위한 불량검출 장치는, 다수의 픽셀을 포함하고 동일한 패턴을 갖는 다수의 장치단위를 구비하는 기판을 지지하기 위한 지지대, 상기 지지대 위에 놓여진 기판표면에 광을 조사하기 위한 광원, 상기 기판의 표면으로부터 반사된 광을 센싱하여 상기 각 장치단위별로 상기 픽셀의 아날로그 이미지 신호를 생성하는 이미지 검출수단, 상기 이미지 검출수단으로부터 생성된 아날로그 이미지 신호를 디지털 신호로 변환하기 위한 아날로그 디지털 변환기, 불량 검출대상 픽셀의 이미지 정보로부터 상기 불량 검출대상 픽셀이 속하는 장치단위와 인접하는 장치단위의 대응픽셀의 이미지 정보를 차감하여 원시 데이터를 형성하는 데이터 처리수단, 하한값과 상한값을 구비하는 적어도 하나 이상의 문턱영역을 설정하는 문턱영역 설정수단, 상기 원시데이터와 상기 문턱영역을 비교하여 상기 불량 검출대상 픽셀의 불량여부를 판단하기 위한 판단수단을 포함한다.
따라서, 상기 기판 불량검출 장치 및 방법을 사용함으로서 치명적 불량과 흔한 불량이 혼재되어 검출되는 것을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부하는 도면을 참조하여 상세하게 설명한다.
도 7은 본 발명의 일실시예에 의한 기판 불량검출 방법을 나타내는 흐름도이다.
도 7을 참조하면, 본 발명의 일실시예에 따라 소정의 공정을 거친 기판표면으로부터 불량을 검출하기 위하여 먼저 기판표면으로 광을 조사한다(단계 S100). 이때, 상기 기판의 표면에는 동일한 패턴을 갖는 다수의 장치단위가 형성되어 있으며, 상기 장치단위는 다수의 픽셀을 포함한다. 일실시예로서, 상기 기판은 반도체 제조용 웨이퍼 일 수 있으며, 이때 상기 장치단위는 독립하여 전자회로를 형성하는 웨이퍼 상의 단위 셀(unit cell)이다. 상기 광은 반사성능이 우수하여 상기 기판표면에서의 간섭가능성을 줄일 수 있도록 단파장 광을 이용하며, 바람직하게는 자외선 광을 이용한다.
이어서, 상기 기판표면으로부터 반사되는 광을 센싱하여 상기 장치단위별로 각 픽셀에 대한 이미지 정보를 형성한다(단계 S200). 상기 기판의 표면으로부터 반사되는 광은 일실시예로서 광센서에 의해 수광되며, 이어서 이미지 검출수단에 의해 각 픽셀에 대한 아날로그 이미지 정보를 형성한다. 이때, 상기 픽셀에 대한 이미지 정보는 상기 장치단위별로 구분되어 저장된다. 상기 아날로그 이미지 정보는 일실시예로서 아날로그 이미지 변환기(analogue digital converter, ADC)에 의해 디지털 이미지 정보로 변환된다. 일실시예로서, 상기 디지털 이미지 정보는 흑(black)과 백(white)의 농도차에 따라 구별되는 그레이 레벨(gray level)로 표시되며, 8비트(bit) 마이크로프로세서를 이용하여 256가지로 구별 가능하다.
이어서, 불량 검출대상 픽셀의 이미지 정보인 그레이 레벨로부터 상기 불량 검출대상 픽셀이 속하는 셀과 인접하는 셀에 속하는 대응픽셀의 그레이 레벨을 차감하여 원시 데이터를 형성한다(단계 S300). 웨이퍼 상에서 각 셀은 동일한 패턴을 구비하므로 대응픽셀이란 서로 다른 셀에서 동일한 위치에 있는 픽셀을 의미한다. 따라서, 웨이퍼에 대한 공정이 이상적으로 수행되었다면, 비록 셀은 다르다할지라도 각 셀의 대응픽셀은 서로 동일한 패턴을 유지하므로 그레이 레벨값은 모두 동일한 값을 갖는다. 따라서, 불량 검출대상 픽셀과 대응픽셀의 그레이 레벨값을 비교하여 차이가 난다면, 그 픽셀에 불량이 있다고 판정할 수 있다. 상기 그레이 레벨값은 2진수의 디지털 정보로 표현되므로 그레이 레벨의 차감은 2진수의 뺄셈에 의해 수행된다. 이때, 상기 뺄셈의 결과가 양수이든 음수이든 상관하지 않고 그 결과를 그대로 이용한다. 따라서, 그레이 레벨값이 음수에 대응하는 불량과 양수에 대응하는 불량이 혼재되어 검출되는 것을 방지할 수 있다.
이어서, 상기 원시 데이터와 비교하여 불량여부를 판정할 기준인 문턱영역(threshold region)을 설정(단계 S400)하고, 상기 원시 데이터와 상기 문턱영역을 비교한다(단계 S500). 상기 문턱영역은 그레이 레벨의 차이에 해당하는 수치로 이루어지는 상한값과 하한값에 의해 그 범위가 정의된다. 종래에는 하한값만 주어지는 문턱치(threshold value)만 설정하여 상기 문턱치 이상의 그레이 레벨차이는 모두 불량으로 판정하였지만, 원시 데이터가 하한값뿐 아니라 상한값도 함께 설정함으로써 하한값 이상이면서 동시에 상한값 이하인 경우에만 불량으로 판정한다(단계 S600). 따라서, 종래에는 그레이 레벨 차이가 하한값을 넘는 모든 불량이 혼재되어 불량으로 판정되었지만, 본 발명에 의하면 하한값을 넘더라도 상한값 이하인 경우에만 불량으로 판정함으로써 혼재되는 불량을 줄일 수 있다.
이어서, 상기 불량을 모니터로 디스플레이 함으로써(단계 S700) 상기 불량 검출대상 픽셀에서 발견되는 불량의 종류를 시각적으로 확인할 수 있다.
도 8은 본 발명의 일실시예에 의한 기판 불량검출 장치의 개략적인 구성을 나타내는 개념도이다.
도 8을 참조하면, 소정의 공정을 거친 기판(120)이 공정불량을 검사하기 위해 로딩되는 지지대(140)를 구비한다. 일실시예로서, 상기 기판(120)은 CMP(chemical mechanical polishing) 공정, 에치백 공정, 콘택공정, 산화막 식각공정 등과 같은 소정의 공정을 거친 반도체 제조용 웨이퍼일 수 있다. 이때, 상기 기판(120)의 표면에는 동일한 패턴을 갖는 다수의 장치단위가 형성되어 있으며, 각 장치단위에는 다수의 픽셀이 포함된다. 반도체 제조용 웨이퍼의 경우에는 상기 장치단위는 독립하여 전자회로를 형성하는 셀(cell)로 형성된다. 이때, 상기 기판(120)의 로딩 및 언로딩은 로봇 암의 구동과 같은 통상적인 웨이퍼 로딩 메카니즘을 이용한다. 이하에서는, 반도체 제조용 웨이퍼와 상기 웨이퍼의 표면에 형성된 셀을 대상으로 하여 본 발명의 내용을 설명한다. 그러나, 반도체 제조용 웨이퍼에만 본 발명의 내용이 국한되는 것이 아님은 자명하다.
상기 지지대(140) 상에 위치한 웨이퍼 표면으로 광원(100)에 의해 광이 조사되고, 상기 웨이퍼의 표면으로부터 반사된 광은 광센서를 포함하는 이미지 검출수단(160)에 의해 검출되어 아날로그 이미지 신호가 형성된다. 상기 아날로그 이미지 신호는 상기 웨이퍼의 각 셀별로 구분되어 형성된다.
상기 이미지 검출수단(160)에 의해 생성된 아날로그 이미지 신호는 아날로그 디지털 변환수단(analogue-to-digital converter, ADC 180)에 의해 디지털 이미지 신호로 변화되어 각 셀을 구성하는 픽셀(pixel)에 대한 그레이 레벨(gray level)이 형성된다. 상기 그레이 레벨은 8비트의 디지털 신호로 처리되므로 각 픽셀은 256가지로 구분 가능한 그레이 레벨을 갖게 된다. 따라서, 각 픽셀에 대한 그레이 레벨이 완성되면 하나의 셀에 대한 디지털 이미지가 완성되며, 웨이퍼 상의 모든 셀에 대해 상술한 바와 같은 과정에 의해 디지털 이미지가 결정되면 1매의 웨이퍼에 대한 이미지 맵(image map)이 완성된다.
이어서, 데이터 처리수단(200)에 의해 불량 검출대상 픽셀의 그레이 레벨로부터 상기 불량 검출대상 픽셀을 포함하는 셀과 인접하는 셀의 대응픽셀의 그레이 레벨을 차감한 값인 원시 데이터(raw data)를 생성한다.
한편, 문턱영역 설정수단(240)에 의해 불량판정을 위한 비교기준인 문턱영역을 미리 설정한다. 상기 문턱영역은 상한값과 하한값을 설정함으로써 결정되며, 상기 상한값과 하한값은 그레이 레벨의 차이와 비교할 수 있는 임의의 수치로 주어진다.
판단수단(220)에 의해 상기 원시데이터는 미리 설정된 상기 문턱영역과 비교하여 불량여부를 검출한다. 이때, 상기 원시 데이터가 상기 하한값을 초과하고 동시에 상기 상한값 이하인 경우에만 불량으로 판정한다. 상기 판단수단(220)은 CPU 및 코프로세서를 포함하여 구성되고, 메인 프로그램과 서브 프로그램을 운용하여 불량여부에 관한 판단을 수행한다. 상기 판단수단(220)의 수행결과는 운용 단말기(260)의 모니터 상에 디스플레이 된다.
도 9는 불량종류에 따른 그레이 레벨값의 차이에 대해 본 발명의 일실시예에 의한 문턱영역을 적용한 그래프이다. 도 5와 동일하게 NVM 게이트 ADI의 불량종류에 따른 그레이 레벨의 차이를 나타내는 그래프로서 가로축은 불량의 종류를 나타내며, 세로축은 그레이 레벨의 차이를 나타낸다.
도 9를 참조하면, 치명적 불량인 브리지 불량을 검출하기 위해 일실시예로서 하한값을 종전의 문턱값인 30주위의 값으로 설정하고, 상한값을 하부불량 및 허위불량을 배척할 수 있는 값으로 갖는 문턱영역을 설정하면, 상기 브리지 불량만 검출된다. 즉, 하부불량이나 허위불량은 상기 상한값을 초과함으로써 불량으로 판정하지 않게 되어 검출되는 치명적 불량인 브리지 불량만 검출된다. 따라서, 상기 상한값을 적절하게 설정함으로서 검출하고자 하는 치명적 불량과 대표적으로 혼재되어 나타나는 불량이 검출되지 않도록 설정할 수 있다. 이에 따라, 불량검출의 정확성과 신속성을 향상시킴으로써 생산효율을 높일 수 있다.
도 10은 불량종류에 따른 그레이 레벨값의 분포에 대해 원시 데이터를 적용한 그래프이다. 도 6과 동일하게 S-poly 패터닝 단계에서 검출되는 불량종류에 따른 그레이 레벨의 분포를 나타내는 그래프로서, 가로축은 웨이퍼 표면의 임의의 지점을 구분하기 위한 숫자이며, 세로축은 그레이 레벨의 차이를 나타낸다.
도 10을 참조하면, 치명적 불량인 리닝 불량은 20과 60 사이의 영역에서 가장 많이 검출되며, 흔한 불량인 스트리에이션은 -20과 -60 사이의 영역에서 가장 많이 검출되고 있다. 스트리에이션 불량의 원시데이터에 대해 절대값을 취한다면, 20과 60 사이의 영역에서 분포하게 되어 상기 리닝불량과 혼재하여 검출되겠지만, 본 발명의 일실시예에 의한 방법에 의하면, 양 불량이 서로 구분되어 디스를레이 되고 있다. 따라서, 불량검출의 정확성과 신속성을 향상시킴으로써 생산효율을 높일 수 있다.
본 발명에 의하면, 웨이퍼 표면의 픽셀에 대한 그레이 레벨의 차이인 원시데이터를 상한값과 하한값을 갖는 문턱영역과 비교하여 불량을 판정함으로써, 치명적 불량과 혼재되어 검출되는 흔한 불량의 수를 현저히 줄일 수 있다. 이에 따라, 웨이퍼 표면의 불량검출의 정확성 및 신속성을 현저히 향상시킴으로써 반도체 장치의 생산효율을 향상할 수 있다. 본 발명은 어레이 모드의 불량검출 방식에 대해 서술하였지만, 어레이 모드와 랜덤 모드 모두 동일하게비교(comparison)에 바탕을 두고 있는 방식이므로, 본 발명의 기술사상은 랜덤 모드의 불량검출 방식에도 또한 적용될 수 있음은 자명하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 다수의 픽셀을 포함하며 동일한 패턴을 갖는 다수의 장치단위(device unit)가 형성된 기판 표면으로 광을 조사하는 단계;
    상기 기판 표면으로부터 반사되는 광을 센싱하여 상기 장치단위별로 각 픽셀에 대한 이미지 정보를 형성하는 단계;
    불량 검출대상 픽셀의 이미지 정보로부터 상기 불량 검출대상 픽셀이 속하는 장치단위와 인접하는 장치단위의 대응픽셀의 이미지 정보를 차감하여 원시 데이터를 형성하는 단계;
    하한값과 상한값을 구비하는 적어도 하나 이상의 문턱영역을 설정하는 단계;
    상기 원시 데이터와 상기 문턱영역(threshold region)을 비교하는 단계; 및
    상기 원시 데이터가 상기 적어도 하나의 문턱영역에 포함되는 경우 상기 불량 검출대상 픽셀을 불량픽셀로 체크하는 단계를 구비하는 것을 특징으로 하는 기판 불량검출방법.
  2. 제1항에 있어서, 상기 기판은 반도체 제조용 웨이퍼이며, 상기 장치단위는 독립하여 전자회로를 형성하는 웨이퍼 상의 단위 셀인 것을 특징으로 하는 기판 불량검출 방법.
  3. 제1항에 있어서, 상기 광은 반사성능이 우수하여 상기 기판표면에서의 회절및 간섭가능성을 줄일 수 있는 단파장 광인 것을 특징으로 하는 기판 불량검출 방법.
  4. 제3항에 있어서, 상기 광은 자외선 광인 것을 특징으로 하는 기판 불량 검출방법.
  5. 제1항에 있어서, 상기 이미지 정보는 2진수로 표현되는 디지털 정보인 것을 특징으로 하는 기판 불량검출 방법.
  6. 제5항에 있어서, 상기 이미지 정보는 흑(black)과 백(white)의 농도차이에 따라 구별되는 그레이 레벨(gray level)로 표시되는 것을 특징으로 하는 기판 불량검출 방법.
  7. 제6항에 있어서, 상기 그레이 레벨은 256가지로 구별 가능한 것을 특징으로 하는 기판 불량검출 방법.
  8. 제1항에 있어서, 상기 불량픽셀을 모니터 상에 디스플레이 하는 단계를 더 포함하는 것을 특징으로 하는 기판 불량검출 방법.
  9. 다수의 픽셀을 포함하고 동일한 패턴을 갖는 다수의 장치단위를 구비하는 기판을 지지하기 위한 지지대;
    상기 지지대 위에 놓여진 기판표면에 광을 조사하기 위한 광원;
    상기 기판의 표면으로부터 반사된 광을 센싱하여 상기 각 장치단위별로 상기 픽셀의 아날로그 이미지 신호를 생성하는 이미지 검출수단;
    상기 이미지 검출수단으로부터 생성된 아날로그 이미지 신호를 디지털 신호로 변환하기 위한 아날로그 디지털 변환기;
    불량 검출대상 픽셀의 이미지 정보로부터 상기 불량 검출대상 픽셀이 속하는 장치단위와 인접하는 장치단위의 대응픽셀의 이미지 정보를 차감하여 원시 데이터를 형성하는 데이터 처리수단;
    하한값과 상한값을 구비하는 적어도 하나 이상의 문턱영역을 설정하는 문턱영역 설정수단;
    상기 원시데이터와 상기 문턱영역을 비교하여 상기 불량 검출대상 픽셀의 불량여부를 판단하기 위한 판단수단을 포함하는 것을 특징으로 하는 기판 불량검출장치.
  10. 제9항에 있어서, 상기 기판은 반도체 제조용 웨이퍼이며, 상기 장치단위는 독립하여 전자회로를 형성하는 웨이퍼 상의 단위 셀인 것을 특징으로 하는 기판 불량검출 장치.
  11. 제9항에 있어서, 상기 광은 반사성능이 우수하여 상기 기판표면에서의 회절및 간섭가능성을 줄일 수 있는 단파장 광인 것을 특징으로 하는 기판 불량검출 장치.
  12. 제9항에 있어서, 상기 광은 자외선 광인 것을 특징으로 하는 기판 불량검출 장치.
  13. 제9항에 있어서, 상기 이미지 정보는 흑(black)과 백(white)의 농도차이에 따라 구별되는 그레이 레벨(gray level)로 표시되는 것을 특징으로 하는 기판 불량검출 장치.
  14. 제9항에 있어서, 불량으로 판단된 불량픽셀 및 상기 불량픽셀의 원시데이터를 디스플레이 하기 위한 모니터를 더 포함하는 것을 특징으로 하는 기판 불량검출 장치.
KR10-2003-0000102A 2003-01-02 2003-01-02 웨이퍼의 불량검출 장치 및 방법 KR100503530B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0000102A KR100503530B1 (ko) 2003-01-02 2003-01-02 웨이퍼의 불량검출 장치 및 방법
US10/749,670 US7466853B2 (en) 2003-01-02 2003-12-30 Method and apparatus for detecting defects on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0000102A KR100503530B1 (ko) 2003-01-02 2003-01-02 웨이퍼의 불량검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040062299A true KR20040062299A (ko) 2004-07-07
KR100503530B1 KR100503530B1 (ko) 2005-07-22

Family

ID=37434224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0000102A KR100503530B1 (ko) 2003-01-02 2003-01-02 웨이퍼의 불량검출 장치 및 방법

Country Status (2)

Country Link
US (1) US7466853B2 (ko)
KR (1) KR100503530B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675890B1 (ko) * 2005-04-26 2007-02-02 주식회사 하이닉스반도체 반도체 소자의 불량 검출 방법
US7486392B2 (en) 2005-06-30 2009-02-03 Samsung Electronics Co., Ltd. Method of inspecting for defects and apparatus for performing the method
KR101146081B1 (ko) * 2003-03-17 2012-05-15 오르보테크 엘티디. 마이크로-검사 입력을 이용한 매크로 결함 검출 방법 및시스템
KR20230048200A (ko) * 2021-10-01 2023-04-11 삼성전자주식회사 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503513B1 (ko) * 2003-01-08 2005-07-26 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
KR100489658B1 (ko) * 2003-03-14 2005-05-17 삼성전자주식회사 광학측정장치 초점의 최적화방법, 이를 이용한 광학적불량 검출 방법 및 광학적 불량 검출 장치
KR100648201B1 (ko) * 2005-08-08 2006-11-23 삼성전자주식회사 기판 검사 방법 및 이를 수행하기 위한 기판 검사 장치
US8072589B2 (en) * 2007-01-18 2011-12-06 Dcg Systems, Inc. System and method for photoemission-based defect detection
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution
US20160056065A1 (en) * 2014-08-25 2016-02-25 Robert E. Stahlbush Method and apparatus for removing experimental artifacts from ensemble images
CN107923856B (zh) * 2015-08-05 2021-02-26 科磊股份有限公司 以范围为基础的实时扫描电子显微镜的非视觉分格器
WO2017024065A1 (en) * 2015-08-05 2017-02-09 Kla-Tencor Corporation Range-based real-time scanning electron microscope non-visual binner
US9875534B2 (en) * 2015-09-04 2018-01-23 Kla-Tencor Corporation Techniques and systems for model-based critical dimension measurements
TWI711101B (zh) * 2019-11-18 2020-11-21 錼創顯示科技股份有限公司 晶圓、晶圓檢測系統與晶圓檢測方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2349012A (en) * 1941-06-24 1944-05-16 Spaeth Charles Means for producing high frequency oscillations in illuminating electronic dischargelamp devices
US6091846A (en) * 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
JP3484042B2 (ja) * 1997-05-21 2004-01-06 株式会社日立製作所 パターン検査方法およびその装置
US6452677B1 (en) * 1998-02-13 2002-09-17 Micron Technology Inc. Method and apparatus for detecting defects in the manufacture of an electronic device
US6947587B1 (en) * 1998-04-21 2005-09-20 Hitachi, Ltd. Defect inspection method and apparatus
US6614924B1 (en) 1999-08-02 2003-09-02 Applied Materials, Inc. Adaptive mask technique for defect inspection
EP1226710A1 (en) * 1999-10-08 2002-07-31 Applied Science Fiction Method and apparatus for differential illumination image-capturing and defect handling
JP2001304842A (ja) * 2000-04-25 2001-10-31 Hitachi Ltd パターン検査方法及びその装置並びに基板の処理方法
DE60144249D1 (de) * 2000-12-15 2011-04-28 Kla Tencor Corp Verfahren und vorrichtung zum untersuchen eines substrats
JP2003004427A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 画像比較による欠陥検査方法及びその装置
JP3788279B2 (ja) * 2001-07-09 2006-06-21 株式会社日立製作所 パターン検査方法及び装置
JP4711570B2 (ja) * 2001-09-14 2011-06-29 株式会社東京精密 パターン検査方法及び検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146081B1 (ko) * 2003-03-17 2012-05-15 오르보테크 엘티디. 마이크로-검사 입력을 이용한 매크로 결함 검출 방법 및시스템
KR100675890B1 (ko) * 2005-04-26 2007-02-02 주식회사 하이닉스반도체 반도체 소자의 불량 검출 방법
US7486392B2 (en) 2005-06-30 2009-02-03 Samsung Electronics Co., Ltd. Method of inspecting for defects and apparatus for performing the method
KR20230048200A (ko) * 2021-10-01 2023-04-11 삼성전자주식회사 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US7466853B2 (en) 2008-12-16
US20040150813A1 (en) 2004-08-05
KR100503530B1 (ko) 2005-07-22

Similar Documents

Publication Publication Date Title
KR100503530B1 (ko) 웨이퍼의 불량검출 장치 및 방법
KR100503513B1 (ko) 웨이퍼의 불량검출 장치 및 방법
US8472697B2 (en) Method and apparatus for visual inspection
JP2003035680A (ja) 半導体デバイスの検査方法
JP2003215060A (ja) パターン検査方法及び検査装置
JP4711570B2 (ja) パターン検査方法及び検査装置
JP3647416B2 (ja) パターン検査装置及びその方法
JP2014035326A (ja) 欠陥検査装置
US6437862B1 (en) Defect inspection apparatus
JP2010164487A (ja) 欠陥検査装置及び欠陥検査方法
JPH08320294A (ja) 被検査パターンの欠陥検査方法及びその装置
JP5030604B2 (ja) ウェハ外観検査装置
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
US6656648B2 (en) Pattern inspection apparatus, pattern inspection method and mask manufacturing method
KR100814410B1 (ko) 반도체 소자가 형성된 기판의 결함 검출방법
US7113629B2 (en) Pattern inspecting apparatus and method
US6411378B1 (en) Mask, structures, and method for calibration of patterned defect inspections
JP3793668B2 (ja) 異物欠陥検査方法及びその装置
US7023541B2 (en) Device inspecting for defect on semiconductor wafer surface
CN110854035A (zh) 晶圆边缘缺陷的检测方法及装置
KR100774826B1 (ko) 웨이퍼 결함 검출방법
JPH08272078A (ja) パターンの検査方法及び検査装置
KR100489658B1 (ko) 광학측정장치 초점의 최적화방법, 이를 이용한 광학적불량 검출 방법 및 광학적 불량 검출 장치
JP2002174602A (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置
KR100675890B1 (ko) 반도체 소자의 불량 검출 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee