KR20040061607A - 인덕터 제조 방법 - Google Patents

인덕터 제조 방법 Download PDF

Info

Publication number
KR20040061607A
KR20040061607A KR1020020087888A KR20020087888A KR20040061607A KR 20040061607 A KR20040061607 A KR 20040061607A KR 1020020087888 A KR1020020087888 A KR 1020020087888A KR 20020087888 A KR20020087888 A KR 20020087888A KR 20040061607 A KR20040061607 A KR 20040061607A
Authority
KR
South Korea
Prior art keywords
inductor
metal pattern
forming
conductive plug
insulation layer
Prior art date
Application number
KR1020020087888A
Other languages
English (en)
Inventor
양준석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087888A priority Critical patent/KR20040061607A/ko
Publication of KR20040061607A publication Critical patent/KR20040061607A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 솔레노이드 타입의 인덕터 제조 방법에 관해 개시한 것으로서, 제 1절연막이 구비된 기판을 제공하는 단계와, 듀얼 다마신 공정에 의해 제 1절연막에 제 1인덕터 코일부의 하단부인 제 1금속 패턴을 형성하는 단계와, 제 1금속 패턴을 포함한 기판 전면에 제 2절연막을 형성하는 단계와, 듀얼 다마신 공정에 의해 상기 제 2절연막에 각각의 제 1인덕터의 솔레노이드 타입의 코일부를 형성하는 제 1도전 플러그 및 제 2인덕터 코일부의 하단부인 제 2금속 패턴을 형성하는 단계와, 제 2금속 패턴을 포함한 기판 전면에 제 3절연막을 형성하는 단계와, 듀얼 다마신 공정에 의해 제 3절연막에 각각의 제 2도전 플러그 및 제 2인덕터 코일부의 상단부를 형성하는 제 3금속 패턴을 형성하는 단계와, 제 3금속 패턴을 포함한 기판 전면에 제 4절연막을 형성하는 단계와, 듀얼 다마신 공정에 의해 제 4절연막에 각각의 제 3도전 플러그 및 제 3도전 플러그과 연결되어 제 1인덕터의 상단부를 형성하는 제 4금속 패턴을 형성하는 단계를 포함한다.

Description

인덕터 제조 방법{method for manufacturing inductor}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 솔레노이드 타입의 인덕터 제조 방법에 관한 것이다.
개인용 휴대 통싱의 발전으로 인해 알.에프(RF) 아날로그 IC의 개발이 필요함에 따라 수동소자인 인덕터의 집적화가 요구된다.
도 1은 종래 기술에 따른 인덕터를 나타낸 도면이다.
도 2은 종래 기술에 따른 문제점을 설명하기 공정단면도이다.
종래 기술에 따른 인덕터는, 도 1에 도시된 바와 같이, 나선형(spiral)형태로서, 각각의 금속에 평면으로 위치된다. 또한, 코일부의 저항을 낮추기 위해 디자인 룰(design rule)상 금속 두께를 2000Å으로 규정하고 있다.
인덕터는 코일(coil) 중심부에 형성되어지는 자기장이 칩 내부로 향하게 되어, 도 2에 도시된 바와 같이, 자기장에 의해 다른 회로들이 상하게 될 우려가 많다. (A 및 B 참조) 또한, 평면 상에서 나선형 인덕터 코일부를 형성하고 있기 때문에 많은 부분의 레이아웃(layout)을 차지하는 문제점이 있었다.
도 2에서, 미설명된 도면부호 1은 기판을, 도면부호 2,4는 금속을 각각 나타낸 것이다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 일정 공간안에서 동일 형태의 솔레노이드 타입의 인덕터를 제조함으로써, 인덕터의 효율을 개선시킬 수 있는 인덕터 제조 방법을 제공함에 그 목적이 있다.
도 3a 내지 도 3f는 본 발명에 따른 솔레노이드 타입의 인덕터 제조 방법을 설명하기 위한 공정단면도.
도 4는 도 3a의 공정평면도.
도 5는 도 3b의 공정평면도.
도 6은 3d의 공정평면도.
도 7은 본 발명에 따른 적층 솔레노이드 타입의 인덕터를 나타낸 도면.
상기 목적을 달성하기 위한 본 발명에 따른 인덕터 제조 방법은 제 1절연막이 구비된 기판을 제공하는 단계와, 듀얼 다마신 공정에 의해 제 1절연막에 제 1인덕터 코일부의 하단부인 제 1금속 패턴을 형성하는 단계와, 제 1금속 패턴을 포함한 기판 전면에 제 2절연막을 형성하는 단계와, 듀얼 다마신 공정에 의해 상기 제 2절연막에 각각의 제 1인덕터의 솔레노이드 타입의 코일부를 형성하는 제 1도전 플러그 및 제 2인덕터 코일부의 하단부인 제 2금속 패턴을 형성하는 단계와, 제 2금속 패턴을 포함한 기판 전면에 제 3절연막을 형성하는 단계와, 듀얼 다마신 공정에의해 제 3절연막에 각각의 제 2도전 플러그 및 제 2인덕터 코일부의 상단부를 형성하는 제 3금속 패턴을 형성하는 단계와, 제 3금속 패턴을 포함한 기판 전면에 제 4절연막을 형성하는 단계와, 듀얼 다마신 공정에 의해 제 4절연막에 각각의 제 3도전 플러그 및 제 3도전 플러그과 연결되어 제 1인덕터의 상단부를 형성하는 제 4금속 패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명에 따른 솔레노이드 타입의 인덕터 제조 방법을 설명하기 위한 공정단면도이다.
본 발명의 인덕터 제조 방법은, 제 1금속 패턴과 제 4금속 패턴, 제 2금속 패턴과 제 3금속 패턴을 이용하여 일정 공간 안에서 동일 형태의 솔레노이드 타입의 인덕터를 제조한다.
따라서, 코어부에 유도되어지는 자기장은 각각의 인덕터에서 형성한 자기장의 합이 되므로 레이아웃 내에서 인덕터가 차지하는 비율은 유지하면서 인덕터의 효율을 개선시킬 수 있다.
도 3은 본 발명의 인덕터 제조 방법을 설명하기 위한 공정단면도이다.
또한, 도 4는 도 3a의 공정평면도이고, 도 5는 도 3b의 공정평면도이다.
도 6은 3d의 공정평면도이다.
본 발명에 따른 인덕터 제조 방법은, 도 3a 및 도 4에 도시된 바와 같이, 먼저 제 1절연막(미도시)가 구비된 기판(100)을 제공한다. 이어, 상기 기판 위에 제1금속막(미도시)을 증착하고 선택 식각하여 제 1금속 패턴(102)을 형성한다. 이때, 상기 제 1금속 패턴(102)은 제 1 인덕터 코일부의 하단부가 된다. 이어, 상기 제 1금속 패턴(102)을 포함한 기판 전면에 제 2절연막(104)을 형성한다.
그런 다음, 도 3b 및 도 5에 도시된 바와 같이, 듀얼 다마신 공정을 이용하여 상기 제 2절연막(104)에 제 1도전 플러그(104) 및 제 2금속 패턴(108)을 형성한다. 이때, 상기 제 1도전 플러그(104)는 제 1인덕터의 솔레노이드 타입의 코일부를 형성하며, 상기 제 2금속 패턴(108)은 제 2인덕터 코일부의 하단부를 형성한다.
이 후, 도 3c에 도시된 바와 같이, 상기 제 2금속 패턴(108)을 포함한 기판 전면에 제 3절연막(110)을 형성한다.
이어, 도 3d 및 도 6에 도시된 바와 같이, 듀얼 다마신 공정을 이용하여 상기 제 3절연막(110)에 제 3금속 패턴(112) 및 제 2도전 플러그(111)을 각각 형성한다. 이때, 상기 제 3금속 패턴(112)은 제 2인덕터 코일부의 상단부를 형성한다. ?또한, 제 2도전 플러그(111)의 일부는 제 2 인덕터 코일부의 상단부와 하단부를 연결하여 솔레노이드 형태의 코일부를 형성한다. 상기 제 2도전 플러그(111)의 다른 일부는 제 1도전 플러그(105)과 이 후의 제 3도전 플러그(115)과 스택으로 연결되어 제 1 인덕터의 솔레노이드 타입의 코일부를 형성한다.
그런 다음, 도 3e에 도시된 바와 같이, 상기 제 3금속 패턴(112)을 포함한 기판 전면에 제 4절연막(114)을 형성한다.
이 후, 도 3f에 도시된 바와 같이, 듀얼 다마신 공정으로 제 4절연막(114)에 제 4금속 패턴(116)과 제 3도전 플러그(115)을 각각 형성한다. 이때, 상기 제 3도전 플러그(115)과 제 4금속 패턴(116)이 연결되어 제 1인덕터의 상단부를 형성한다.
또한, 제 1, 제 2, 제 3 및 제 4금속 패턴(102)(108)(112)(1160은 구리 재질을 이용한다. 따라서, 코일부의 저항값을 줄일 수 있게 되어 코일부의 두께를 낮출 수 있다.
도 7은 본 발명에 따른 적층 솔레노이드 타입의 인덕터를 나타낸 도면이다.
한편, 도 7에 도시된 바와 같이, 상기 제 1금속 패턴(102)과 제 4금속 패턴(116)은 제 1인덕터를 이루고, 제 2금속 패턴(108)과 제 3금속 패턴(112)은 제 1인덕터를 이루게 된다. 각각의 제 1및 제 2 인덕터 각각에 의해 형성되어진 자기장은, 도 7에 도시된 바와 같이, 합해져서 전체적으로 스택 솔레노이드 타입의 인덕터를 이루게 된다. 상기 솔레노이드 타입의 인덕터는 칩에 평행한 방향으로 자기장을 형성한다.
본 발명에서는 한정된 공간 내에 2개의 각기 다른 인덕터를 형성시켜 차지하는 공간은 변함없이 인덕터의 효율을 개선할 수 있다.
본 발명에 따르면, 듀얼 다마신 공정으로 인덕터를 제조함으로써, 작은 공간 내에서 코일부의 턴수를 늘려 인덕턴스값을 증가시킬 수 있다.
이상에서와 같이, 본 발명은 제 1금속 패턴과 제 4금속 패턴, 제 2금속 패턴과 제 3금속 패턴을 이용하여 일정 공간 안에서 동일 형태의 제 1및 제 2솔레노이드 타입의 인덕터를 형성함으로써, 코어부에 유도되어지는 자기장은 각각의 제 1및제 2솔레노이드 타입의 인덕터에서 형성한 자기장의 합이 되므로 레이아웃에서 인덕터가 차지하는 비율을 유지하면서 인덕터의 효율을 개선시킬 수 있다.
또한, 본 발명에서는 상기 각각의 제 1내지 제 4금속 패턴을 구리 금속을 이용하여 형성함으로써, 코일부의 저항값을 줄여 두께를 낮출 수 있다.
한편, 본 발명에서는 솔레노이드 타입의 인덕터를 제조함으로써, 작은 공간 내에서 코일부의 턴수를 늘려 인덕턴스값을 증가시킬 수 있어 인덕터의 효율을 높일 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (1)

  1. 제 1절연막이 구비된 기판을 제공하는 단계와,
    듀얼 다마신 공정에 의해 상기 제 1절연막에 제 1인덕터 코일부의 하단부인 제 1금속 패턴을 형성하는 단계와,
    상기 제 1금속 패턴을 포함한 기판 전면에 제 2절연막을 형성하는 단계와,
    듀얼 다마신 공정에 의해 상기 상기 제 2절연막에 각각의 제 1인덕터의 솔레노이드 타입의 코일부를 형성하는 제 1도전 플러그 및 제 2인덕터 코일부의 하단부인 제 2금속 패턴을 형성하는 단계와,
    상기 제 2금속 패턴을 포함한 기판 전면에 제 3절연막을 형성하는 단계와,
    듀얼 다마신 공정에 의해 상기 제 3절연막에 각각의 제 2도전 플러그 및 상기 제 2인덕터 코일부의 상단부를 형성하는 제 3금속 패턴을 형성하는 단계와,
    상기 제 3금속 패턴을 포함한 기판 전면에 제 4절연막을 형성하는 단계와,
    듀얼 다마신 공정에 의해 상기 제 4절연막에 각각의 제 3도전 플러그 및 상기 제 3도전 플러그과 연결되어 상기 제 1인덕터의 상단부를 형성하는 제 4금속 패턴을 형성하는 단계를 포함한 것을 특징으로 하는 인덕터 제조 방법.
KR1020020087888A 2002-12-31 2002-12-31 인덕터 제조 방법 KR20040061607A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087888A KR20040061607A (ko) 2002-12-31 2002-12-31 인덕터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087888A KR20040061607A (ko) 2002-12-31 2002-12-31 인덕터 제조 방법

Publications (1)

Publication Number Publication Date
KR20040061607A true KR20040061607A (ko) 2004-07-07

Family

ID=37353135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087888A KR20040061607A (ko) 2002-12-31 2002-12-31 인덕터 제조 방법

Country Status (1)

Country Link
KR (1) KR20040061607A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601134B2 (en) 2017-12-06 2020-03-24 Wits Co., Ltd. Antenna device and apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601134B2 (en) 2017-12-06 2020-03-24 Wits Co., Ltd. Antenna device and apparatus including the same

Similar Documents

Publication Publication Date Title
US10256286B2 (en) Integrated inductor for integrated circuit devices
TWI303957B (en) Embedded inductor devices and fabrication methods thereof
US7667566B2 (en) Inductor structure
TWI304261B (en) Integrated inductor
US20080252407A1 (en) Multi-Layer Inductive Element for Integrated Circuit
CN102446916A (zh) 具有磁芯电感器的集成电路及其制造方法
JP2007273577A (ja) 半導体集積回路
US20060055495A1 (en) Planar transformer
US10470309B2 (en) Inductor and capacitor integrated on a substrate
US6853079B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
US6830984B2 (en) Thick traces from multiple damascene layers
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
KR20040061607A (ko) 인덕터 제조 방법
CN114582586A (zh) 集成式电感及其制造方法、直流-直流转换器
TWI498928B (zh) 螺旋電感元件
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
KR100818994B1 (ko) 반도체 소자의 제조 방법
KR20100059193A (ko) 반도체 소자의 인덕터 및 그 제조 방법
JP3909799B2 (ja) 半導体集積回路装置
CN217405211U (zh) 集成式电感以及集成有集成式电感的直流-直流转换器
KR19980020010A (ko) 스피럴 인덕터의 구조
JP2006013117A (ja) インダクタ構造体
KR20030015529A (ko) 반도체 소자의 인덕터 및 그의 제조 방법
JP2005259969A (ja) 半導体装置およびその製造方法
KR100821618B1 (ko) 반도체 집적 회로에서 형성되는 인덕터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination