KR20040061449A - 액정표시장치의 감마 기준전압회로 - Google Patents

액정표시장치의 감마 기준전압회로 Download PDF

Info

Publication number
KR20040061449A
KR20040061449A KR1020020087716A KR20020087716A KR20040061449A KR 20040061449 A KR20040061449 A KR 20040061449A KR 1020020087716 A KR1020020087716 A KR 1020020087716A KR 20020087716 A KR20020087716 A KR 20020087716A KR 20040061449 A KR20040061449 A KR 20040061449A
Authority
KR
South Korea
Prior art keywords
gamma
voltage
gamma reference
regulator
liquid crystal
Prior art date
Application number
KR1020020087716A
Other languages
English (en)
Other versions
KR100909052B1 (ko
Inventor
김진성
한길준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020087716A priority Critical patent/KR100909052B1/ko
Publication of KR20040061449A publication Critical patent/KR20040061449A/ko
Application granted granted Critical
Publication of KR100909052B1 publication Critical patent/KR100909052B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 전원전압(Vdd) 및 레귤레이터(regulator)의 출력전압을 감마 레지스터부에 인가하여 안정된 감마 기준전압을 출력하는 액정표시장치의 감마 기준전압회로에 관한 것으로, 전원전압(Vdd)과 접지단 사이에 복수개의 저항이 직렬 연결되어 상기 전원전압(Vdd)을 분압하여 복수개의 감마 기준전압을 데이터 드라이버에 출력하는 감마 레지스터부와, 상기 감마 레지스터부의 임의의 저항 사이에 일정한 전압을 공급하는 레귤레이터(regulator)로 구성되는 것이다.

Description

액정표시장치의 감마 기준전압회로{Gamma reference voltage genereration circuit of Liquid Crystal Display Device}
본 발명은 액정표시장치의 구동회로에 관한 것으로, 특히 데이터 드라이버에서 디지털 데이터를 아날로그로 변환할 때 필요한 감마 기준전압을 공급하는 감마 기준전압회로에 관한 것이다.
이와 같은 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.
상기 액정표시패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 상기 두 개의 투명 기판 중 하나에는 일정 간격으로 배열된 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 복수개의 박막트랜지스터가 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다.
따라서, 게이트 라인에 순차적으로 턴 온 신호를 인가하면 그 때마다 해당 라인의 화소 전극에 데이터 신호가 인가되므로 영상이 표시된다.
이와 같이 구성된 액정표시패널과 상기 액정표시패널에 데이터를 인가하는 데이터 구동회로를 구비한 일반적인 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 구동회로 블록 구성도이다.
즉, 상술한 바와 같이, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(21)과,상기 액정표시패널(21)에 구동 신호와 데이터 신호를 공급하는 구동회로부(22)와, 상기 액정표시패널(21)에 일정한 광원을 제공하는 백 라이트(8)로 구분된다.
여기서, 상기 구동회로부(22)는, 상기 액정표시패널(21)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(21b)와 상기 액정표시패널(21)의 각 게이트 라인(G)에 게이트 구동 펼스를 인가하는 게이트 드라이버(1a)와, 액정표시패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평 동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력받아 상기 액정표시패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(23)와, 상기 액정표시패널(21) 및 각부에 필요한 전압을 공급하는 전원 공급부(24)와, 상기 전원 공급부(24)로부터 전원을 인가 받아 상기 데이터 드라이버(21b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준전압부(25)와, 상기 전원 공급부(24)로부터 출력된 전압을 이용하여 액정표시패널(21)에 사용되는 정전압(Vdd), 게이트 고전압(VGH), 게이트 저전압(VGL), 기준전압(Vref) 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(26)와, 상기 백 라이트(28)를 구동하는 인버터(29)를 구비하여 구성된다.
이와 같이 구성된 일반적인 액정표시장치의 구동회로의 동작은 다음과 같다.
즉, 타이밍 콘트롤러(23)가 액정표시패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력받아 상기 액정표시패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 제공하므로, 상기 게이트 드라이버(1a)가 상기 액정표시패널(21)의 각 게이트 라인(G)에 게이트 구동 펄스를 인가하고 이에 동기되어 상기 데이터 드라이버(21b)가 상기 액정표시패널(21)의 각 데이터 라인(D)에 데이터 신호를 입력하여 입력된 영상신호를 디스플레이 한다.
여기서, 상기 도 1의 종래의 감마 기준전압부(25)의 감마 기준전압회로를 보다 구체적으로 설명하면 다음과 같다.
도 2a는 종래의 감마 기준전압회로의 블록 구성도이고, 도 2b는 종래의 감마 기준전압회로의 회로 구성도이다.
상기 감마 기준전압회로는 상기 액정표시패널(21)의 화질에 영향을 미치는 액정표시장치의 필수 구성요소로서, 도 2a에 도시된 바와 같이, 전원전압(Vdd;201)과, 상기 전원전압(Vdd;201)을 분압하여 복수개의 감마 기준전압(GMA1~GMA10)을 출력하는 감마 레지스터부(202)와, 상기 감마 레지스터부(202)에서 출력되는 복수개의 감마 기준전압(GMA1~GMA10)을 각각 안정적으로 증폭하여 출력하는 감마 버퍼부(gamma buffer;203)로 구성되어 있다.
이와 같이 구성된 종래의 감마 기준전압회로의 동작을 도 2b를 참조하여 설명하면 다음과 같다.
도 2b에 도시된 바와 같이, 감마 레지스터부(202)는 전원전압(Vdd;201)에 의해 전압을 공급받고, 상기 공급된 전압(Vdd;201)은 상기 감마 레지스터부(202)를 이루는 복수개의 저항(R1~R10)에 의해 분압된다. 상기 분압된 전압에 의해 상기 복수개의 저항(R1~R10)은 각각 감마 기준전압(GAM1~GMA10)을 출력하고, 상기 출력된 감마 기준전압(GMA1~GMA10)은 감마 버퍼부(gamma buffer;203)로 입력되어, 상기 감마 버퍼부(gamma buffer;203)를 구성하는 복수개의 증폭기(AMP1~AMP10)에 대응되어 입력된다. 상기 감마 버퍼부(gamma buffer;203)의 증폭기(AMP1~AMP10)에 입력된 상기 감마 기준전압(GMA1~GMA10)은 노이즈가 제거되어 더욱 안정적인 감마 기준전압(GMA1`~GMA10`)으로 증폭되어 출력된다.
이후, 상기 감마 버퍼부(gamma buffer;303)에서 출력된 상기 안정화된 감마 기준전압(GMA1`~GMA10`)은 데이터 드라이버(21b)로 입력되고, 상기 데이터 드라이버(21b)는 상기 감마 기준전압(GMA1`~GMA10`)을 이용하여 R, G, B 디지털 영상신호를 아날로그 영상신호로 변환하여 액정 구동전압을 출력하며, 상기 출력된 액정 구동전압은 매 스캐닝마다 상기 액정표시패널(21)의 데이터 라인(D)에 인가된다.
그러나, 이와 같은 종래의 액정표시장치의 감마 기준전압회로에 있어서는 다음과 같은 문제점이 있었다.
즉, 상술한 바와 같이, 상기 감마 기준전압회로의 감마 레지스터부에 의해 발생된 상기 감마 기준전압은 상기 감마 버퍼부(gamma buffer)를 거쳐서 안정화를이루므로 상기 감마 버퍼부(gamma buffer)에 의한 생산 단가가 증가하게 된다.
또한, 상기 감마 버퍼부(gamma buffer)를 구동하여야 하므로 소비 전류가 증가하게 되는 단점이 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 상기 감마 버퍼부(gamma buffer)를 사용하지 않고, 일부는 전원전압(Vdd)을 분압하고 일부는 레귤레이터(regulator)를 이용하여 감마 기준전압을 생성하여 데이터 드라이버에 직접 입력되도록 함으로써, 상기 감마 버퍼부(gamma buffer)의 사용에 의한 비용 및 그에 따른 소비 전류를 감소시킬 수 있는 액정표시장치의 감마 기준전압회로를 제공하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치의 블록 구성도
도 2a는 종래의 감마 기준전압회로의 블록 구성도
도 2b는 종래의 감마 기준전압회로의 회로구성도
도 3a는 본 발명의 제 1 실시예에 따른 감마 기준전압회로의 블록 구성도
도 3b는 본 발명의 제 1 실시예에 따른 감마 기준전압회로의 회로 구성도
도 4a는 본 발명의 제 2 실시예에 따른 감마 기준전압회로의 블록 구성도
도 4b는 본 발명의 제 2 실시예에 따른 감마 기준전압회로의 회로 구성도
도 5는 일반적인 레귤레이터(regulator)의 회로 구성도
＊도면의 주요부에 대한 부호 설명
301 : 전원전압(Vdd) 302 : 감마 레지스터부
303 : 레귤레이터(regulator) 304 : 노드
이와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 감마 기준전압회로는, 전원전압(Vdd)과 접지단 사이에 복수개의 저항이 직렬 연결되어 상기 전원전압(Vdd)을 분압하여 복수개의 감마 기준전압을 데이터 드라이버에 출력하는 감마 레지스터부와, 상기 감마 레지스터부의 임의의 저항 사이에 일정한 전압을 공급하는 레귤레이터(regulator)를 포함하여 구성됨에 그 특징이 있다.
이하 첨부된 도면을 참조하여, 이와 같은 특징을 갖는 본 발명에 따른 액정표시장치의 감마 기준전압회로를 보다 상세히 설명하면 다음과 같다.
도 3a는 본 발명의 제 1 실시예에 따른 감마 기준전압회로의 블록 구성도이고, 도 3b는 본 발명의 제 1 실시예에 따른 감마 기준전압회로의 회로 구성도이다.
도 3a에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 감마 기준전압회로는, 전원전압(Vdd;301) 및 레귤레이터(regulator;303)와, 상기 전원전압(Vdd;301) 및 레귤레이터(regulator;303)의 공급전압을 분압하여 복수개의 감마 기준전압을 출력하는 감마 레지스터부(302)로 구성되어 있다.
이와 같이 구성된 감마 기준전압회로의 회로구성 및 동작을 도 3b를 참조하여 설명하면 다음과 같다.
본 발명의 제 1 실시예에 따른 감마 기준전압회로는, 도 3b에 도시한 바와 같이, 상기 전원전압(Vdd;301)과 접지단 사이에 직렬 연결된 복수개의 저항(R11~R20)으로 이루어져 상기 전압을 분압하여 복수개의 감마 기준전압(GMA1~GMA10)을 출력하는 감마 레지스터부(302)와, 상기 감마 레지스터(302)의 저항편자에 의한 감마 기준전압의 편차를 최소화하기 위하여 상기 감마 레지스터부(302)를 구성하는 임의의 저항(R16)과 저항(R17) 사이의 노드(304)에 일정한 전압을 공급하는 레귤레이터(regulator;303)로 구성되어 있다.
즉, 상기 전원전압(Vdd;301)과 접지단 사이에 복수개의 저항(R11~R20)이 직렬 연결되어 복수개의 분압전압을 출력하게 되면, 상기 감마 레지스터부(302)를 구성하는 저항들(R11~R20)의 편차에 의해 분압되어 출력된 감마 기준전압(GMA1~GMA10)에 편차가 발생하고 상기 편차는 윗단으로 갈수록 더 커지게 된다. 따라서, 임의의 저항 사이(R16과 R17)의 노드에 일정한 전압을 인가하여 저항 편차에 의한 감마 기준전압(GMA1~GMA10)의 편차를 최소화한 것이다. 이때, 상기레귤레이터(regulator;303)의 출력전압은 상기 저항(R16)에 의해 분압된 전압보다 더 낮은 전압이 인가되어야 한다.
결국, 상기 감마 레지스터부(302)는 두 개의 서로 다른 전압(Vdd, Vout)을 공급받게 된다.
이렇게 하여, 상기 감마 레지스터부(302)의 상기 전원전압(Vdd;301)과 노드(304)사이에 직렬 연결된 복수개의 저항(R11~R16)은 상기 전원전압(Vdd;301)을 분압하여 복수개의 감마 기준전압(GMA1~GMA6)을 출력한다. 그리고, 상기 감마 레지스터부(302)의 상기 노드(304)와 접지단 사이에 직렬 연결된 복수개의 저항(R17~R20)은 상기 레귤레이터(regulator;303)의 출력전압(Vout)을 분압하여 감마 기준전압(GMA7~GMA10)을 출력한다.
여기서, 상기 감마 레지스터부(302)에서 출력된 상기 감마 기준전압(GMA1~GMA10)은 종래의 감마 버퍼부(gamma buffer;203)를 거치지 않고 직접 데이터 드라이버(21b)로 입력된다.
상기에서 설명한 바와 같이, 본 발명에서의 상기 감마 기준전압회로는, 상기 감마 버퍼부(gamma buffer;203)를 사용하지 않으므로, 상기 감마 레지스터부(302)에서 출력된 감마 기준전압(GMA1~GMA10)이 상기 데이터 드라이버(21b)의 드라이버 IC(도면에 도시되지 않음)내에 존재하는 직렬 연결되어있는 네트워크 저항단(도면에 도시되지 않음)과 병렬 연결되어 상기 드라이버 IC(도면에 도시되지 않음)의 상기 네트워크 저항단(도면에 도시되지 않음)의 내부 저항편차가 외부에서 입력되어지는 상기 감마 기준전압(GMA1~GMA10)에 영향을 주게 되어 상기 감마 기준전압(GMA1~GMA10)을 불안정하게 할 수 있다.
그러나, 상술한 바와 같이, 본 발명은 상기 레귤레이터(regulator;303)를 사용하여 상기 감마 기준전압(GMA1~GMA10)의 편차를 최소화하므로 감마 버퍼부(gamma buffer;203)를 사용하지 않아도 큰 문제가 되지 않는다.
여기서, 상기 레귤레이터(regulator;303)의 구성 및 동작은 다음과 같다.
도 5는 일반적인 레귤레이터(regulator;303)의 회로 구성도 이다.
상기 레귤레이터(regulator;303)는 도 5에 도시된 바와 같이, 입력단(Vin)과 출력단(Vout) 사이에 스위치(51), 증폭기(52), 제너다이오드(53), 저항(54) 그리고, 가변저항(55)으로 구성되어있다.
즉, 상기 스위치(51)는 바이폴라 트랜지스터이며 입력단의 전압을 스위칭한다. 상기 저항(54) 및 가변저항(55)은 직렬 연결되어 출력단(Vout)의 전압을 분압하여 출력하고, 상기 증폭기(52)는 기준전압(Vref, 제너다이오드(53)의 출력전압)과 상기 저항(54) 및 가변저항(55)에서 분압된 전압(Vs)을 비교 증폭하여 상기 스위치(51)의 온/오프(on/off)를 제어한다. 따라서, 상기 가변저항(55)의 저항값에 따라 일정한 전압을 출력하게 된다.
다시 말하면, 상기와 같이 구성된 레귤레이터(regulator;303)는 출력전압(Vout)이 변하면 분배된 전압(Vs)도 변한다. 즉, 분배된 전압(Vs)이 기준전압(Vref)보다 크면 증폭기(52)의 출력신호(Vcontrol)에 의해 스위치(51)가 오프(off)되어 출력전압(Vout)이 감쇠되고, 분배된 전압(Vs)이 기준전압(Vref)보다 작게 되면 스위치(51)가 온(on)되어 출력전압(Vout)이 증가하게 되어 상기 출력전압(Vout)을 일정하게 유지시켜 준다.
이와 같은 특성을 갖는 상기 레귤레이터(regulator;303)는 상기 감마 레지스터부(302)의 노드(304)에 연결되어 일정 레벨의 안정된 출력전압(Vout)을 상기 감마 레지스터부(302)에 공급함으로써, 상기 노드(304)를 중심으로, 상기 감마 레지스터부(302)의 상기 노드(304)와 전원전압(Vdd;301)사이에 직렬 연결된 저항(R11~R16)에 의해서 출력되는 감마 기준전압(GMA1~GMA6)과 상기 감마 레지스터부(302)의 상기 노드(304)와 접지단 사이에 직렬 연결된 저항(R17~R20)에 의해서 출력되는 감마 기준전압(GMA7~GMA10)이 드라이버 IC내의 네트워크 저항단(도면에 도시되지 않음)의 내부 저항편차에 의해 불안정해지는 것을 최소화하도록 한다. 여기서, 상기 노드(304)의 저항(R16)에 의해 분압된 전압은 상기 레귤레이터(regulator;303)가 공급하는 전압값(2.5~2.8V)보다 더 낮아야 한다.
따라서, 상기 레귤레이터(regulator;303)에 의해 상기 감마 기준전압회로의 상기 감마 레지스터부(302)는 안정된 감마 기준전압(GMA1~GMA10)을 출력하게 된다.
도 4a는 본 발명의 제 2 실시예에 따른 감마 기준전압회로의 블록 구성도이고, 도 4b는 본 발명의 제 2 실시예에 따른 감마 기준전압회로의 회로 구성도이다.
도 4a에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 감마 기준전압회로는, 전원전압(Vdd;401)과 접지단 사이에 복수개의 저항(R21~R26)이 직렬 연결되어 상기 전원전압(Vdd:401)을 분압하여 복수개의 감마 기준전압(GMA1~GMA6)을 출력하는 제 1 감마 레지스터부(402)와, 일정전압을 출력하는 레귤레이터(regulator;403)와, 상기 레귤레이터(regulator;403) 및 접지단 사이에 복수개의 저항(R27~R30)이 직렬 연결되어 상기 레귤레이터(regulator;403)의 출력전압을 분압하여 복수개의 감마 기준전압(GMA7~GMA10)을 출력하는 제 2 감마 레지스터부(404)를 구비하여 구성되어 있다.
이와 같이 구성된 본 발명의 제 2 실시예의 감마 기준전압회로에서, 상기 전원전압(Vdd;401)은 제 1 감마 레지스터부(402)의 직렬로 연결된 복수개의 저항(R21~R26)에 전압을 공급하도록 하고, 상기 레귤레이터(regulator;403)는 제 2 감마 레지스터부(404)의 직렬 연결된 복수개의 저항(R27~R30)에 전압을 공급하도록 한다.
즉, 상기 제 1 감마 레지스터부(402)에 전원전압(Vdd;401)의 전압이 공급되고, 상기 제 2 감마 레지스터부(404)에 상기 레귤레이터(regulator;403)의 전압이 공급되도록 한다.
이렇게 하여, 상기 제 1 감마 레지스터부(402)의 상기 전원전압(Vdd;401)과 접지단 사이에 직렬 연결된 복수개의 저항(R21~R26)은 상기 전원전압(Vdd;401)의 전압을 공급받고, 상기 공급된 전압(Vdd;401)은 상기 저항(R21~R26)에 의해 분압된다. 그리고, 상기 제 2 감마 레지스터부(404)의 직렬 연결된 복수개의 저항(R27~R30)은 상기 레귤레이터(regulator;403)의 출력전압(Vout)을 공급받고, 상기 공급된 출력전압(Vout)은 상기 저항(R27~R30)에 의해 분압된다.
그리고, 상기 제 1 감마 레지스터부(402)와 제 2 감마 레지스터부(404)에서 출력된 상기 감마 기준전압(GMA1~GMA10)은 종래의 감마 버퍼부(gamma buffer;203)를 거치지 않고 직접 데이터 드라이버(21b)로 입력된다.
여기서, 상기 본 발명의 제 2 실시예에 따른 상기 감마 기준전압회로의 상기 제 1 감마 레지스터부(402)와 제 2 감마 레지스터부(404)도 제 1 실시예에서 상술한 바와 같이, 상기 레귤레이터(regulator;403)에 의해 상기 데이터 드라이버의 드라이버 IC(도면에 도시되지 않음)의 내부 저항편차를 최소화됨으로써, 안정된 감마 기준전압(GMA1~GMA10)을 출력하게 된다.
즉, 상기 레귤레이터(regulator;403)는 상기 제 2 감마 레지스터부(404)에 직렬 연결되어 일정 레벨의 안정된 출력전압(Vout)을 상기 제 2 감마 레지스터부(404)에 공급함으로써, 상기 공급된 출력전압(Vout)은 상기 제 2 감마 레지스터부(404)의 저항(R27~R30)에 의해서 출력되는 감마 기준전압(GMA7~GMA10)이 드라이버 IC내의 네트워크 저항단(도면에 도시되지 않음)의 내부 저항편차에 의해 불안정해지는 것을 최소화하도록 한다.
여기서, 상기 레귤레이터(regulator;403)의 출력전압(Vout)은 상기 제 1 감마 레지스터부(401)의 저항(R26)에 의해 분압되어 출력된 전압(GMA6)보다 더 낮은 값을 가져야 한다.
따라서, 상기 레귤레이터(regulator;403)에 의해 상기 감마 기준전압회로의 상기 제 1,제 2 감마 레지스터부(402,404)는 안정된 기준전압(GMA1~GMA10)을 출력하게 된다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치의 감마 기준전압회로에 있어서는 다음과 같은 효과가 있다.
즉, 감마 기준전압회로의 전압 안정화 역할을 하는 감마 버퍼부(gamma buffer)를 제거함으로써 비용절감 및 소비 전류를 감소시킬 수 있다.
여기서, 상기 감마 버퍼부(gamma buffer)의 제거에 의해 발생한 드라이버 IC내의 저항편차는 레귤레이터를 사용하여 최소화할 수 있으므로 상기 감마 기준전압을 안정화시킬 수 있다.

Claims (4)

  1. 전원전압(Vdd)과 접지단 사이에 복수개의 저항이 직렬 연결되어 상기 전원전압(Vdd)을 분압하여 복수개의 감마 기준전압을 데이터 드라이버에 출력하는 감마 레지스터부와,
    상기 감마 레지스터부의 임의의 저항 사이에 일정한 전압을 공급하는 레귤레이터(regulator)를 포함하여 구성됨을 특징으로 하는 액정표시장치의 감마 기준전압회로.
  2. 제 1 항에 있어서,
    상기 레귤레이터(regulator)의 출력전압은 상기 레귤레이터가 연결되는 저항의 분압 전압값 이하임을 특징으로 하는 액정표시장치의 감마 기준전압회로.
  3. 일정한 전압을 공급하는 전원전압(Vdd)과,
    상기 전원전압(Vdd)과 접지단 사이에 복수개의 저항이 직렬 연결되어 상기 전원전압(Vdd)을 분압하여 복수개의 감마 기준전압을 데이터 드라이버에 공급하는 제 1 감마 레지스터부와,
    일정한 전압을 공급하는 레귤레이터(regulator)와,
    상기 레귤레이터(regulator)와 접지단 사이에 복수개의 저항이 직렬 연결되어 상기 레귤레이터(regulator)의 출력전압을 분압하여 복수개의 감마 기준전압을 상기 데이터 드라이버에 공급하는 제 2 감마 레지스터부를 포함하여 구성됨을 특징으로 하는 액정표시장치의 감마 기준전압회로.
  4. 제 3 항에 있어서,
    상기 레귤레이터(regulator)는 상기 제 1 감마 레지스터부의 최종 감마 기준전압보다 더 낮은 전압을 출력함을 특징으로 하는 액정표시장치의 감마 기준전압회로.
KR1020020087716A 2002-12-31 2002-12-31 액정표시장치의 감마 기준전압회로 KR100909052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087716A KR100909052B1 (ko) 2002-12-31 2002-12-31 액정표시장치의 감마 기준전압회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087716A KR100909052B1 (ko) 2002-12-31 2002-12-31 액정표시장치의 감마 기준전압회로

Publications (2)

Publication Number Publication Date
KR20040061449A true KR20040061449A (ko) 2004-07-07
KR100909052B1 KR100909052B1 (ko) 2009-07-23

Family

ID=37352992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087716A KR100909052B1 (ko) 2002-12-31 2002-12-31 액정표시장치의 감마 기준전압회로

Country Status (1)

Country Link
KR (1) KR100909052B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389343C (zh) * 2006-01-20 2008-05-21 西北工业大学 液晶显示驱动控制芯片的驱动电路模块设计方法
KR100850206B1 (ko) * 2006-12-26 2008-08-04 삼성전자주식회사 액정 표시 장치 및 그 화질 개선 방법
KR101128252B1 (ko) * 2005-04-29 2012-03-23 엘지디스플레이 주식회사 액정표시장치
KR20150058649A (ko) * 2013-11-19 2015-05-29 주식회사 실리콘웍스 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223596B1 (ko) * 1996-12-31 1999-10-15 윤종용 션트 레귤레이터를 이용한 액정 표시 장치용 계조전압 발생회로
KR19990011353A (ko) * 1997-07-23 1999-02-18 윤종용 액정 표시 장치의 구동회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128252B1 (ko) * 2005-04-29 2012-03-23 엘지디스플레이 주식회사 액정표시장치
CN100389343C (zh) * 2006-01-20 2008-05-21 西北工业大学 液晶显示驱动控制芯片的驱动电路模块设计方法
KR100850206B1 (ko) * 2006-12-26 2008-08-04 삼성전자주식회사 액정 표시 장치 및 그 화질 개선 방법
KR20150058649A (ko) * 2013-11-19 2015-05-29 주식회사 실리콘웍스 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로

Also Published As

Publication number Publication date
KR100909052B1 (ko) 2009-07-23

Similar Documents

Publication Publication Date Title
US20220343863A1 (en) Display device and method of driving the same
JP5401014B2 (ja) 表示装置の駆動装置、及びその駆動方法
KR101074382B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
US20070008347A1 (en) Voltage generator for flat panel display
KR101137844B1 (ko) 액정표시장치
US7173588B2 (en) Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements
KR101349345B1 (ko) 횡전계형 액정표시장치
KR20080105642A (ko) 액정표시장치와, 이의 감마커브 보상방법
US6798146B2 (en) Display apparatus and method of driving the same
KR100909052B1 (ko) 액정표시장치의 감마 기준전압회로
KR101373335B1 (ko) 액정표시장치
KR20060118702A (ko) 액정표시장치
KR100855485B1 (ko) 액정표시장치의 백라이트 인버터
KR20040100559A (ko) 액정표시장치의 감마 기준전압회로
KR20070005279A (ko) 액정표시장치 및 이의 구동방법
KR20060113179A (ko) 액정표시장치
KR101352936B1 (ko) 액정 표시 장치
KR20030035096A (ko) 액정표시장치의 구동 장치
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
KR20050065952A (ko) 액정표시장치 전압 보상회로
KR100909055B1 (ko) 액정표시장치의 구동 회로
KR100965584B1 (ko) 액정표시장치의 구동회로
KR20000015314A (ko) 박막 트랜지스터 게이트 온 전압 출력회로 및그를 갖는 액정표시 장치의 구동장치
KR101243787B1 (ko) 액정표시장치의 감마전압 보정회로
KR101338984B1 (ko) 액정표시장치의 공통전압 조절회로 및 공통전압 조절방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee