KR20040057804A - Liquid Crystal Display Device And Method Of Driving Thereof - Google Patents

Liquid Crystal Display Device And Method Of Driving Thereof Download PDF

Info

Publication number
KR20040057804A
KR20040057804A KR1020020084617A KR20020084617A KR20040057804A KR 20040057804 A KR20040057804 A KR 20040057804A KR 1020020084617 A KR1020020084617 A KR 1020020084617A KR 20020084617 A KR20020084617 A KR 20020084617A KR 20040057804 A KR20040057804 A KR 20040057804A
Authority
KR
South Korea
Prior art keywords
liquid crystal
common voltage
compensation common
voltage
compensation
Prior art date
Application number
KR1020020084617A
Other languages
Korean (ko)
Other versions
KR100488453B1 (en
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0084617A priority Critical patent/KR100488453B1/en
Publication of KR20040057804A publication Critical patent/KR20040057804A/en
Application granted granted Critical
Publication of KR100488453B1 publication Critical patent/KR100488453B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Abstract

PURPOSE: A liquid crystal display and a method for driving the same are provided to improve the quality of the screen since the after image displayed on the liquid crystal panel is minimized by removing the charges remaining on the insulating layer. CONSTITUTION: A liquid crystal display includes a liquid crystal panel(70), a first compensation common voltage generation part(74) and a second compensation common voltage generation part(76). The liquid crystal panel(70) is provided with a plurality of liquid crystal cells formed on the cross-sectional regions at which a plurality of data lines is crossing with a plurality of the gate lines. The first compensation common voltage generation part(74) generates a first compensation common voltage in the form of impulse applied to the liquid crystal panel(70) so as to remove the direct and positive voltage accumulated in the liquid crystal cells. And, the second compensation common voltage generation part(76) generates a second compensation common voltage obtained by correcting the first compensation common voltage level.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display Device And Method Of Driving Thereof}Liquid Crystal Display Device And Method Of Driving Thereof}

본 발명은 액정 표시장치에 관한 것으로서, 특히 잔상을 제거할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of removing an afterimage.

액티브 매트릭스(Active Matrix) 구동방식의 액정 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정 표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비젼(Television), 노트북 컴퓨터나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 모니터로서 상품화되고 있다.An active matrix liquid crystal display device displays a natural moving image using a thin film transistor (hereinafter, referred to as TFT) as a switching element. Such liquid crystal displays can be miniaturized compared to CRTs and are commercialized as monitors such as portable televisions, notebook computers, and laptop-type personal computers.

액티브 매트릭스 타입의 액정 표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호(게이트펄스)에 응답하여 액정셀쪽으로 전송될 데이터신호를 절환하게 된다.In an active matrix type liquid crystal display, an image corresponding to a video signal such as a television signal is displayed on a pixel matrix (pixel element) in which pixels are arranged at intersections of gate lines and data lines. Each of the pixels includes a liquid crystal cell that adjusts the amount of transmitted light according to the voltage level of the data signal from the data line. The TFT is provided at the intersection of the gate line and the data lines to switch the data signal to be transmitted to the liquid crystal cell in response to the scan signal (gate pulse) from the gate line.

이와 같은 액정 표시장치는 액정을 구동시키는 전계의 방향에 따라 수직방향 전계가 인가되는 트위스티드 네마틱(Twisted Nematic : 이하 "TN"이라 함) 모드와 수평전계가 인가되어 시야각이 넓은 인 플레인 스위치(In Plane Switch : 이하 "IPS"라 함) 모드로 대별될 수 있다.Such a liquid crystal display has a twisted nematic (TN) mode in which a vertical electric field is applied according to a direction of an electric field driving a liquid crystal, and an in-plane switch having a wide viewing angle by applying a horizontal electric field. Plane Switch: hereinafter referred to as " IPS " mode.

TN모드의 액정표시장치는 도 1에 도시된 바와 같이 상부기판(2) 상에 형성되는 제1 전극(8)과, 하부기판(4) 상에 형성되는 제2 전극(6)을 구비한다.As shown in FIG. 1, the liquid crystal display of the TN mode includes a first electrode 8 formed on the upper substrate 2 and a second electrode 6 formed on the lower substrate 4.

제1 전극(8)을 덮도록 상부기판(2) 상에는 제3 절연층(14)이 형성되며, 제2 전극(6)을 덮도록 하부기판(4) 상에는 제1 절연층(10)이 형성된다. 제1 및 제3 절연층(10,14) 사이에는 제2 절연층(12)이 형성되며, 제1 내지 제3 절연층(10,14)을 사이에 두고 제1 및 제2 전극(8,6) 사이에는 액정셀(Clc)이 형성된다. 여기서, 제1 및 제3 절연층(10,14)은 배향막으로 형성되고 제2 절연층(12)은 액정층으로 형성된다.A third insulating layer 14 is formed on the upper substrate 2 to cover the first electrode 8, and a first insulating layer 10 is formed on the lower substrate 4 to cover the second electrode 6. do. The second insulating layer 12 is formed between the first and third insulating layers 10 and 14, and the first and second electrodes 8, 8 are disposed between the first and third insulating layers 10 and 14. The liquid crystal cell Clc is formed between 6). Here, the first and third insulating layers 10 and 14 are formed of an alignment layer and the second insulating layer 12 is formed of a liquid crystal layer.

IPS모드의 액정표시장치는 도 2에 도시된 바와 같이 동일한 하부기판(4) 상에 형성되는 제1 및 제2 전극(6,8)을 구비한다.The liquid crystal display of the IPS mode includes first and second electrodes 6 and 8 formed on the same lower substrate 4 as shown in FIG. 2.

제1 및 제2 전극(6,8)을 덮도록 제1 절연층(10)이 형성되며, 하부기판(4)과 대면되게 위치하는 상부기판(2) 상에는 제3 절연층(14)이 형성된다. 제1 및 제3 절연층(10,14) 사이에는 제2 절연층(12)이 형성된다. 제1 및 제2 전극(6,8)사이에는 액정셀(Clc)이 형성된다. 여기서, 제1 및 제3 절연층(10,14)은 배향막으로 형성되고 제2 절연층(12)은 액정층으로 형성된다.The first insulating layer 10 is formed to cover the first and second electrodes 6 and 8, and the third insulating layer 14 is formed on the upper substrate 2 positioned to face the lower substrate 4. do. The second insulating layer 12 is formed between the first and third insulating layers 10 and 14. The liquid crystal cell Clc is formed between the first and second electrodes 6 and 8. Here, the first and third insulating layers 10 and 14 are formed of an alignment layer and the second insulating layer 12 is formed of a liquid crystal layer.

이러한 액정표시장치에 도 3에 도시된 바와 같이 TFT의 게이트전극(도시하지 않음)에 게이트하이펄스가 인가되면, 채널이 형성되는 스캐닝 기간동안 도 1에 도시된 TN 모드의 액정표시장치는 수직방향으로 대향된 제1 및 제2 전극(6,8) 사이에 화소전압과 공통전압의 차전압에 해당하는 전계가 인가된다.When the gate high pulse is applied to the gate electrode (not shown) of the TFT as shown in FIG. 3, the liquid crystal display of the TN mode shown in FIG. An electric field corresponding to the difference voltage between the pixel voltage and the common voltage is applied between the first and second electrodes 6 and 8 facing each other.

반면에 도 2에 도시된 IPS 모드의 액정표시장치는 TFT의 게이트전극(도시하지 않음)에 게이트하이펄스가 인가되면 채널이 형성되는 스캐닝 기간동안, 수평방향으로 대향된 제1 및 제2 전극(6,8) 사이에 화소전압과 공통전압의 차전압에 해당하는 전계가 인가된다.On the other hand, in the IPS mode liquid crystal display shown in FIG. An electric field corresponding to the difference voltage between the pixel voltage and the common voltage is applied between 6 and 8).

이와 같이, 수평 또는 수직전계에 의해 제2 절연층(12)의 액정들이 구동됨으로써 백라이트로부터 입사되는 광의 광량을 조절하게 된다.As such, the liquid crystals of the second insulating layer 12 are driven by horizontal or vertical electric fields to adjust the amount of light incident from the backlight.

그러나, 이러한 액정표시장치는 동일한 화상이 일정시간동안 액정표시장치에 표시되는 경우에 액정셀에는 프레임이 진행함에 따라 직류전압성분이 액정셀에 일정량씩 축적된다. 액정셀에 축적된 직류성분은 화상이 바뀔 때 액정표시장치에 잔상이 표시되는 문제점이 있다.However, in the liquid crystal display device, when the same image is displayed on the liquid crystal display device for a predetermined time, a DC voltage component is accumulated in the liquid crystal cell by a predetermined amount as the frame progresses. The DC component accumulated in the liquid crystal cell has a problem in that an afterimage is displayed on the liquid crystal display when the image is changed.

이를 도 4 및 도 5를 결부하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to FIGS. 4 and 5 as follows.

도 4를 참조하면, TN모드 액정표시장치의 제2 절연층(12)은 제1 및 제3 절연층(10,14)과 다른 유전율을 갖도록 형성됨으로써 제1 및 제2 절연층(10,12)과 제2 및 제3 절연층(12,14) 사이에는 계면이 형성된다.Referring to FIG. 4, the second insulating layer 12 of the TN mode liquid crystal display device is formed to have a dielectric constant different from that of the first and third insulating layers 10 and 14, so that the first and second insulating layers 10 and 12 are formed. ) And an interface is formed between the second and third insulating layers 12 and 14.

제1 및 제2 전극(8,6)에 직류전압을 인가하게 되면, 제1 전극(8)을 덮도록 형성되는 제3 절연층(14)에는 양(+)의 전하들이 흡착되며, 제2 전극(6)을 덮도록 형성되는 제1 절연층(10)에는 음(-)의 전하들이 흡착된다. 제1 및 제3 절연층(10,14)에 흡착된 전하들은 제2 절연층(12)에 걸어준 직류전압을 어느 정도 차단한다.When DC voltage is applied to the first and second electrodes 8 and 6, positive charges are adsorbed to the third insulating layer 14 formed to cover the first electrode 8, and the second Negative (−) charges are adsorbed on the first insulating layer 10 formed to cover the electrode 6. The charges adsorbed to the first and third insulating layers 10 and 14 block the DC voltage applied to the second insulating layer 12 to some extent.

외부에서 걸어준 직류전압을 없애면, 제1 및 제3 절연층(10,14)에 흡착된 전하들은 유전율이 다른 제2 절연층(12)으로 확산되어 반대극성의 전하들과 다시 결합한다. 외부에서 걸어준 전압이 없더라도 제1 및 제3 절연층(10,14)에 흡착된 전하 때문에 제2 절연층(12)에 걸려있는 직류전압은 제2 절연층(12) 내에 잔류하게 된다. 이러한 잔류직류전압성분에 의해 액정표시장치에 잔상이 표시된다.When the DC voltage applied from the outside is removed, the charges adsorbed to the first and third insulating layers 10 and 14 are diffused to the second insulating layer 12 having different dielectric constants and recombine with the opposite polarity charges. Even if no external voltage is applied, the DC voltage applied to the second insulating layer 12 may remain in the second insulating layer 12 due to the charge adsorbed on the first and third insulating layers 10 and 14. The residual image is displayed on the liquid crystal display by the residual DC voltage component.

도 5를 참조하면, IPS모드 액정표시장치의 제2 절연층(12)은 제1 및 제3 절연층(10,14)과 다른 유전율을 갖도록 형성됨으로써 제1 및 제2 절연층(10,12)과 제2 및 제3 절연층(12,14) 사이에는 계면이 형성된다.Referring to FIG. 5, the second insulating layer 12 of the IPS mode liquid crystal display device is formed to have a dielectric constant different from that of the first and third insulating layers 10 and 14, so that the first and second insulating layers 10 and 12 are formed. ) And an interface is formed between the second and third insulating layers 12 and 14.

제1 및 제2 전극(8,6)에 직류전압을 인가하게 되면, 제1 및 제2 전극(8,6)을 덮도록 형성되는 제1 절연층(10)에는 제1 전극과 대응되는 영역에 양(+)의 전하들, 제2 전극(6)과 대응되는 영역에 음(-)의 전하들이 흡착된다. 제1 절연층(10)에 흡착된 전하들은 제2 절연층(12)에 걸어준 직류전압을 어느 정도 차단한다.When DC voltage is applied to the first and second electrodes 8 and 6, a region corresponding to the first electrode is formed in the first insulating layer 10 formed to cover the first and second electrodes 8 and 6. Positive charges are adsorbed on the negative electrode and negative charges are absorbed in the region corresponding to the second electrode 6. The charges adsorbed on the first insulating layer 10 block the DC voltage applied to the second insulating layer 12 to some extent.

외부에서 걸어준 직류전압을 없애면, 제1 절연층(10)에 흡착된 전하들은 유전율이 다른 제2 절연층(12)으로 확산되어 반대극성의 전하들과 다시 결합한다. 외부에서 걸어준 전압이 없더라도 제1 절연층(10)에 흡착된 전하 때문에 제2 절연층(12)에 걸려있는 직류전압은 제2 절연층(12) 내에 잔류하게 된다. 이러한 잔류직류전압성분에 의해 액정표시장치에 잔상이 표시된다.When the DC voltage applied from the outside is removed, the charges adsorbed on the first insulating layer 10 diffuse to the second insulating layer 12 having a different dielectric constant and recombine with the opposite polarity charges. Even if no external voltage is applied, the DC voltage applied to the second insulating layer 12 remains in the second insulating layer 12 because of the charge adsorbed to the first insulating layer 10. The residual image is displayed on the liquid crystal display by the residual DC voltage component.

이러한 잔류직류전압성분을 제거하기 위해 도 6a 및 도 6b에 도시된 바와 같이 공통전압(Vcom)을 조절하게 된다.In order to remove such residual DC voltage components, the common voltage Vcom is adjusted as shown in FIGS. 6A and 6B.

제2 절연층(12)에 양의 잔류 직류전압성분(A1)이 상대적으로 많이 축적되면, 도 6a에 도시된 바와 같이 액정셀에 인가되는 정극성의 전압(V1+)이 부극성의 전압(V1-)보다 △V만큼 절대값이 높아지게 된다. 이 경우에는 공통전압(Vcom)을△V만큼 전위가 높은 보상공통전압(Vcom')으로 변환하여 액정셀에 인가되는 정극성의 전압(V2+)과 부극성의 전압(V2-)의 절대값이 동일하도록 한다.When a relatively large amount of positive residual DC voltage component A1 is accumulated in the second insulating layer 12, as shown in FIG. 6A, the positive voltage V1 + applied to the liquid crystal cell is the negative voltage V1-. The absolute value is higher by ΔV than). In this case, the absolute voltage of the positive voltage V2 + and the negative voltage V2- applied to the liquid crystal cell are the same by converting the common voltage Vcom into a compensation common voltage Vcom 'having a high potential by ΔV. Do it.

제2 절연층(12)에 음의 잔류 직류전압성분(A2)이 상대적으로 많이 축적되면, 도 6b에 도시된 바와 같이 액정셀에 인가되는 부극성의 전압(V1-)이 정극성의 전압(V1+)보다 △V만큼 절대값이 높아지게 된다. 이 경우에는 공통전압(Vcom)을 △V만큼 전위가 낮은 보상공통전압(Vcom')으로 변환하여 액정셀에 인가되는 정극성의 전압(V2+)과 부극성의 전압(V2-)의 절대값이 동일하도록 한다.When a relatively large amount of negative residual DC voltage component A2 is accumulated in the second insulating layer 12, as shown in FIG. 6B, the negative voltage V1-applied to the liquid crystal cell is the positive voltage V1 +. The absolute value is higher by ΔV than). In this case, the absolute voltage of the positive voltage V2 + and the negative voltage V2- applied to the liquid crystal cell are the same by converting the common voltage Vcom into a compensation common voltage Vcom 'whose potential is as low as ΔV. Do it.

이와 같이, 공통전압(Vcom)을 (+) 또는 (-)방향으로 보정하는 보상공통전압(Vcom')으로 인해 한 계면에 축적되는 전하들이 단일극성인 TN모드의 액정표시장치는 액정셀에 인가되는 부극성 및 정극성전압의 대칭성을 확보할 수 있어 잔상을 제거하기가 상대적으로 용이하다.As described above, the TN mode liquid crystal display device is applied to the liquid crystal cell in which charges accumulated at one interface are applied to the liquid crystal cell due to the compensation common voltage Vcom 'for correcting the common voltage Vcom in the (+) or (-) direction. Since the symmetry of the negative and positive voltages can be ensured, it is relatively easy to remove the afterimage.

그러나, IPS모드의 액정표시장치는 도 7에 도시된 바와 같이 한 계면에 양극성의 전하들이 모두 축적되므로 액정셀에 인가되는 부극성 및 정극성 전압의 대칭성을 확보하기 어려운 문제점이 있다.However, the liquid crystal display of the IPS mode has a problem that it is difficult to secure the symmetry of the negative polarity and the positive voltage applied to the liquid crystal cell because all the positive charges are accumulated at one interface as shown in FIG. 7.

따라서, IPS모드의 액정표시장치는 TN모드의 액정표시장치와 비교하여 상대적으로 잔상현상이 심하게 발생하게 된다.Accordingly, the liquid crystal display device in the IPS mode is more likely to have an afterimage phenomenon in comparison with the liquid crystal display device in the TN mode.

따라서, 본 발명의 목적은 잔상을 제거할 수 있는 액정표시장치 및 그 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a liquid crystal display and a driving method thereof capable of removing an afterimage.

도 1은 종래 트위스티드 네마틱(Twisted Nematic)의 액정표시장치를 나타내는 도면.1 is a view showing a liquid crystal display of a conventional twisted nematic (Twisted Nematic).

도 2는 종래 인 플레인 스위치모드(In Plane Switch)의 액정표시장치를 나타내는 도면.FIG. 2 is a diagram illustrating a liquid crystal display device of a conventional in plane switch mode.

도 3은 도 1 및 도 2에 도시된 액정표시장치를 구동하기 위한 구동파형을 나타내는 도면.3 is a diagram illustrating a driving waveform for driving the liquid crystal display shown in FIGS. 1 and 2.

도 4는 도 1에 도시된 제1 및 제2 전극 상에 형성되는 전하들을 나타내는 도면.4 shows charges formed on the first and second electrodes shown in FIG.

도 5는 도 2에 도시된 제1 및 제2 전극 상에 형성되는 전하들을 나타내는 도면.FIG. 5 shows charges formed on the first and second electrodes shown in FIG. 2; FIG.

도 6a 및 도 6b는 도 1에 도시된 액정표시장치의 잔상을 제거하기 위한 공통전압을 보상하는 과정을 나타내는 도면.6A and 6B illustrate a process of compensating for a common voltage for removing an afterimage of the liquid crystal display shown in FIG. 1.

도 7은 도 2에 도시된 액정표시장치의 잔상의 원인인 잔류직류전압을 나타내는 도면.FIG. 7 is a diagram showing a residual DC voltage which is a cause of an afterimage of the liquid crystal display shown in FIG.

도 8은 본 발명에 따른 보상공통전압을 형성하기 위한 액정표시장치를 나타내는 도면.8 is a view showing a liquid crystal display for forming a compensation common voltage according to the present invention.

도 9는 도 8에 도시된 제1 보상공통전압발생부를 나타내는 회로도.FIG. 9 is a circuit diagram illustrating a first compensation common voltage generator shown in FIG. 8. FIG.

도 10a 및 도 10b는 도 9에 도시된 제1 보상공통전압발생부에서 생성된 제1 보상공통전압을 나타내는 파형도.10A and 10B are waveform diagrams illustrating a first compensation common voltage generated by the first compensation common voltage generator shown in FIG. 9;

도 11a 내지 도 11c는 TN모드의 액정표시장치의 액정패널에 잔류하는 직류전압성분을 제거하는 방법을 나타내는 단면도.11A to 11C are cross-sectional views illustrating a method of removing the DC voltage component remaining in the liquid crystal panel of the TN mode liquid crystal display device.

도 12a 내지 도 12c는 IPS모드의 액정표시장치의 액정패널에 잔류하는 직류전압성분을 제거하는 방법을 나타내는 단면도.12A to 12C are cross-sectional views illustrating a method of removing the DC voltage component remaining in the liquid crystal panel of the liquid crystal display of the IPS mode.

도 13a 내지 도 13c는 부극성의 임펄스형태인 제1 및 제2 보상공통전압을 이용하여 액정패널에 잔류하는 직류전압성분을 제거하는 방법을 나타내는 파형도.13A to 13C are waveform diagrams illustrating a method of removing DC voltage components remaining in a liquid crystal panel using first and second compensation common voltages in the form of negative impulses.

도 14a 내지 도 14c는 정극성의 임펄스형태인 제1 및 제2 보상공통전압을 이용하여 액정패널에 잔류하는 직류전압성분을 제거하는 방법을 나타내는 파형도.14A to 14C are waveform diagrams illustrating a method of removing DC voltage components remaining in a liquid crystal panel using first and second compensation common voltages having positive impulse shapes.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,4,32,34 : 기판 10,12,14,40,42,44 : 절연층2,4,32,34: substrate 10,12,14,40,42,44: insulating layer

70 : 액정패널 72 : 제어신호발생부70 liquid crystal panel 72 control signal generator

74,76 : 보상공통전압발생부74,76: Compensation common voltage generator

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치의 구동방법은 액정셀에 축적되어진 정극성 및 부극성의 잔류전하들 중 어느 하나를 제거하기 위해 임펄스 형태의 제1 보상공통전압을 상기 액정셀에 공급하는 단계와, 상기 액정셀에 축적되어진 나머지 잔류전하들을 제거하기 위해 제1 보상공통전압레벨이 변조된 제2 보상공통전압을 상기 액정셀에 공급하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a driving method of a liquid crystal display according to an exemplary embodiment of the present invention uses an impulse type first compensation common voltage to remove any one of the positive and negative residual charges accumulated in the liquid crystal cell. And supplying the liquid crystal cell with a second compensation common voltage whose first compensation common voltage level is modulated to remove residual charges accumulated in the liquid crystal cell. do.

상기 제1 보상공통전압은 상기 정극성의 잔류전하들을 제거하기 위해서 부극성의 임펄스로 형성되며, 제2 보상공통전압은 부극성의 잔류전하들을 제거하기 위해 제1 보상공통전압보다 상대적으로 낮은 레벨을 갖도록 형성되는 것을 특징으로 한다.The first compensation common voltage is formed of a negative impulse to remove the positive residual charges, and the second compensation common voltage is lower than the first compensation common voltage to remove the negative residual charges. It is characterized in that it is formed to have.

상기 제1 보상공통전압은 상기 부극성의 잔류전하들을 제거하기 위해서 정극성의 임펄스로 형성되며, 제2 보상공통전압은 정극성의 잔류전하들을 제거하기 위해 제1 보상공통전압보다 상대적으로 높은 레벨을 갖도록 형성되는 것을 특징으로 한다.The first compensation common voltage is formed of a positive impulse to remove the negative residual charges, and the second compensation common voltage is of a higher level than the first compensation common voltage to remove the positive residual charges. It is characterized by being formed.

상기 제1 보상공통전압은 임펄스는 상기 액정셀의 게이트단자에 인가되는 게이트펄스와 유사한 펄스폭으로 형성되는 것을 특징으로 한다.The first compensation common voltage is characterized in that the impulse is formed with a pulse width similar to the gate pulse applied to the gate terminal of the liquid crystal cell.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 데이터라인과 게이트라인이 교차되며 그 교차부에 액정셀이 형성되는 액정패널과, 액정셀에 축적되어진 양극성의 직류전압을 제거하기 위해 상기 액정패널에 인가되는 임펄스형태의 제1 보상공통전압을 생성하는 제1 보상공통전압발생부와, 제1 보상공통전압레벨을 보정한 제2 보상공통전압을 생성하는 제2 보상공통전압발생부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display according to the present invention is a liquid crystal panel in which a data line and a gate line intersect and a liquid crystal cell is formed at an intersection thereof, and the polarity DC voltage accumulated in the liquid crystal cell is removed to remove the above-mentioned voltage. A first compensation common voltage generator for generating an impulse-type first compensation common voltage applied to the liquid crystal panel, and a second compensation common voltage generator for generating a second compensation common voltage for correcting the first compensation common voltage level. Characterized in that.

상기 제1 및 제2 보상공통전압발생부를 제어하기 위한 제어신호발생부를 추가로 구비하는 것을 특징으로 한다.And a control signal generator for controlling the first and second compensation common voltage generators.

상기 제1 보상공통전압발생부는 고전위전압원과 저전위전압원 사이에 접속되는 연산증폭기와, 연산증폭기의 반전단자와 입력라인 사이에 접속되는 제1 저항과, 연산증폭기의 반전단자와 출력라인 사이에 병렬로 접속되는 제2 저항과 제1 캐패시터와, 출력라인과 기저전압원 사이에 접속되는 제2 캐패시터와, 고전위전압원과 출력라인 사이에 접속되는 제1 NMOS형 트랜지스터와, 저전위전압원과 출력라인 사이에 접속되는 제2 PMOS형 트랜지스터와, 고전위전압원과 기저전압원 사이에 직렬로 접속되는 제3 저항, 가변저항 및 제4 저항과, 연산증폭기의 비반전단자와 기저전압원 사이에 접속되는 제3 캐패시터와, 연산증폭기의 출력단자와 제1 NMOS형 트랜지스터 및 제2 PMOS형 트랜지스터의 게이트단자 사이에 접속되는 제5 저항을 구비하는 것을 특징으로 한다.The first compensation common voltage generator includes an operational amplifier connected between the high potential voltage source and the low potential voltage source, a first resistor connected between the inverting terminal of the operational amplifier and the input line, and between the inverting terminal and the output line of the operational amplifier. A second resistor and a first capacitor connected in parallel, a second capacitor connected between an output line and a base voltage source, a first NMOS transistor connected between a high potential voltage source and an output line, a low potential voltage source and an output line A second PMOS transistor connected between the third and third resistors, a variable resistor and a fourth resistor connected in series between the high potential voltage source and the base voltage source, and a third connected between the non-inverting terminal of the operational amplifier and the base voltage source. And a fifth resistor connected between the capacitor and the output terminal of the operational amplifier and the gate terminal of the first NMOS transistor and the second PMOS transistor. .

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 8 내지 도 14c를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 8 to 14C.

도 8은 본 발명에 따른 액정표시장치를 나타내는 평면도이다.8 is a plan view illustrating a liquid crystal display according to the present invention.

도 8을 참조하면, 본 발명에 따른 액정표시장치는 데이터라인(DL1 내지 DLn)과 게이트라인(GL1 내지 GLm)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(70)과, 액정패널(70)에 제1 및 제2 보상공통전압(PVcom)을 공급하는 제1 및 제2 보상공통전압발생부(74,76)와, 제1 및 제2 보상공통전압발생부(74)를 제어하기 위한 제어신호발생부(72)를 구비한다.Referring to FIG. 8, in the liquid crystal display according to the present invention, a liquid crystal panel in which data lines DL1 to DLn and gate lines GL1 to GLm cross each other and a TFT for driving the liquid crystal cell Clc is formed at an intersection thereof. 70, first and second compensation common voltage generators 74 and 76 for supplying the first and second compensation common voltages PVcom to the liquid crystal panel 70, and first and second compensation common voltages. A control signal generator 72 for controlling the generator 74 is provided.

액정패널(70)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(DL1 내지 DLn)과 게이트라인들(GL1 내지 GLm)이 상호 직교된다. 데이터라인들(DL1 내지 DLn)과 게이트라인들(GL1 내지 GLm)의 교차부에 형성된 TFT는 스캐닝펄스에 응답하여 데이터라인들(DL1 내지 DLn) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트단자는 게이트라인(GL1 내지 GLm)에 접속되며, 소스단자는 데이터라인(DL1 내지 DLm)에 접속되며, TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다. 또한, 액정셀(Clc)의 화소전극과 화소전극을 가로지르는 스토리지라인 사이에는 스토리지캐패시터(Cst)가 형성된다. 이 스토리지라인에는 공통전압(Vcom)이 인가된다.In the liquid crystal panel 70, liquid crystal is injected between two glass substrates, and the data lines DL1 to DLn and the gate lines GL1 to GLm are orthogonal to each other on the lower glass substrate. The TFT formed at the intersection of the data lines DL1 to DLn and the gate lines GL1 to GLm supplies the data on the data lines DL1 to DLn to the liquid crystal cell Clc in response to a scanning pulse. For this purpose, the gate terminals of the TFTs are connected to the gate lines GL1 to GLm, the source terminals are connected to the data lines DL1 to DLm, and the drain terminals of the TFTs are connected to the pixel electrodes of the liquid crystal cell Clc. In addition, a storage capacitor Cst is formed between the pixel electrode of the liquid crystal cell Clc and the storage line crossing the pixel electrode. The common line Vcom is applied to this storage line.

제어신호발생부(72)는 게이트 출력 인에이블 신호와 펄스폭 및 주기 등이 유사한 제어신호(CS)를 발생하여 제1 및 제2 보상공통전압발생부(74,76)에 공급한다.The control signal generator 72 generates a control signal CS similar to the gate output enable signal and the pulse width and the period, and supplies the same to the first and second compensation common voltage generators 74 and 76.

제1 보상공통전압발생부(74)는 제어신호발생부(72)에서 생성되는 제어신호(CS)를 이용하여 게이트신호와 유사한 펄스폭을 갖는 임펄스형태의 제1 보상공통전압(PVcom1)을 생성하게 된다.The first compensation common voltage generator 74 generates an impulse-type first compensation common voltage PVcom1 having a pulse width similar to that of the gate signal using the control signal CS generated by the control signal generator 72. Done.

제2 보상공통전압발생부(76)는 제어신호발생부(72)에서 생성된 제어신호(CS)에 의해 제1 보상공통전압(PVcom1)의 레벨이 상향조정된 제2 보상공통전압(PVcom2)을 생성하게 된다.The second compensation common voltage generation unit 76 generates a second compensation common voltage PVcom2 whose level of the first compensation common voltage PVcom1 is increased by the control signal CS generated by the control signal generation unit 72. Will generate

제1 및 제2 보상공통전압발생부(74,76)에서 각각 생성된 제1 및 제2 보상공통전압(PVcom1,PVcom2)은 액정패널(70)에 잔상이 표시되는 경우 액정패널(70)에 인가하여 잔상을 제거하는 역할을 하게 된다. 이러한 제1 및 제2 보상공통전압(PVcom1,PVcom2)은 액정패널(70)의 잔상유무 및 잔상정도를 측정한 후 액정패널(70)에 인가하게 된다. 이와 같이 제1 및 제2 보상공통전압(PVcom1,PVcom2)은 잔상측정시에 액정패널(70)의 공통전극 및 스토리지라인에 공급하고, 일반 구동시에는 별도의 공통전압발생부에서 생성된 직류의 공통전압을 액정패널(70)의 공통전극 및 스토리지라인에 인가하게 된다.The first and second compensation common voltages PVcom1 and PVcom2 generated by the first and second compensation common voltage generators 74 and 76 are respectively displayed on the liquid crystal panel 70 when an afterimage is displayed on the liquid crystal panel 70. Applied to remove the afterimage. The first and second compensation common voltages PVcom1 and PVcom2 are applied to the liquid crystal panel 70 after measuring the residual image and the degree of residual image of the liquid crystal panel 70. As such, the first and second compensation common voltages PVcom1 and PVcom2 are supplied to the common electrode and the storage line of the liquid crystal panel 70 in the afterimage measurement, and in the case of normal driving, the DC voltage generated by the separate common voltage generator is generated. The common voltage is applied to the common electrode and the storage line of the liquid crystal panel 70.

이러한 제1 보상공통전압발생부(74)는 도 9에 도시된 바와 같이 고전위전압원(VDD)과 저전위전압원(VSS) 사이에 접속되는 연산증폭기(OP-AMP)와, 연산증폭기(OP-AMP)의 비반전입력단에 위치하는 분압저항들(R3,R4)과, 연산증폭기(OP-AMP)의 출력단에 위치하는 부스터회로(BS)를 구비한다.As illustrated in FIG. 9, the first compensation common voltage generator 74 includes an operational amplifier OP-AMP and an operational amplifier OP− connected between a high potential voltage source VDD and a low potential voltage source VSS. The resistors R3 and R4 are disposed at the non-inverting input terminal of the AMP and the booster circuit BS is positioned at the output terminal of the operational amplifier OP-AMP.

연산증폭기(OP-AMP)의 비반전(+)단자에는 제3 및 제4 저항(R3,R4)에 의해 분압된 고전위전압(VDD)이 입력되며, 이 때, 제3 및 제4 저항(R3,R4) 사이에 위치하는 가변저항(VR1)은 사용자에 의하여 조절되어 보상공통전압(PVcom)의 레벨이 조절되며, 제3 캐패시터(C3)는 전원을 안정화시키는 역할을 하게 된다.The high potential voltage VDD divided by the third and fourth resistors R3 and R4 is input to the non-inverting (+) terminal of the operational amplifier OP-AMP, and at this time, the third and fourth resistors ( The variable resistor VR1 positioned between R3 and R4 is adjusted by the user to adjust the level of the compensation common voltage PVcom, and the third capacitor C3 serves to stabilize the power.

연산증폭기(OP-AMP)의 반전(-)단자에는 제1 저항(R1)을 통해 교류형태의 제어신호(CS)가 입력되며, 부스터회로(BS)의 출력신호가 제1 캐패시터(C1) 및 제2 저항(R2)을 통해 피드백되어 입력된다. 제1 캐패시터(C1) 및 제2 저항(R2)는 출력전압파형의 왜곡을 감소하는 역할을 하게 된다.The control signal CS of the AC type is input to the inverting terminal (-) of the operational amplifier OP-AMP, and the output signal of the booster circuit BS is supplied to the first capacitor C1 and the first terminal R1. It is fed back through the second resistor R2 and input. The first capacitor C1 and the second resistor R2 reduce the distortion of the output voltage waveform.

이러한 연산증폭기(OP-AMP)는 자신의 반전(-)단자와 비반전(+)단자에 입력된 신호를 차동 증폭시켜 제5 저항(R5)을 통해 부스터회로(BS)의 입력단에 공급된다.The operational amplifier OP-AMP differentially amplifies a signal input to its inverting (-) terminal and the non-inverting (+) terminal and is supplied to the input terminal of the booster circuit BS through the fifth resistor R5.

분압저항들(R3,R4)은 고전위전압원(VDD)과 기저전압(GND)사이에 직렬로 접속된다. 이 분압저항들(R3,R4)에 의해 분압된 전압은 연산증폭기(OP-AMP)의 비반전(+)단자에 입력된다.The divided resistors R3 and R4 are connected in series between the high potential voltage source VDD and the ground voltage GND. The voltage divided by the voltage dividing resistors R3 and R4 is input to the non-inverting (+) terminal of the operational amplifier OP-AMP.

부스터회로(BS)는 푸쉬풀 형태로 접속되는 제1 및 제2 스위치(Q1,Q2)로 구성되며, 제1 및 제2 스위치(Q1,Q2) 각각은 NMOS형 트랜지스터와 PMOS형 트랜지스터로 구현된다. 부스터회로(BS)의 출력라인과 기저전압(GND)사이에는 출력전압을 안정화시키기 위한 제2 캐패시터(C2)가 위치하게 된다.The booster circuit BS includes first and second switches Q1 and Q2 connected in a push-pull form, and each of the first and second switches Q1 and Q2 is implemented as an NMOS transistor and a PMOS transistor. . A second capacitor C2 for stabilizing the output voltage is positioned between the output line of the booster circuit BS and the base voltage GND.

이러한 부스터회로(BS)는 제1 노드(N1) 상의 전압에 응답하여 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인에 공급되는 고전위전압(VDD)과 저전위전압(VSS)의 양을 조절하게 된다. 이를 위하여, 제1 및 제2 스위치(Q1,Q2) 각각의 게이트단자는 제1 노드(n1)에 접속된다. 제1 스위치(Q1)의 소스단자는 고전위전압원(VDD)에 접속되며, 드레인단자는 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인에 접속된다. 제2 스위치(Q2)의 소스단자는 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인에 접속되며, 드레인단자는 저전위전압원(VSS)에 접속된다.The booster circuit BS adjusts the amounts of the high potential voltage VDD and the low potential voltage VSS supplied to at least one output line of the common electrode and the storage line in response to the voltage on the first node N1. Done. For this purpose, the gate terminals of each of the first and second switches Q1 and Q2 are connected to the first node n1. The source terminal of the first switch Q1 is connected to the high potential voltage source VDD, and the drain terminal is connected to at least one output line of the common electrode and the storage line. The source terminal of the second switch Q2 is connected to at least one output line of the common electrode and the storage line, and the drain terminal is connected to the low potential voltage source VSS.

이러한 제1 보상공통전압발생부(74)의 동작과정을 살펴보면 다음과 같다.An operation process of the first compensation common voltage generator 74 is as follows.

연산증폭기(OP-AMP)에서 생성된 제1 노드(N1) 상의 출력전압레벨이 제1 스위치(Q1)의 문턱전압 이상으로 변하면 제1 스위치(Q1)는 턴-온되고 제2 스위치(Q2)는 턴-오프된다. 그러면 고전위전압(VDD)은 제1 스위치(Q1)의 소스단자와 드레인단자를 경유하여 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인에 공급되기 시작한다. 이때, 보상공통전압의 레벨은 가변저항(VR1)에 의해 조절된다.When the output voltage level on the first node N1 generated by the operational amplifier OP-AMP changes to be greater than or equal to the threshold voltage of the first switch Q1, the first switch Q1 is turned on and the second switch Q2 is turned on. Is turned off. Then, the high potential voltage VDD starts to be supplied to at least one output line of the common electrode and the storage line via the source terminal and the drain terminal of the first switch Q1. At this time, the level of the compensation common voltage is adjusted by the variable resistor VR1.

한편, 연산증폭기(OP-AMP)에서 생성된 제1 노드(N1)상의 출력전압레벨이 제2 스위치(Q2)의 문턱전압이상으로 변하면 제2 스위치(Q2)는 턴온되고 제1 스위치(Q1)는 턴-오프된다. 그러면 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인과 저전위전압원(VSS)이 접속되어 출력라인 상의 전압이 저전위전압(VSS)으로 방전된다. 그 결과, 공통전극 및 스토리지라인 중 적어도 어느 하나의 출력라인 상의 전압은 저전위전압(VSS)을 유지하게 된다.On the other hand, when the output voltage level on the first node N1 generated by the operational amplifier OP-AMP changes to be greater than or equal to the threshold voltage of the second switch Q2, the second switch Q2 is turned on and the first switch Q1 is turned on. Is turned off. Then, at least one output line of the common electrode and the storage line and the low potential voltage source VSS are connected to discharge the voltage on the output line to the low potential voltage VSS. As a result, the voltage on the output line of at least one of the common electrode and the storage line maintains the low potential voltage VSS.

이와 같이, 제1 보상공통전압발생부(74)에서는 연산증폭기(OP-AMP)에서 반전된 출력신호를 부스터회로(BS)를 통해 증폭하여 도 10a 및 도 10b에 도시된 바와 같은 제1 보상공통전압(PVcom1)이 생성된다. 이 제1 보상공통전압(PVcom1)은 액정패널(70)에 인가된다.As described above, the first compensation common voltage generation unit 74 amplifies the output signal inverted by the operational amplifier OP-AMP through the booster circuit BS and thus, the first compensation common voltage as shown in FIGS. 10A and 10B. The voltage PVcom1 is generated. The first compensation common voltage PVcom1 is applied to the liquid crystal panel 70.

도 11a 내지 도 13c는 본 발명에 따른 액정표시장치의 구동방법을 나타내는 도면이다.11A to 13C illustrate a method of driving a liquid crystal display according to the present invention.

도 11a에 도시된 TN모드의 액정표시장치는 제1 및 제2 전극(38,36)에 직류전압을 인가하게 되면, 제1 전극(38)을 덮도록 형성되는 제3 절연층(44)에는 양(+)의전하들이 흡착되며, 제2 전극(36)을 덮도록 형성되는 제1 절연층(40)에는 음(-)의 전하들이 흡착된다. 제1 및 제3 절연층(40,44)에 흡착된 전하들은 제2 절연층(42)에 걸어준 직류전압을 어느 정도 차단한다.In the TN mode liquid crystal display illustrated in FIG. 11A, when a DC voltage is applied to the first and second electrodes 38 and 36, the third insulating layer 44 formed to cover the first electrode 38 may be provided. Positive charges are adsorbed, and negative charges are adsorbed on the first insulating layer 40 formed to cover the second electrode 36. The charges adsorbed to the first and third insulating layers 40 and 44 block the DC voltage applied to the second insulating layer 42 to some extent.

외부에서 걸어준 직류전압을 없애면, 제1 및 제3 절연층(40,44)에 흡착된 전하들은 유전율이 다른 제2 절연층(42)으로 확산되어 반대극성의 전하들과 다시 결합한다. 외부에서 걸어준 전압이 없더라도 제1 및 제3 절연층(40,44)에 흡착된 전하 때문에 제2 절연층(42)에 걸려있는 직류전압은 제2 절연층(42) 내에 잔류하게 된다.When the DC voltage applied from the outside is removed, the charges adsorbed on the first and third insulating layers 40 and 44 diffuse into the second insulating layer 42 having different dielectric constants and recombine with the opposite polarity charges. Even if no external voltage is applied, the DC voltage applied to the second insulating layer 42 remains in the second insulating layer 42 due to the charge adsorbed on the first and third insulating layers 40 and 44.

또한, 도 12a에 도시된 IPS모드의 액정표시장치는 제1 및 제2 전극(38,36)에 직류전압을 인가하게 되면, 제1 및 제2 전극(38,36)을 덮도록 형성되는 제1 절연층(40)에는 제1 전극(38)과 대응되는 영역에 양(+)의 전하들, 제2 전극(36)과 대응되는 영역에 음(-)의 전하들이 흡착된다.In addition, the liquid crystal display of the IPS mode illustrated in FIG. 12A is formed so as to cover the first and second electrodes 38 and 36 when a DC voltage is applied to the first and second electrodes 38 and 36. Positive charges are adsorbed to the first insulating layer 40 in the region corresponding to the first electrode 38 and negative charges to the region corresponding to the second electrode 36.

제1 절연층(40)에 흡착된 전하들은 제2 절연층(42)에 걸어준 직류전압을 어느 정도 차단한다. 외부에서 걸어준 직류전압을 없애면, 제1 절연층(40)에 흡착된 전하들은 유전율이 다른 제2 절연층(42)으로 확산되어 반대극성의 전하들과 다시 결합한다.The charges adsorbed on the first insulating layer 40 block the DC voltage applied to the second insulating layer 42 to some extent. When the DC voltage applied from the outside is removed, the charges adsorbed on the first insulating layer 40 diffuse to the second insulating layer 42 having a different dielectric constant and recombine with the opposite polarity charges.

외부에서 걸어준 전압이 없더라도 제1 절연층(40)에 흡착된 전하 때문에 제2 절연층(42)에 걸려있는 직류전압은 제2 절연층(42) 내에 잔류하게 된다. 이러한 잔류직류전압성분에 의해 액정표시장치에 잔상이 표시된다.Even though there is no voltage applied from the outside, the DC voltage applied to the second insulating layer 42 remains in the second insulating layer 42 due to the charge absorbed by the first insulating layer 40. The residual image is displayed on the liquid crystal display by the residual DC voltage component.

도 11a 및 도 12a에 도시된 잔류직류전압성분에 의해 도 13a에 도시된 바와같이 액정셀에 인가되는 정극성의 전압(V1+)과 부극성의 전압(V1-)의 절대값이 달라 액정패널에 잔상이 형성된다.Due to the residual DC voltage components shown in FIGS. 11A and 12A, the absolute values of the positive voltage V1 + and the negative voltage V1- applied to the liquid crystal cell are different as shown in FIG. 13A, resulting in an afterimage on the liquid crystal panel. Is formed.

이러한 잔류직류성분을 제거하기 위해 도 13b에 도시된 바와 같이 음의 임펄스 형태의 제1 보상공통전압(PVcom1)을 액정패널(70)에 인가하게 된다. 이 제1 보상공통전압(PVcom1)은 게이트하이펄스와 같이 펄스폭이 상대적으로 좁아 짧은 시간에 비교적 강한 방전을 일으켜 도 11b 및 도 12b에 도시된 바와 같이 제2 절연층(42) 내에 잔류하는 양(+)의 전하들을 제거하게 된다. 이에 따라, 제2 절연층(42) 내에 잔류하는 음(-)의 전하들에 의해 액정셀에 인가되는 정극성의 전압(V2+)이 도 13b에 도시된 바와 같이 부극성의 전압(V1-)보다 △V만큼 작다.In order to remove such residual DC components, the first compensation common voltage PVcom1 having a negative impulse shape is applied to the liquid crystal panel 70 as shown in FIG. 13B. The first compensation common voltage PVcom1 has a relatively narrow pulse width like a gate high pulse, causing a relatively strong discharge in a short time, and remaining in the second insulating layer 42 as shown in FIGS. 11B and 12B. Will remove the positive charges. Accordingly, the positive voltage V2 + applied to the liquid crystal cell by the negative charges remaining in the second insulating layer 42 is greater than the negative voltage V1- as shown in FIG. 13B. As small as ΔV.

이 후, 도 13c에 도시된 바와 같이 제1 보상공통전압(PVcom)을 △V만큼 전위가 낮은 제2 보상공통전압(PVcom2)으로 변환하게 된다. 제2 보상공통전압(PVcom2)으로 인해 도 11c 및 도 12c에 도시된 바와 같이 제2 절연층(42) 내에 잔류하는 음의 전하들을 제거된다. 이에 따라, 액정셀에 인가되는 정극성의 전압(V+)과 부극성의 전압(V-)의 절대값이 동일해진다.Thereafter, as shown in FIG. 13C, the first compensation common voltage PVcom is converted into the second compensation common voltage PVcom2 having a low potential by ΔV. Due to the second compensation common voltage PVcom2, negative charges remaining in the second insulating layer 42 are removed as shown in FIGS. 11C and 12C. Thereby, the absolute value of the positive voltage V + and the negative voltage V- applied to the liquid crystal cell becomes equal.

이와 같이, 공통전압(Vcom)을 보상하는 제1 및 제2 보상공통전압(PVcom1,PVcom2)으로 인해 액정셀(Clc)에 인가되는 부극성 및 정극성전압의 대칭성을 확보할 수 있어 잔상을 제거된다.As described above, the first and second compensation common voltages PVcom1 and PVcom2 compensating the common voltage Vcom may ensure symmetry of the negative and positive voltages applied to the liquid crystal cell Clc, thereby eliminating afterimages. do.

도 14a 내지 도 14c는 양의 임펄스형태의 보상공통전압신호를 이용하여 잔상을 제거하는 액정표시장치의 구동방법을 나타내는 도면이다.14A to 14C are diagrams illustrating a driving method of a liquid crystal display device to remove an afterimage by using a compensation common voltage signal having a positive impulse shape.

잔류직류전압성분에 의해 도 14a에 도시된 바와 같이 액정셀에 인가되는 정극성의 전압(V1+)과 부극성의 전압(V1-)의 절대값이 달라 액정패널에 잔상이 형성된다.As shown in FIG. 14A, the residual DC voltage component causes an afterimage to form on the liquid crystal panel because the absolute values of the positive voltage V1 + and the negative voltage V1- applied to the liquid crystal cell are different.

이러한 잔류직류성분을 제거하기 위해 도 14b에 도시된 바와 같이 양의 임펄스 형태의 제1 보상공통전압(PVcom1)을 액정패널(70)에 인가하게 된다. 이 제1 보상공통전압(PVcom1)은 게이트하이펄스와 같이 펄스폭이 상대적으로 좁아 짧은 시간에 비교적 강한 방전을 일으켜 제2 절연층(42) 내에 잔류하는 음(-)의 전하들을 제거하게 된다. 이에 따라, 제2 절연층(42) 내에 잔류하는 양(+)의 전하들에 의해 액정셀에 인가되는 부극성의 전압(V2-)이 정극성의 전압(V1+)보다 △V만큼 작다.In order to remove such residual DC components, as shown in FIG. 14B, the first compensation common voltage PVcom1 having a positive impulse shape is applied to the liquid crystal panel 70. The first compensation common voltage PVcom1, like the gate high pulse, has a relatively narrow pulse width, thereby causing a relatively strong discharge in a short time to remove negative charges remaining in the second insulating layer 42. Accordingly, the negative voltage V2- applied to the liquid crystal cell by the positive charges remaining in the second insulating layer 42 is smaller by ΔV than the positive voltage V1 +.

이 후, 도 14c에 도시된 바와 같이 제1 보상공통전압(PVcom1)을 △V만큼 전위가 높은 제2 보상공통전압(PVcom2)으로 변환하게 된다. 이에 따라, 액정셀에 인가되는 정극성의 전압(V+)과 부극성의 전압(V-)의 절대값이 동일해진다.Thereafter, as shown in FIG. 14C, the first compensation common voltage PVcom1 is converted into the second compensation common voltage PVcom2 having a high potential by ΔV. Thereby, the absolute value of the positive voltage V + and the negative voltage V- applied to the liquid crystal cell becomes equal.

이와 같이, 공통전압(Vcom)을 보상하는 제1 및 제2 보상공통전압(PVcom1,PVcom2)으로 인해 액정셀(Clc)에 인가되는 부극성 및 정극성전압의 대칭성을 확보할 수 있어 잔상을 제거된다.As described above, the first and second compensation common voltages PVcom1 and PVcom2 compensating the common voltage Vcom may ensure symmetry of the negative and positive voltages applied to the liquid crystal cell Clc, thereby eliminating afterimages. do.

상술한 바와 같이, 본 발명에 따른 액정 표시장치 및 그 구동방법은 액정패널에 나타나는 잔상을 제거하기 위해 공통전극 및 스토리지라인에 임펄스형태의 제1 보상공통전압을 인가하여 절연층 내에 잔류하는 적어도 어느 하나의 전하를 제거하게 된다. 이 후, 공통전극 및 스토리지라인에 인가된 제1 보상공통전압 레벨을 변환한 제2 보상공통전압으로 절연층 내에 잔류하는 나머지 전하를 상쇄하게 된다. 이와 같이 절연층 내에 잔류하는 전하들을 제거함으로써 액정패널에 표시되는 잔상을 최소화할 수 있어 화질을 향상시킬 수 있다.As described above, the liquid crystal display and the driving method thereof according to the present invention are applied to at least one remaining in the insulating layer by applying a first compensation common voltage in the form of an impulse to the common electrode and the storage line to remove the afterimage appearing in the liquid crystal panel. One charge is removed. Thereafter, the remaining charge remaining in the insulating layer is offset by the second compensation common voltage obtained by converting the first compensation common voltage level applied to the common electrode and the storage line. As such, the residual image displayed on the liquid crystal panel may be minimized by removing electric charges remaining in the insulating layer, thereby improving image quality.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

액정셀에 축적되어진 정극성 및 부극성의 잔류전하들 중 어느 하나를 제거하기 위해 임펄스 형태의 제1 보상공통전압을 상기 액정셀에 공급하는 단계와,Supplying a first compensation common voltage in the form of an impulse to the liquid crystal cell to remove any one of the positive and negative residual charges accumulated in the liquid crystal cell; 상기 액정셀에 축적되어진 나머지 잔류전하들을 제거하기 위해 제1 보상공통전압레벨이 변조된 제2 보상공통전압을 상기 액정셀에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.And supplying the liquid crystal cell with a second compensation common voltage whose first compensation common voltage level is modulated to remove remaining residual charges accumulated in the liquid crystal cell. 제 1 항에 있어서,The method of claim 1, 상기 제1 보상공통전압은 상기 정극성의 잔류전하들을 제거하기 위해서 부극성의 임펄스로 형성되며, 제2 보상공통전압은 부극성의 잔류전하들을 제거하기 위해 제1 보상공통전압보다 상대적으로 낮은 레벨을 갖도록 형성되는 것을 특징으로 하는 액정표시장치의 구동방법.The first compensation common voltage is formed of a negative impulse to remove the positive residual charges, and the second compensation common voltage is lower than the first compensation common voltage to remove the negative residual charges. A method of driving a liquid crystal display device, characterized in that it is formed to have. 제 1 항에 있어서,The method of claim 1, 상기 제1 보상공통전압은 상기 부극성의 잔류전하들을 제거하기 위해서 정극성의 임펄스로 형성되며, 제2 보상공통전압은 정극성의 잔류전하들을 제거하기 위해 제1 보상공통전압보다 상대적으로 높은 레벨을 갖도록 형성되는 것을 특징으로 하는 액정표시장치의 구동방법.The first compensation common voltage is formed of a positive impulse to remove the negative residual charges, and the second compensation common voltage is of a higher level than the first compensation common voltage to remove the positive residual charges. A driving method of a liquid crystal display device, characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 제1 보상공통전압은 임펄스는 상기 액정셀의 게이트단자에 인가되는 게이트펄스와 유사한 펄스폭으로 형성되는 것을 특징으로 하는 액정표시장치의 구동방법.And wherein the first compensation common voltage has an impulse having a pulse width similar to a gate pulse applied to the gate terminal of the liquid crystal cell. 데이터라인과 게이트라인이 교차되며 그 교차부에 액정셀이 형성되는 액정패널과,A liquid crystal panel in which a data line and a gate line cross each other and a liquid crystal cell is formed at an intersection thereof; 상기 액정셀에 축적되어진 양극성의 직류전압을 제거하기 위해 상기 액정패널에 인가되는 임펄스형태의 제1 보상공통전압을 생성하는 제1 보상공통전압발생부와,A first compensation common voltage generator for generating an impulse first compensation common voltage applied to the liquid crystal panel to remove the bipolar DC voltage accumulated in the liquid crystal cell; 상기 제1 보상공통전압레벨을 보정한 제2 보상공통전압을 생성하는 제2 보상공통전압발생부를 구비하는 것을 특징으로 하는 액정표시장치.And a second compensation common voltage generation unit configured to generate a second compensation common voltage correcting the first compensation common voltage level. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 및 제2 보상공통전압발생부를 제어하기 위한 제어신호발생부를 추가로 구비하는 것을 특징으로 하는 액정표시장치.And a control signal generator for controlling the first and second compensation common voltage generators. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 보상공통전압발생부는The first compensation common voltage generator 고전위전압원과 저전위전압원 사이에 접속되는 연산증폭기와,An operational amplifier connected between the high potential voltage source and the low potential voltage source, 상기 연산증폭기의 반전단자와 입력라인 사이에 접속되는 제1 저항과,A first resistor connected between the inverting terminal of the operational amplifier and an input line; 상기 연산증폭기의 반전단자와 출력라인 사이에 병렬로 접속되는 제2 저항과 제1 캐패시터와,A second resistor and a first capacitor connected in parallel between the inverting terminal of the operational amplifier and an output line; 상기 출력라인과 기저전압원 사이에 접속되는 제2 캐패시터와,A second capacitor connected between the output line and a base voltage source; 상기 고전위전압원과 출력라인 사이에 접속되는 제1 트랜지스터와,A first transistor connected between the high potential voltage source and an output line; 상기 저전위전압원과 출력라인 사이에 접속되는 제2 트랜지스터와,A second transistor connected between the low potential voltage source and an output line; 상기 고전위전압원과 기저전압원 사이에 직렬로 접속되는 제3 저항, 가변저항 및 제4 저항과,A third resistor, a variable resistor and a fourth resistor connected in series between the high potential voltage source and the base voltage source; 상기 연산증폭기의 비반전단자와 기저전압원 사이에 접속되는 제3 캐패시터와,A third capacitor connected between the non-inverting terminal of the operational amplifier and a ground voltage source; 상기 연산증폭기의 출력단자와 제1 및 제2 트랜지스터의 게이트단자 사이에 접속되는 제5 저항을 구비하는 것을 특징으로 하는 액정표시장치.And a fifth resistor connected between the output terminal of the operational amplifier and the gate terminals of the first and second transistors.
KR10-2002-0084617A 2002-12-26 2002-12-26 Liquid Crystal Display Device And Method Of Driving Thereof KR100488453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084617A KR100488453B1 (en) 2002-12-26 2002-12-26 Liquid Crystal Display Device And Method Of Driving Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084617A KR100488453B1 (en) 2002-12-26 2002-12-26 Liquid Crystal Display Device And Method Of Driving Thereof

Publications (2)

Publication Number Publication Date
KR20040057804A true KR20040057804A (en) 2004-07-02
KR100488453B1 KR100488453B1 (en) 2005-05-11

Family

ID=37350356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084617A KR100488453B1 (en) 2002-12-26 2002-12-26 Liquid Crystal Display Device And Method Of Driving Thereof

Country Status (1)

Country Link
KR (1) KR100488453B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920376B1 (en) * 2007-12-21 2009-10-07 엘지디스플레이 주식회사 Liquid Crystal Display and Driving Method thereof
KR101140165B1 (en) * 2005-05-26 2012-04-24 엘지디스플레이 주식회사 Compensating Circuit for Vcom and It's Method
KR101152497B1 (en) * 2005-06-30 2012-06-04 엘지디스플레이 주식회사 Liquid crystal display device
KR101220853B1 (en) * 2006-03-17 2013-01-10 엘지디스플레이 주식회사 Gate pulse supply apparatus for liquid crystal displa
KR101469988B1 (en) * 2008-05-02 2014-12-10 엘지이노텍 주식회사 Liquid crystal display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109523973B (en) * 2018-12-25 2021-01-26 惠科股份有限公司 Common voltage generating circuit and display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140165B1 (en) * 2005-05-26 2012-04-24 엘지디스플레이 주식회사 Compensating Circuit for Vcom and It's Method
KR101152497B1 (en) * 2005-06-30 2012-06-04 엘지디스플레이 주식회사 Liquid crystal display device
KR101220853B1 (en) * 2006-03-17 2013-01-10 엘지디스플레이 주식회사 Gate pulse supply apparatus for liquid crystal displa
KR100920376B1 (en) * 2007-12-21 2009-10-07 엘지디스플레이 주식회사 Liquid Crystal Display and Driving Method thereof
US8411008B2 (en) 2007-12-21 2013-04-02 Lg Display Co., Ltd. Liquid crystal display having a plurality of common voltages applied during different driving time and driving method thereof
KR101469988B1 (en) * 2008-05-02 2014-12-10 엘지이노텍 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR100488453B1 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
KR100712024B1 (en) Liquid crystal display device
KR101243789B1 (en) LCD and drive method thereof
KR101285054B1 (en) Liquid crystal display device
US7830346B2 (en) Liquid crystal display panel with color washout improvement by scanning line coupling and applications of same
EP3086170A1 (en) Liquid crystal display
US20080291146A1 (en) Liquid crystal display with coupling line for adjusting common voltage and driving method thereof
JP4555063B2 (en) Liquid crystal display device, driving method and driving circuit thereof
KR20050054215A (en) The liquid crystal display device
US10650764B2 (en) Common voltage compensation unit and compensation method, driving circuit and display panel
US7675496B2 (en) Liquid crystal display and driving method thereof
KR100488453B1 (en) Liquid Crystal Display Device And Method Of Driving Thereof
US7528815B2 (en) Driving circuit and method for liquid crystal display panel
US20070146291A1 (en) Active matrix liquid crystal display and driving method
KR101321180B1 (en) Liquid crystal display and driving method thereof
KR100448936B1 (en) Circuit for driving liquid crystal display device to compensate gate off voltage and method for driving the same, especially supplying common voltage from a common electrode to a gate line
US20040196243A1 (en) Method of driving liquid crystal display device
JPH0422923A (en) Liquid crystal display device
US20140055697A1 (en) Display device
KR101213945B1 (en) LCD and drive method thereof
JP2001166331A (en) Liquid crystal display device
KR100619163B1 (en) Device for generating common voltage
US20070126684A1 (en) Liquid crystal display with three-level scanning signal driving
JP2005258084A (en) Liquid crystal display and its driving method
JP2003084718A (en) Liquid crystal display element
KR100521270B1 (en) Driving circuit of liquid crystal display enabling common voltages to control alternatively

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 15