KR101140165B1 - Compensating Circuit for Vcom and It's Method - Google Patents
Compensating Circuit for Vcom and It's Method Download PDFInfo
- Publication number
- KR101140165B1 KR101140165B1 KR1020050044574A KR20050044574A KR101140165B1 KR 101140165 B1 KR101140165 B1 KR 101140165B1 KR 1020050044574 A KR1020050044574 A KR 1020050044574A KR 20050044574 A KR20050044574 A KR 20050044574A KR 101140165 B1 KR101140165 B1 KR 101140165B1
- Authority
- KR
- South Korea
- Prior art keywords
- common
- signal
- coupling
- voltage
- inverting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정표시장치의 공통전압에 관한 것으로, 좀 더 상세히는 공통전압의 왜곡을 최소화하여 디스플레이 효율을 증가시키는 액정표시장치의 공통전압 보상회로 및 보상방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a common voltage of a liquid crystal display device, and more particularly, to a common voltage compensation circuit and a compensation method of a liquid crystal display device that minimizes distortion of a common voltage to increase display efficiency.
종래, 공통전압 스윙 구동방식의 공통전압 생성회로는 데이터 전압이 주기적으로 극성 반전함에 따라서 데이터 배선과 공통배선과의 교차부(오버랩 영역)에 형성되는 기생 캡(cap)으로 인해 커플링 현상이 발생하고, 이러한 커플링에 의해 공통전압이 왜곡되어 수평 크로스토크 현상이 발생하는 문제점이 있다.Conventionally, in the common voltage swing drive type common voltage generation circuit, a coupling phenomenon occurs due to a parasitic cap formed at an intersection (overlap region) between a data line and a common line as the data voltage is periodically inverted in polarity And the common voltage is distorted by such coupling, thereby causing a horizontal crosstalk phenomenon.
이러한 문제를 해결하기 위하여 본 발명에 따른 공통전압 보상회로는 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선에서 커플링 신호를 측정하고, 이를 공통전압 보상회로에 피드백 함으로써, 커플링 신호에 대응되게 공통전압을 반전 증폭하여 공통전압의 왜곡을 개선한다.In order to solve such a problem, a common voltage compensation circuit according to the present invention measures a coupling signal in first and second dummy common wirings formed on the upper or lower end of a panel, and feeds back the coupled signal to the common voltage compensation circuit, The common voltage is inverted and amplified to improve the distortion of the common voltage.
Description
도 1은 일반적인 액정표시장치의 단위화소를 도시한 등가회로도.1 is an equivalent circuit diagram showing a unit pixel of a general liquid crystal display device.
도 2a 및 도 2b는 각각 종래 제1 및 제2 공통전압 생성회로를 도시한 도면.2A and 2B are diagrams showing conventional first and second common voltage generating circuits, respectively.
도 3은 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 구성 블록도.3 is a block diagram of a configuration of a common voltage compensation circuit for common voltage swing according to the present invention.
도 4a 및 4b는 각각 본 발명에 따른 제1 및 제2 보상회로를 도시한 도면.Figures 4A and 4B illustrate first and second compensation circuits, respectively, according to the present invention.
도 5는 본 발명에 따른 커플링 신호 측정부를 설명하기 위한 도면.5 is a view for explaining a coupling signal measuring unit according to the present invention.
〈도면의 주요부분에 대한 부호설명〉Description of the Related Art [0002]
310: 전원 분배부 320: 반전 증폭부310: power supply distributor 320: inverting amplifier
330: 보상부 340: 커플링 측정부330: compensating unit 340: coupling measuring unit
본 발명은 액정표시장치의 공통전압에 관한 것으로, 좀 더 상세히는 공통전압의 왜곡을 최소화하여 디스플레이 효율을 증가시키는 액정표시장치의 공통전압 보상회로 및 보상방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a common voltage of a liquid crystal display device, and more particularly, to a common voltage compensation circuit and a compensation method of a liquid crystal display device that minimizes distortion of a common voltage to increase display efficiency.
일반적으로 액정표시장치는 각각 제1 전계생성전극인 화소전극 및 제2 전계생성전극인 공통전극이 형성된 제1 및 제2 기판을 소정간격 이격되게 합착한 후, 두 기판 사이에 액정을 주입하여 액정층이 개재된 형태로 제작된다.In general, a liquid crystal display device has a structure in which first and second substrates, each having a pixel electrode as a first electric field generating electrode and a common electrode as a second electric field generating electrode, are adhered to each other with a predetermined spacing therebetween, Layer is interposed therebetween.
액정표시장치는 화소전극과 공통전극 사이에 형성되는 전계로 액정분자를 구동하여 원하는 영상을 표현하며, 최근에는 스위칭 소자인 박막트랜지스터가 매트릭스 형태로 배열된 능동행렬 액정표시장치(Active Matrix LCD: AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 일반적으로 사용되고 있다.2. Description of the Related Art A liquid crystal display (LCD) displays a desired image by driving electric field liquid crystal molecules formed between a pixel electrode and a common electrode. In recent years, an active matrix liquid crystal display -LCD) is generally used because of its excellent resolution and video realization capability.
도 1은 일반적인 액정표시장치의 단위화소를 도시한 등가회로도이다.1 is an equivalent circuit diagram showing a unit pixel of a general liquid crystal display device.
도시한 바와 같이, 액정표시장치의 단위화소는 교차되는 방향으로 형성되는 게이트 배선(GL) 및 데이터 배선(DL)과, 두 배선(GL, DL)의 교차부에 형성된 박막트랜지스터(T)와, 박막트랜지스터(T)와 병렬적으로 연결된 액정 캐패시터(LC) 및 스토리지 캐패시터(Cst)로 구성되며, 액정 캐패시터(LC)의 타측은 공통배선(Vcom)과 연결되고, 스토리지 캐패시터(Cst)의 타측은 게이트 배선(GL)과 연결된다.The unit pixel of the liquid crystal display device includes a gate wiring GL and a data wiring DL formed in the direction in which the unit pixel intersects and a thin film transistor T formed at the intersection of the two wirings GL and DL, A liquid crystal capacitor LC and a storage capacitor Cst connected in parallel with the thin film transistor T. The other side of the liquid crystal capacitor LC is connected to the common line Vcom and the other side of the storage capacitor Cst And is connected to the gate wiring GL.
액정표시장치의 동작을 간략히 설명하면, 게이트 배선(GL)으로 인가되는 구동신호에 의해 박막트랜지스터(T)가 턴-온(turn-on) 되면, 데이터 배선(DL)의 데이터 신호(화소전압)가 화소전극(미도시)으로 인가되고, 화소전극(미도시)과 공통전극(미도시) 사이의 전압차, 정확하게는 화소전압과 공통전압의 전압차에 의해 전계가 생성된다.The operation of the liquid crystal display device will be briefly described. When the thin film transistor T is turned on by the driving signal applied to the gate line GL, the data signal (pixel voltage) (Not shown), and an electric field is generated by a voltage difference between the pixel electrode (not shown) and the common electrode (not shown), more precisely, a voltage difference between the pixel voltage and the common voltage.
이러한 전계에 의해 액정 분자가 구동하여 빛의 투과량이 조절됨으로써, 원 하는 영상을 표현하게 된다.The liquid crystal molecules are driven by such an electric field to control the amount of light transmitted, thereby displaying a desired image.
이 때, 액정에 직류 전압을 오랫동안 인가하면 특성 열화가 일어나므로 특성 열화를 방지하기 위하여 인가전압의 극성을 주기적으로 바꾸어 주는 극성반전 구동법을 적용하며, 저소비 전력 구동 목적의 극성반전 구동법으로 공통전압 스윙(Vcom Swing) 구동방식이 사용된다.In this case, if a DC voltage is applied to the liquid crystal for a long time, characteristic deterioration occurs. Therefore, in order to prevent deterioration of characteristics, a polarity inversion driving method is used to periodically change the polarity of the applied voltage, and a polarity inversion driving method A voltage swing (Vcom swing) driving method is used.
공통전압 스윙 구동방식은 화소의 극성을 수평 화소열 단위로 극성반전 되도록 구동하는 방식이며, 좀 더 상세히는 제1 및 제2 공통전압을 구비하고, 홀수 번째 및 짝수 번째 수평 화소열에 각각 제1 및 제2 공통전압을 인가하는 방식이며, 제1 및 제2 공통전압은 1수직주기 마다 극성이 반전되고, 서로 극성이 반대이다.The common voltage swing driving method is a method of driving the polarities of the pixels to be polar inversion in units of horizontal pixel columns. More specifically, the common voltage swing driving method includes first and second common voltages, The second common voltage is applied, and the polarities of the first and second common voltages are inverted every one vertical period, and their polarities are opposite to each other.
즉, 제1 공통전압이 정(+)극성일 때, 제2 공통전압은 부(-)극성이고, 다음 프레임(1수직주기 후)에선 극성반전되어 제1 공통전압은 부(-)극성이고, 제2 공통전압은 정(+)극성이다.That is, when the first common voltage is a positive polarity, the second common voltage is negative, and the polarity is inverted in the next frame (after one vertical period) so that the first common voltage is negative (-) polarity , And the second common voltage is positive (+) polarity.
도 2a 및 도 2b는 종래 각각 제1 및 제2 공통전압 생성회로를 도시한 도면이다.FIGS. 2A and 2B are diagrams showing a conventional first and second common voltage generating circuits, respectively.
도 2a에 도시한 바와 같이, 제1 공통전압 생성회로는 크게 전원 분배부(210)와, 반전 증폭부(220)로 구성되며, 전원 분배부(210)는 전원 전압단자(Vcc)와 접지 사이에 직렬 형성된 제1 저항(R1) 및 제1 가변저항(VR1)을 구비하고, 제1 가변저항(VR1)을 조절하여 전원 전압을 분배한다.2A, the first common voltage generating circuit includes a power dividing
반전 증폭부(220)는 비반전 입력단(+), 반전 입력단(-), 출력단을 구비한 연산 증폭기(OP)로 구성되며, 전원 분배부(210)에서 분배된 전압을 비반전 입력단(+) 을 통하여 기준전압으로 입력받고, 1수직주기로 극성반전하는 제1 극성제어신호를 반전 입력단(-)을 통해 입력받아 제1 극성제어신호의 주기(1수직주기)로 반전 증폭된 제1 공통전압을 출력한다.The inverting
이 때, 연산 증폭기(OP)의 출력단에는 연산 증폭기(OP)의 출력을 공통 베이스 단자의 신호로 하여 직렬로 연결되어 양단이 전원 전압단자(Vcc)와 접지에 접속되어 있는 제1 및 제2 트랜지스터(TR1, TR2)로 구성되는 아날로그 버퍼(222)가 형성되어 있다.At this time, the output terminal of the operational amplifier OP is connected to the output terminal of the operational amplifier OP as a signal of the common base terminal, and the first and second transistors And an
또한, 피드백 라인, 즉 아날로그 버퍼(222)의 출력과 반전 입력단(-) 사이에는 제1 콘덴서(C1) 및 제2 가변저항(VR2)이 병렬로 형성되어 있고, 극성제어신호 입력단과 반전 입력단(-)에 사이에는 제2 저항(R2)이 형성되어 있다.Also, a first capacitor C1 and a second variable resistor VR2 are formed in parallel between the feedback line, that is, the output of the
도 2b는 종래 공통전압 스윙 구동방식의 제2 공통전압 생성회로를 도시한 도면이며, 제2 공통전압 생성회로는 제1 공통전압 생성회로와 회로의 구성이 동일하므로 이에 대한 설명은 생략하고, 제1 공통전압 생성회로와의 차이점을 위주로 설명한다.FIG. 2B is a diagram showing a second common voltage generator circuit of the conventional common voltage swing drive system, and the second common voltage generator circuit has the same configuration as that of the first common voltage generator circuit, 1 common voltage generation circuit.
제2 공통전압 생성회로는 연산 증폭기(OP)의 반전 입력단(-)으로 제2 극성제어신호가 입력되며, 제2 극성제어신호는 1수직주기마다 극성이 반전되고, 제1 극성제어신호와 극성이 반대이다.The second common voltage generating circuit receives the second polarity control signal at the inverting input terminal (-) of the operational amplifier OP, the second polarity control signal is inverted every one vertical period, and the first polarity control signal and the polarity This is the opposite.
따라서 제1 공통전압과 극성의 반전 주기가 동일하고, 반대의 극성을 가지는 제2 공통전압이 출력된다.Accordingly, the second common voltage having the same polarity as the first common voltage and the opposite polarity of the polarity is outputted.
이처럼, 제1 및 제2 공통전압 생성회로에서 1수직주기마다 극성이 반전되며, 서로 극성이 반대(위상차가 180°)인 제1 및 제2 공통전압이 생성되어 패널에 인가된다.In this manner, the first and second common voltage generating circuits are inverted in polarity every one vertical period, and first and second common voltages having opposite polarities (phase difference of 180 degrees) are generated and applied to the panel.
한편, 제1 및 제2 공통전압은 1수직주기(1프레임)동안 직류 전압을 유지하여야 하는데, 데이터 신호(전압)가 주기적으로 반전함에 따라서 데이터 배선(미도시)과 공통배선(미도시)과의 교차부(오버랩 영역)에 형성되는 기생 캡(cap)으로 인해 커플링 현상이 발생한다.On the other hand, the first and second common voltages must maintain the DC voltage for one vertical period (one frame). As the data signal (voltage) is periodically inverted, data lines (not shown), common lines The coupling phenomenon occurs due to the parasitic cap formed at the intersection (overlap region)
이로 인해서, 실제 패널 내부에 공급되는 공통전압은 커플링 신호만큼 왜곡되며, 공통전압의 왜곡에 의해 수평 크로스토크(Crosstalk) 현상이 발생하는 문제점이 있다.As a result, the common voltage supplied to the inside of the panel is distorted as much as the coupling signal, and a horizontal crosstalk phenomenon occurs due to the distortion of the common voltage.
이와 같은 공통전압 스윙 구동방식의 문제점 해결을 위하여 본 발명에 따른 공통전압 보상회로는 패널의 상단 또는 하단의 더미 공통배선으로부터 커플링 신호를 측정하고, 이를 피드백 하여 공통전압을 보상해 줌으로써, 커플링 신호에 의한 왜곡현상을 개선하여 안정적인 공통전압을 패널에 공급한다.In order to solve the problem of the common voltage swing drive method, the common voltage compensation circuit according to the present invention measures the coupling signal from the dummy common wiring at the upper or lower end of the panel, Thereby improving the distortion caused by the signal and supplying a stable common voltage to the panel.
상기와 같은 목적을 위하여 본 발명에 따른 공통전압 보상회로는 패널에서 데이터 신호의 극성 반전에 따라 각각 제1 및 제2 공통전압에 발생하는 커플링 신호를 측정하는 커플링 측정부와; 전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제1 극성제어신호를 입력 받아 반전 증폭된 제1 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제1 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제1 공통전압을 반전 증폭하는 보상부를 포함하는 제1 보상회로와; 전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제2 극성제어신호를 입력 받아 반전 증폭된 제2 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제2 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제2 공통전압을 반전 증폭하는 보상부를 포함하는 제2 보상회로를 포함한다.To achieve the above object, according to the present invention, there is provided a common voltage compensation circuit comprising: a coupling measurement unit for measuring a coupling signal generated in first and second common voltages according to a polarity inversion of a data signal in a panel; And a first non-compensation reference signal receiving the first polarity control signal and inverting and amplifying the first non-compensation reference signal, wherein the first non-compensation reference signal is supplied with the reference voltage, And a second common voltage generator for receiving a coupling signal generated at the first common voltage from the coupling measuring unit and receiving the coupling signal at the first common voltage corresponding to the coupling signal, A first compensation circuit including a compensation section for inverting and amplifying the common voltage; And a second non-compensated reference signal which is inversely amplified by receiving a second polarity control signal and receiving a voltage that is distributed from the power distributor as a reference voltage and receives an output of the reference voltage, A second common voltage generating unit for receiving a coupling signal generated from the coupling measuring unit to generate a second common voltage and outputting a second signal corresponding to the coupling signal, And a second compensation circuit including a compensation unit for inverting and amplifying the common voltage.
이 때, 상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성반전하며, 서로 극성이 반대이다.At this time, the first and second polarity control signals are polar inversed every one vertical period, and the polarities of the first and second polarity control signals are opposite to each other.
상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 제1 및 제2 공통전압의 커플링 신호를 각각 측정한다.The coupling measurement unit measures a coupling signal of the first and second common voltages in the first and second dummy common lines formed at the upper end of the panel or the first and second dummy common lines formed at the lower end of the panel do.
상기 커플링 신호를 측정하기 위한 배선은 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 측정된 커플링 신호를 피드백 한다.The wiring for measuring the coupling signal is electrically connected to the gate PCB formed on the left side of the panel to feed back the measured coupling signal.
상기 제1 및 제2 공통전압 보상회로에 의해 보상된 상기 제1 및 제2 공통전압은 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가한다.The first and second common voltages compensated by the first and second common voltage compensation circuits are applied to various external connection positions connected to the common wiring formed on the panel.
상기 전원 분배부는 전원 전압단자와 접지 사이에 직렬 구성된 제1 저항 및 제1 가변저항으로 구성된다.The power distributor comprises a first resistor and a first variable resistor connected in series between a power supply voltage terminal and ground.
상기 반전 증폭부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제1 연산 증폭기로 구성되며, 상기 제1 연산 증폭기의 출력단과 반전 입력단 사이에는 병렬 구성된 제1 콘덴서 및 제2 가변저항이 형성되어 있고, 비반전 입력단과 연결되어 제2 저항이 형성되어 있다.Wherein the inverting amplifier comprises a first operational amplifier having an inverting input terminal, a noninverting input terminal and an output terminal, a first capacitor and a second variable resistor formed in parallel between the output terminal and the inverting input terminal of the first operational amplifier, And a second resistor connected to the non-inverting input terminal.
상기 제1 연산 증폭기는 상기 비반전 입력단으로 상기 전원 분배부에서 분배된 전압을 입력받고, 상기 반전 입력단으로 상기 극성제어신호를 입력받는다.The first operational amplifier receives the voltage divided from the power distributing unit into the non-inverting input terminal and receives the polarity control signal from the inverting input terminal.
상기 보상부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제2 연산 증폭기로 구성되며, 상기 제2 연산 증폭기의 출력단에는 아날로그 버퍼가 형성되어 있고, 상기 아날로그 버퍼의 출력과 상기 제2 연산 증폭기의 반전 입력단 사이에는 병렬 구성된 제2 콘덴서 및 제3 가변저항이 형성되어 있으며, 반전 입력단과 연결되어 제4 저항이 형성되어 있고, 비반전 입력단과 연결되어 제3 저항이 형성되어 있고, 상기 제3 저항과 제4 저항의 전단 사이에 제5 저항이 형성되어 있다.Wherein the compensation unit comprises a second operational amplifier having an inverting input terminal, a noninverting input terminal and an output terminal, an analog buffer is formed at an output terminal of the second operational amplifier, and an output of the analog buffer and an inversion A third resistor formed in parallel between the input terminal and the third resistor, a fourth resistor connected to the inverting input terminal, a third resistor connected to the non-inverting input terminal, And a fifth resistor is formed between the front ends of the fourth resistors.
상기 제2 연산 증폭기는 상기 비반전 입력단으로 상기 제1 연산 증폭기의 출력을 기준전압으로 입력받고, 상기 반전 입력단으로 상기 커플링 측정부에서 측정된 커플링 신호를 입력받는다.The second operational amplifier receives the output of the first operational amplifier as the reference voltage, and receives the coupling signal measured by the coupling measuring unit at the non-inverting input terminal.
상기 아날로그 버퍼는 상기 제2 연산 증폭기의 출력을 공통 베이스 단자의 신호로 하고, 직렬로 형성되어 양단이 전원 전압단자와 접지에 접속되어 있는 제1 및 제2 트랜지스터로 구성된다.The analog buffer is constituted by first and second transistors which are formed in series and whose both ends are connected to a power supply voltage terminal and a ground, with the output of the second operational amplifier being a signal of a common base terminal.
상기와 같은 목적을 위하여 본 발명에 따른 공통전압 보상방법은 패널에서 커플링 측정부를 통하여 상기 제1 및 제2 공통전압의 커플링 신호를 측정하는 단계와; 상기 제1 및 제2 보상회로의 각각의 전원 분배부에서 전원 전압을 분배하여 각각의 반전 증폭부에 기준전압으로 입력하는 단계와; 상기 각 반전 증폭부에서 각각 제1 및 제2 극성제어신호를 입력받고, 출력을 피드백 받아 반전 증폭된 제1 및 제2 비보상 기준신호를 출력하는 단계와; 상기 제1 및 제2 비보상 기준신호를 각각 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 상기 제1 및 제2 공통전압의 커플링 신호를 각각 입력받아 상기 커플링 신호에 대응되게 반전 증폭하여 상기 제1 및 제2 공통전압을 보상하는 단계와; 상기 보상된 제1 및 제2 공통전압을 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of compensating for common voltage, comprising: measuring a coupling signal of a first common voltage and a second common voltage through a coupling measurement unit; Dividing the power supply voltage in each of the power distributing units of the first and second compensating circuits, and inputting the divided power voltage as a reference voltage to the respective inverting amplifying units; Receiving first and second polarity control signals from the respective inverting amplifying units and outputting first and second non-compensated reference signals inverted and amplified by feedback of the output; The first and second non-compensated reference signals are received as reference voltages and the outputs are fed back, and the coupling signals of the first and second common voltages are respectively received from the coupling measurement unit, Correspondingly inverting and amplifying the first and second common voltages to compensate for the first and second common voltages; And applying the compensated first and second common voltages to a plurality of external connection positions connected to a common wiring formed on the panel.
이 때, 상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성 반전하며, 서로 극성이 반대이다.At this time, the first and second polarity control signals are polar inversed every one vertical period, and the polarities of the first and second polarity control signals are opposite to each other.
상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 커플링 신호를 각각 측정한다.The coupling measuring unit measures the coupling signal in the first and second dummy common wiring formed on the upper end of the panel or the first and second dummy common wiring formed in the lower end of the panel, respectively.
상기 커플링 신호는 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 보상회로의 보상부에 피드백 한다.The coupling signal is electrically connected to the gate PCB formed on the left side of the panel, and the feedback signal is fed back to the compensation unit of the compensation circuit.
상기와 같은 목적을 위하여 본 발명에 따른 액정표시장치는 화소영역을 정의하는 다수의 게이트 및 데이터 배선이 교차되는 방향으로 형성되어 있고, 상기 게 이트 및 데이터 배선의 교차부에 스위칭 소자인 박막트랜지스터가 형성되어 있고, 상기 박막트랜지스터와 병렬적으로 연결되어 액정 캐패시터 및 스토리지 캐패시터가 형성되어 있으며, 상기 게이트 배선과 평행한 방향으로 형성되어 제1 및 제2 공통전압이 교대로 인가되는 다수의 공통배선이 형성되어 있는 패널과; 상기 패널에서 상기 데이터 신호의 극성 반전에 따라 상기 제1 및 제2 공통전압에 발생하는 커플링 신호를 각각 상기 패널의 상부에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하부에 형성된 제1 및 제2 더미 공통배선에서 측정하는 커플링 측정부와, 각각 전원 전압을 분배하는 전원 분배부, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 극성제어신호를 입력받아 반전 증폭된 비보상 기준신호를 출력하는 반전 증폭부, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부에서 측정된 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 반전 증폭하는 보상부를 포함하는 제1 및 제2 보상회로로 구성되는 공통전압 보상회로를 포함한다.In order to achieve the above object, a liquid crystal display according to the present invention is formed in a direction crossing a plurality of gates and data lines defining a pixel region, and a thin film transistor, which is a switching element, is formed at an intersection of the gate and the data line And a plurality of common wirings formed in parallel with the gate wirings and in which first and second common voltages are alternately applied are formed in parallel with the thin film transistors to form liquid crystal capacitors and storage capacitors, A panel formed; And a coupling signal generated in the first and second common voltages in accordance with the polarity inversion of the data signal in the panel is supplied to the first and second dummy common lines formed on the upper portion of the panel, And a second dummy common wiring, a power distributing unit for distributing a power supply voltage, a voltage dividing unit for receiving a voltage distributed from the power distributing unit as a reference voltage, receiving an output of the voltage dividing unit, An inversion amplifier unit for receiving the inverted amplified non-compensated reference signal, an inversion amplifier unit for receiving the output of the inverting amplifier unit as a reference voltage, receiving an output of the inverting amplifier unit as a reference voltage, receiving the coupling signal measured by the coupling measuring unit, And a compensating circuit for inverting and amplifying the first and second compensating circuits.
이 때, 상기 제1 및 제2 보상회로에 입력되는 극성제어신호는 1수직주기마다 극성반전하며, 서로 극성이 반대인 제1 및 제2 극성제어신호이다.In this case, the polarity control signals input to the first and second compensation circuits are first and second polarity control signals which are polarity inversed every one vertical period and have opposite polarities.
상기 제1 및 제2 보상회로에 입력되는 커플링 신호는 각각 제1 및 제2 공통전압에 발생하는 커플링 신호이다.The coupling signals input to the first and second compensation circuits are coupling signals generated at the first and second common voltages, respectively.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 구성 블록도이다.3 is a configuration block diagram of a common voltage compensation circuit for common voltage swing according to the present invention.
공통전압 스윙 구동방식은 제1 및 제2 공통전압을 교대로 구성하여 구동되며, 공통전압 보상회로는 제1 및 제2 공통전압을 보상하기 위한 제1 및 제2 보상회로를 구비하여 구성되는데, 제1 및 제2 보상회로의 구성이 동일하므로, 설명의 편의를 위하여 제1 및 제2 보상회로를 구분하지 않고 설명한다.The common voltage swing drive system is driven by alternately configuring the first and second common voltages, and the common voltage compensation circuit includes first and second compensation circuits for compensating the first and second common voltages, Since the configurations of the first and second compensation circuits are the same, for convenience of explanation, the first and second compensation circuits are not described separately.
도시한 바와 같이, 본 발명에 따른 공통전압 보상회로는 크게 전원 전압을 분배하여 반전 증폭부(320)에 기준전압으로 공급하는 전원 분배부(310)와, 분배된 전압을 기준전압으로 입력받고, 출력 신호(공통전압)를 매 프레임(1수직주기)마다 반전시키기 위한 극성제어신호를 입력 받아 비보상 기준신호를 출력하는 반전 증폭부(320)와, 패널에서 데이터 신호의 주기적 극성 반전에 따라 데이터 배선과 공통배선 사이의 기생 캡에 의해 공통배선에 발생하는 커플링 신호를 측정하는 커플링 측정부(340)와, 반전 증폭부(320)로부터 비보상 기준신호를 기준전압으로 입력받고, 출력을 피드백 받으며, 커플링 신호를 입력받아 공통전압을 보상하여 출력하는 보상부(330)로 구성된다.As shown in the figure, the common voltage compensation circuit according to the present invention includes: a
이 때, 극성제어신호는 제1 및 제2 보상회로에 각각 제1 및 제2 극성제어신호가 입력되며, 제1 및 제2 극성신호는 1수직주기마다 극성 반전되며, 서로 극성이 반대이다.In this case, the first and second polarity control signals are input to the first and second compensation circuits, respectively, and the first and second polarity signals are polar inversed every one vertical period, and the polarities of the first and second polarity signals are opposite to each other.
또한, 커플링 측정부(340)는 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 제1 및 제2 보상회로에 피드백 되는 커플링 신호를 각각 측정하여 공급하며, 제1 및 제2 더미 공통배선은 패널의 비화소 영역에 형성되어 액정구동에 사용되지 않고, 각각 제1 및 제2 공 통전압이 인가되는 배선으로 정의된다.Further, the
이하, 첨부된 도면을 참조하여 본 발명에 따른 공통전압 보상회로의 구성에 대하여 상세히 설명한다.Hereinafter, a configuration of a common voltage compensation circuit according to the present invention will be described in detail with reference to the accompanying drawings.
도 4a 및 4b는 각각 본 발명에 따른 제1 및 제2 보상회로를 도시한 도면이다.Figures 4A and 4B are diagrams illustrating first and second compensation circuits, respectively, in accordance with the present invention.
도 4a에 도시한 바와 같이, 본 발명에 따른 제1 보상회로는 전원분배부(310), 반전 증폭부(320), 보상부(330), 커플링 측정부(미도시)로 구성되며, 전원 분배부(310)는 전원 전압단자(Vcc)와 접지 사이에 직렬 구성된 제1 저항(R1) 및 제1 가변저항(VR1)으로 이루어지고, 제1 가변저항(VR1)의 크기를 조절하여 전원 전압을 원하는 전위의 전압으로 분배한다.4A, the first compensation circuit according to the present invention includes a
반전 증폭부(320)는 반전 입력단(-), 비반전 입력단(+), 출력단을 구비한 제1 연산 증폭기(OP1)로 구성되며, 전원 분배부(310)에서 분배된 전압을 비반전 입력단(+)을 통해 기준전압으로 입력받고, 제1 연산 증폭기(OP1)의 출력을 피드백 받으며, 제1 극성제어신호(CS1)를 반전 입력단(-)을 통해 입력받아 반전 증폭된 제1 비보상 기준신호(Vb1)를 출력한다.The inverting
이 때, 제1 연산 증폭기(OP1)의 피드백 라인, 다시 말해서 출력단과 반전 입력단(-) 사이에는 병렬 구성된 제1 콘덴서(C1) 및 제2 가변저항(VR2)이 형성되어 있고, 극성제어신호 입력단과 반전 입력단(-) 사이에는 제2 저항(R2)이 형성되어 있으며, 제1 연산 증폭기(OP1)의 이득(gain)은 제2 저항(R2)과 제2 가변저항(VR2)에 의해 결정되므로, 제2 가변저항(VR2)의 크기를 조절하여 출력신호의 증폭 정도 를 결정한다.At this time, a first capacitor C1 and a second variable resistor VR2 are formed in parallel between the feedback line of the first operational amplifier OP1, that is, between the output terminal and the inverting input terminal (-), The second resistor R2 is formed between the inverting input terminal and the inverting input terminal and the gain of the first operational amplifier OP1 is determined by the second resistor R2 and the second variable resistor VR2 , The magnitude of the second variable resistor (VR2) is adjusted to determine the degree of amplification of the output signal.
한편, 제1 극성제어신호(CS1)는 1수직주기마다 극성이 반전되는 신호이고, 출력되는 제1 비보상 기준신호(Vb1)는 제1 극성제어신호(CS1)와 동기하여 1수직주기마다 극성이 반전된다.On the other hand, the first polarity control signal CS1 is a signal whose polarity is inverted every one vertical period, and the output first non-compensation reference signal Vb1 is polarized in one vertical period in synchronization with the first polarity control signal CS1 Is reversed.
커플링 측정부는 도시하지는 않았지만 패널에 형성된 공통배선에서 데이터 배선과의 커플링 신호(전압)를 측정하여 커플링 신호 입력단, 다시 말해서 보상부에 피드백 하며, 제1 및 제2 보상회로(도 4a, 도 4b)에 피드백 하는 커플링 신호는 패널의 상단에 형성된 제1 및 제2 더미 공통배선(미도시) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(미도시)에서 측정한다.The coupling measuring unit measures the coupling signal (voltage) with the data line in the common wiring formed on the panel, not shown, and feeds it back to the coupling signal input terminal, that is, to the compensating unit, and the first and second compensating circuits 4B) is measured by first and second dummy common lines (not shown) formed on the top of the panel or first and second dummy common lines (not shown) formed on the bottom of the panel.
보상부(330)는 반전 입력단(-), 비반전 입력단(+), 출력단을 구비한 제2 연산 증폭기(OP2)로 구성되며, 반전 증폭부(320)의 출력을 비반전 입력단(+)을 통해 기준전압으로 입력받고, 커플링 측정부(미도시)로부터 패널에서 측정된 커플링 신호를 입력받으며, 출력을 피드백 받아 제1 공통전압(Vcom1)을 보상하여 패널에 공급한다.The
이 때, 제2 연산 증폭기(OP2)의 출력단에는 제2 연산 증폭기(OP2)의 출력을 공통 베이스 단자의 신호로 하고, 직렬로 형성되어 양단이 전원 전압단자(Vcc)와 접지에 접속되어 있는 제1 및 제2 트랜지스터(TR1, TR2)로 구성되는 아날로그 버퍼(332)가 형성되어 있다.At this time, the output of the second operational amplifier OP2 is connected to the power supply voltage terminal Vcc and the ground through the output of the second operational amplifier OP2 as a signal of the common base terminal, 1 and the second transistors TR1 and TR2 are formed.
또한, 제2 연산 증폭기(OP2)의 피드백 라인, 다시 말해서 출력단과 반전 입력단(-) 사이에는 병렬 구성된 제2 콘덴서(C2) 및 제3 가변저항(VR3)이 형성되어 있고, 커플링 신호 입력단과 반전 입력단(-) 사이에는 제4 저항(R4)이 형성되어 있고, 반전 증폭부(320)의 출력을 입력받는 비반전 입력단(+)에는 제3 저항(R3)이 형성되어 있으며, 커플링 신호 입력단과 반전 증폭부(320) 출력단 사이에는 제5 저항(R5)이 형성되어 있다.In addition, a second capacitor C2 and a third variable resistor VR3 are formed in parallel between the feedback line of the second operational amplifier OP2, that is, the output terminal and the inverting input terminal (-), A fourth resistor R4 is formed between the inverting input terminal (-) and a third resistor R3 is formed at the non-inverting input terminal (+) receiving the output of the inverting
한편, 제2 연산 증폭기(OP2)의 이득(gain)은 제4 저항(R4) 및 제3 가변저항(VR3)에 의해 결정되므로, 제3 가변저항(VR3)의 크기를 조절하여 보상정도를 결정한다.On the other hand, since the gain of the second operational amplifier OP2 is determined by the fourth resistor R4 and the third variable resistor VR3, the magnitude of the third variable resistor VR3 is adjusted to determine the degree of compensation do.
도 4b는 제2 보상회로를 도시한 도면으로써, 도시한 바와 같이 제2 공통전압 보상회로는 전원 분배부(310), 반전 증폭부(320), 보상부(330), 커플링 측정부(미도시)로 구성되며, 제1 보상회로(도 4a)와 회로구성이 동일하므로 제1 보상회로(도 4a)와의 차이점 위주로 설명한다.4B is a diagram illustrating a second compensation circuit. As shown in the figure, the second common voltage compensation circuit includes a
도면에서와 같이, 제2 보상회로(도 4b)는 반전 증폭부(320), 정확하게는 제1 연산 증폭기(OP1)의 반전 입력단(-)으로 제2 극성제어신호(CS2)를 입력받아 반전 증폭된 제2 비보상 기준신호(Vb2)를 출력하며, 제2 극성제어신호(CS2)는 1수직주기마다 극성 반전되고, 제1 극성제어신호(CS1)와는 극성이 반대인 신호이다.4B) receives the second polarity control signal CS2 at the inverting input terminal (-) of the first operational amplifier OP1 and precisely receives the second polarity control signal CS2, And the second polarity control signal CS2 is polarity inversed every one vertical period and has a polarity opposite to that of the first polarity control signal CS1.
따라서 반전 증폭된 제2 비보상 기준신호(Vb2)는 1수직주기마다 극성 반전되고, 제1 비보상 기준신호(Vb1)과는 극성이 반대(위상차가 180°)이다.Therefore, the second non-compensated reference signal Vb2 inverted and amplified is polarized inversion every one vertical period, and has a polarity opposite to that of the first non-compensated reference signal Vb1 (phase difference is 180).
제2 보상회로의 보상부(330), 정확하게는 제2 연산 증폭기(OP2)는 제2 비보상 기준신호(Vb2)를 기준전압으로 입력받고, 커플링 신호를 반전 입력단(-)으로 입력받아 제2 공통전압(Vcom2)을 보상하여 패널에 공급한다.The
한편, 상술한 바 있듯이 제1 및 제2 보상회로(도 4a, 도 4b)의 보상부(330)에 공급되는 커플링 신호는 각각 패널의 상단 또는 하단의 제1 및 제2 더미 공통배선(미도시)에서 측정하며, 이하 도면을 참조하여 커플링 측정부에 대해 상세히 설명한다.Meanwhile, as described above, the coupling signals supplied to the
도 5는 본 발명에 따른 커플링 신호 측정부를 설명하기 위한 도면이다.5 is a view for explaining a coupling signal measuring unit according to the present invention.
도시한 바와 같이, 공통전압 스윙 구동방식의 패널에는 제1 및 제2 공통배선(510, 520)이 교대로 구성되어 있으며, 본 발명에 따른 제1 및 제2 보상회로(도 4a, 도 4b)의 보상부(도 4의 330)로 피드백 되는 커플링 신호는 각각 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 측정하며, 제1 및 제2 더미 공통배선(512, 514)은 화소영역(P)의 상부 및 하부, 즉 비화소 영역에 형성되어 액정구동에 사용되지 않고, 각각 제1 및 제2 공통전압(Vcom1, Vcom2)이 인가되는 공통배선(510, 520)으로 정의된다.As shown in the figure, the common voltage swing drive type first and second
이 때, 패널 상단에 형성된 제1 및 제2 더미 공통배선(512, 514)이 데이터 배선과의 커플링 현상이 가장 심하게 나타나므로 패널 상단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 커플링 신호를 측정하는 방식이 가장 바람직하다.At this time, the first and second dummy
이와 같이, 패널 상단 또는 하단의 더미 공통배선(512, 514)에서 측정된 커플링 신호는 패널의 좌측에 형성된 게이트 PCB(550)에 전기적으로 연결하여 보상회로(도 4a, 도 4b)에 공급된다.Thus, the coupling signal measured at the dummy
한편, 공통전압은 일반적으로 패널의 네 모서리 부분으로 입력되어지는데, 공통전압의 안정된 공급을 위하여 네 모서리 부분 외에 패널의 중간영역에 제1 및 제2 공통전압이 인가되는 배선과 게이트 PCB를 전기적으로 연결시켜 주는 제1 및 제2 추가배선(516, 526)을 형성하여 보상되어진 공통전압(Vcom1, Vcom2)을 인가하거나, 제1 및 제2 추가배선(516, 526)을 이용하여 커플링 신호를 측정할 수도 있다.The common voltage is generally input to the four corners of the panel. In order to stably supply the common voltage, in addition to the four corners, the wiring and the gate PCB, to which the first and second common voltages are applied, The first and second
이와 같이 구성된 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 동작은 다음과 같다.The operation of the common voltage compensation circuit for common voltage swing according to the present invention is as follows.
본 발명에 따른 공통전압 보상회로는 제1 및 제2 보상회로(도 4a, 도 4b)로 구분되며, 제1 및 제2 공통전압 보상회로(도 4a, 도 4b)를 통해 얻은 제1 및 제2 공통전압(Vcom1, Vcom2)은 각각 제1 및 제2 공통배선(510, 520), 다시 말해서 홀수 번째 및 짝수 번째 공통배선(510, 520)으로 인가되어 수평 화소열 단위로 인가된 공통전압의 극성이 반대가 된다.The common voltage compensation circuit according to the present invention is divided into first and second compensation circuits (Figs. 4A and 4B). The first and second common voltage compensation circuits (Figs. 4A and 4B) The two common voltages Vcom1 and Vcom2 are applied to the first and second
이 때, 제1 및 제2 보상회로(도 4a, 도 4b)는 구성 및 동작이 동일하며, 극성제어신호의 극성이 반대이고, 피드백 되는 커플링 신호를 각각 제1 및 제2 더미 공통배선(512, 514)에서 측정한다는 차이만을 가지므로, 이하 설명의 편의를 위하여 제1 및 제2 공통전압 보상회로(도 4a, 도 4b)를 구분하지 않고 설명한다.In this case, the first and second compensation circuits (FIGS. 4A and 4B) have the same configuration and operation, the polarities of the polarity control signals are opposite to each other, and the feedback signal is supplied to the first and second dummy
공통전압 보상회로(도 4)는 전원 전압을 입력받아 전원 분배부(310)에서 분배하고, 이렇게 분배된 전원 전압은 반전 증폭부(320), 정확하게는 반전 증폭부(320)를 구성하는 제1 연산 증폭기(OP1)에 기준전압으로 비반전 입력단(+)에 입력된다.The common voltage compensation circuit (FIG. 4) receives the power supply voltage and distributes it to the power
반전 증폭부(320)는 전원 분배부(310)에서 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 극성제어신호를 반전 입력단(-)을 통해 입력받아 액정을 구동하기 위한 레벨의 전위로 반전 증폭된 비보상 기준신호를 출력하며, 이를 보상부(330), 정확하게는 보상부(330)를 구성하는 제2 연산 증폭기(OP2)에 기준전압으로 공급한다.The inverting
커플링 측정부(340)는 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 데이터 신호의 극성 반전에 따른 커플링 신호를 측정하고, 이렇게 측정된 커플링 신호를 보상부(330), 정확하게는 제2 연산 증폭기(OP2)의 반전 입력단(-)으로 피드백 한다.The
보상부(330)는 반전 증폭부(320)에서 액정을 구동하기 위한 레벨의 전위로 반전 증폭된 비보상 기준신호를 비반전 입력단(+)을 통해 기준전압으로 입력받고, 아날로그 버퍼(332)를 거친 출력 신호를 피드백 받으며, 커플링 측정부(340)에서 측정된 커플링 신호를 반전 입력단(-)을 통해 입력받아 커플링 신호에 대응하도록 반전 증폭하여 공통전압(Vcom)을 보상한다.The
이 때, 회로소자의 특성 등으로 인한 손실(전위의 감소)을 고려하여 반전 증폭되는 공통전압(Vcom)의 보상정도를 커플링 신호보다 크게 구성하는 것이 바람직하다.At this time, it is preferable to configure the degree of compensation of the common voltage Vcom, which is inversely amplified in consideration of the loss (reduction of the potential) due to the characteristics of the circuit elements, to be larger than the coupling signal.
한편, 상술한 공통전압 보상회로의 동작에서 제1 및 제2 보상회로(도 4a, 도 4b)에 인가되는 극성제어신호는 각각 제1 및 제2 극성제어신호(CS1, CS2)이며, 두 신호는 1수직주기마다 반전하고, 서로 극성이 반대(위상차가 180°)이다.On the other hand, in the above-described operation of the common voltage compensation circuit, the polarity control signals applied to the first and second compensation circuits (Figs. 4A and 4B) are the first and second polarity control signals CS1 and CS2, Are inverted every one vertical period, and their polarities are opposite to each other (phase difference is 180 DEG).
또한, 제1 및 제2 보상회로(도 4a, 도 4b)에 입력되는 커플링 신호는 각각 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 측정한다.The coupling signals input to the first and second compensation circuits (FIGS. 4A and 4B) are respectively connected to the first and second dummy
상술한 바와 같이, 본 발명에 따른 공통전압 보상회로, 좀 더 상세히는 제1 및 제2 보상회로(도 4a, 도 4b)는 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 커플링 신호를 측정하여 이를 각각 피드백 받고, 피드백 받은 커플링 신호에 대응되게 공통전압을 반전 증폭시킴으로써, As described above, the common voltage compensation circuit according to the present invention, more specifically, the first and second compensation circuits (FIGS. 4A and 4B) includes first and second dummy
데이터 배선과 공통배선 사이에 형성된 기생 캡에 의하여 데이터 신호의 극성 반전에 따른 동조 현상인 커플링으로 인한 공통전압의 왜곡을 보상한다.The parasitic cap formed between the data wiring and the common wiring compensates for the distortion of the common voltage due to coupling which is a tuning phenomenon caused by polarity inversion of the data signal.
이로 인해서, 종래 공통전압의 왜곡에 의해 발생되는 수평 크로스토크를 방지하여 화질을 개선한다.As a result, the horizontal crosstalk caused by the distortion of the conventional common voltage is prevented, and the image quality is improved.
본 발명은 상술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시 할 수 있다.The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.
이와 같이, 본 발명에 따른 공통전압 보상회로는 제1 및 제2 보상회로를 구비하며, 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선에서 커플링 신호를 측정하여 각각 제1 및 제2 보상회로에 피드백 하고, 커플링 신호에 대응되게 공통전압을 반전 증폭하여 보상함으로써, 공통전압의 왜곡에 의한 수평 크로스토크 를 방지하여 화질을 개선하는 효과가 있다.As described above, the common voltage compensation circuit according to the present invention includes the first and second compensation circuits, and measures coupling signals in the first and second dummy common wirings formed at the upper or lower end of the panel, 2 compensating circuit, and compensates the signal by inverting and amplifying the common voltage corresponding to the coupling signal, thereby preventing the horizontal crosstalk caused by the distortion of the common voltage and improving the image quality.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050044574A KR101140165B1 (en) | 2005-05-26 | 2005-05-26 | Compensating Circuit for Vcom and It's Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050044574A KR101140165B1 (en) | 2005-05-26 | 2005-05-26 | Compensating Circuit for Vcom and It's Method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060122255A KR20060122255A (en) | 2006-11-30 |
KR101140165B1 true KR101140165B1 (en) | 2012-04-24 |
Family
ID=37707615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050044574A KR101140165B1 (en) | 2005-05-26 | 2005-05-26 | Compensating Circuit for Vcom and It's Method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101140165B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9786237B2 (en) | 2013-12-31 | 2017-10-10 | Samsung Display Co., Ltd. | Liquid crystal display |
US11893954B2 (en) | 2020-09-18 | 2024-02-06 | Samsung Electronics Co., Ltd. | Display device and method for controlling same |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101365837B1 (en) * | 2006-12-29 | 2014-02-24 | 엘지디스플레이 주식회사 | Liquid crystal display device and method driving of the same |
KR101373484B1 (en) * | 2006-12-29 | 2014-03-25 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of driving the same |
JP5924660B2 (en) * | 2011-11-18 | 2016-05-25 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device with touch panel |
KR102103795B1 (en) * | 2013-08-23 | 2020-04-27 | 삼성디스플레이 주식회사 | Circuit compensating ripple, method of driving display panel using the circuit and display apparatus having the circuit |
KR102219480B1 (en) | 2014-08-06 | 2021-02-25 | 삼성디스플레이 주식회사 | Common voltage distortion detection circuit, liquid crystal display device and method of driving the same |
KR102295200B1 (en) * | 2015-01-16 | 2021-08-30 | 엘지디스플레이 주식회사 | Power supply device and display device with comprising thereof |
JP6637340B2 (en) * | 2015-03-20 | 2020-01-29 | 株式会社ジャパンディスプレイ | LCD display system |
TWI701655B (en) * | 2019-04-25 | 2020-08-11 | 瑞鼎科技股份有限公司 | Common voltage compensation apparatus and common voltage compensation method applied to display driving circuit |
CN114267309B (en) * | 2021-12-25 | 2023-03-10 | 重庆惠科金渝光电科技有限公司 | Public voltage detection circuit, display module and display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990039549A (en) * | 1997-11-13 | 1999-06-05 | 구자홍 | Cross Torque Compensation Circuit |
KR20020057037A (en) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | Device for generating common voltage |
KR20040057804A (en) * | 2002-12-26 | 2004-07-02 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method Of Driving Thereof |
-
2005
- 2005-05-26 KR KR1020050044574A patent/KR101140165B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990039549A (en) * | 1997-11-13 | 1999-06-05 | 구자홍 | Cross Torque Compensation Circuit |
KR20020057037A (en) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | Device for generating common voltage |
KR20040057804A (en) * | 2002-12-26 | 2004-07-02 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method Of Driving Thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9786237B2 (en) | 2013-12-31 | 2017-10-10 | Samsung Display Co., Ltd. | Liquid crystal display |
US11893954B2 (en) | 2020-09-18 | 2024-02-06 | Samsung Electronics Co., Ltd. | Display device and method for controlling same |
Also Published As
Publication number | Publication date |
---|---|
KR20060122255A (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101140165B1 (en) | Compensating Circuit for Vcom and It's Method | |
KR101157837B1 (en) | Method And Circuit For Compensating Vcom | |
US8228287B2 (en) | Liquid crystal display device for removing ripple voltage and method of driving the same | |
US9911391B2 (en) | Liquid crystal display having common voltage compensator | |
KR101167314B1 (en) | Liquid Crystal Display device | |
KR101209039B1 (en) | Driving apparatus for liquid crystal display and liquid crystal display including the same | |
US20080303770A1 (en) | Liquid Crystal Display Device | |
CN101154367A (en) | Display driving apparatus and display apparatus comprising the same | |
KR20030021668A (en) | Liquid crystal display device and a driving method thereof | |
US7995051B2 (en) | Driving circuit, driving method and liquid crystal display using same | |
KR20090023147A (en) | Display apparatus and display method | |
TWI423230B (en) | Liquid crystal display and driving method thereof | |
CN114038438B (en) | Drive circuit and display device | |
US20120200558A1 (en) | Lcd device | |
KR101321180B1 (en) | Liquid crystal display and driving method thereof | |
KR20070064733A (en) | Ips mode liquid crystal display | |
KR101365837B1 (en) | Liquid crystal display device and method driving of the same | |
KR20080015584A (en) | Display apparatus | |
US20090174625A1 (en) | Display device and driving method thereof | |
KR20120056650A (en) | Liquid crystal display device | |
KR100928485B1 (en) | Liquid crystal display | |
KR101013988B1 (en) | Gamma reference voltage compensation circuit and LCD device using it | |
KR20070068096A (en) | Liquid crystal display | |
JP2023170026A (en) | Liquid crystal display device and driving method of the same | |
KR101243787B1 (en) | Circuit for revising gamma voltage in liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 8 |