KR20040056554A - 능동 광소자와 수동 광소자의 집적 방법 및 그 소자 - Google Patents

능동 광소자와 수동 광소자의 집적 방법 및 그 소자 Download PDF

Info

Publication number
KR20040056554A
KR20040056554A KR1020020083055A KR20020083055A KR20040056554A KR 20040056554 A KR20040056554 A KR 20040056554A KR 1020020083055 A KR1020020083055 A KR 1020020083055A KR 20020083055 A KR20020083055 A KR 20020083055A KR 20040056554 A KR20040056554 A KR 20040056554A
Authority
KR
South Korea
Prior art keywords
waveguide
optical device
passive
waveguides
taper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020020083055A
Other languages
English (en)
Other versions
KR100471381B1 (ko
Inventor
송정호
백용순
박정우
심은덕
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0083055A priority Critical patent/KR100471381B1/ko
Publication of KR20040056554A publication Critical patent/KR20040056554A/ko
Application granted granted Critical
Publication of KR100471381B1 publication Critical patent/KR100471381B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 능동 광소자와 수동 광소자의 집적 방법 및 그 소자에 관한 것으로, 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 능동 광소자와 수동 광소자의 집적 방법에 있어서, 능동 소자의 베리드 리지(buried ridge) 도파로 중심부를 식각할 때 베리드 리지와 연결된 수동 도파로 끝에 스트립 로디드(strip loaded) 형태로 변화시킬 수 있는 테이퍼를 형성하는 단계, 테이퍼를 재성장으로 덮는 단계 및 베리드 리지 도파로의 끝에 있는 테이퍼와 정렬하여 테이퍼로 끝나는 스트립 로디드 형태의 도파로를 식각으로 형성하는 단계를 포함한다. 따라서, 능동 소자에 사용되는 베리드 리지(buried ridge) 도파로와 수동 소자에 사용되는 리지(ridge) 또는 스트립 로디드(strip loaded) 도파로의 제작 공정이 분리되어 집접화된 소자의 제작에서 개별 도파로의 최적화된 제작 공정을 사용할 수 있다.

Description

능동 광소자와 수동 광소자의 집적 방법 및 그 소자{Method of integrating active optical device and passive optical device and device thereof}
본 발명은 능동 광소자와 수동 광소자가 집적된 광소자의 제작에서 개별 능동 소자와 수동 소자의 제작 공정을 그대로 한 기판에서 사용할 수 있는 방법에 관한 것으로서, 더 상세하게는 능동 광소자에 주로 사용되는 베리드 리지(buried ridge) 형태의 도파로를 동일한 층 구조에서 스트립 로디드(strip loaded) 형태로 바꾸어 수동 소자에 사용되는 스트립 로디드(strip loaded), 리지(ridge) 형태의 도파로로 결합시키는 능동 광소자와 수동 광소자의 집적 방법 및 그 소자에 관한 것이다.
여러 가지의 기능을 가지는 광소자들을 하나의 기판에 동시에 집적화된 광소자로 제작하면 각각의 소자들을 광섬유와 연결하는 경우 보다 비용이 적게 들 수 있다. 도 1은 능동 소자와 수동 소자가 집적된 소자를 설명하기 위한 도면이다. 도 1을 참조하면, 도 1에 도시된 소자는 1998년에 "R. Mestric et al."에 의해 "Electronics Letters, vol.34, no.19"에 발표된 "Four-channel wavelength selector monolithically integrated on InP"의 페이지 1841-1843 에 개시된 AWG(array waveguide grating)와 반도체 광증폭기(semiconductor optical amplifier-SOA)를 집적한 파장 채널 선택기이다. 이 소자를 집적하지 않고 제작할 경우 두 개의 AWG와 네 개의 SOA를 광섬유와 반도체 광소자의 연결 공정을 8번 거쳐야만 제작할 수 있다. 이러한 광섬유를 반도체 광소자에 연결하는 공정은 시간과 비용이 많이 소요되므로 집적화 하면 장점이 있다. 그러나 집적화한 소자의 수율은 개별 소자를 제작하는 것 보다 낮아지게 된다. 이는 한 부분의 작동하지 않으면 전체가 동작하지 않기 때문이다. 그리고 개별 소자를 만드는 공정은 집적화하기 위해서 부분적이나 전체적인 변경이 필요하다. 이렇게 수정된 공정은 개별 소자의 공정보다 최적일 수 없기 때문에 수율을 떨어드리는 원인이 된다. 이러한 집적된 소자는 연구 개발에 있어서도 문제가 있다. 이미 집적된 소자에 들어가는 개별 소자가 완성되어 있는 경우를 제외하고, 집적된 소자에 들어가는 개별소자의 공정과 특성을 최적화한 후 집적된 소자의 공정과 특성을 다시 한번 최적화해야 한다.
일반적으로 능동 도파로와 수동 도파로가 집적된 광소자를 제작하기 위해서는 적어도 두 개 이상의 다른 수직 층 구조의 층들을 반도체 기판위에 증착해야 한다. 이 층 구조들은 도파로 중심층을 도파로 주변층으로 샌드위치 시킨 구조로서 기판과 수직 방향으로의 빛을 구속하면서 진행하게 한다. 이 층 구조에 식각 등의 방법으로 도파로의 폭을 정의하여 주면 기판에 수평인 방향으로 빛을 구속시켜 진행시킬 수 있는 도파로가 완성된다. 이러한 도파로는 도 2에 나타내었듯이 다양한 종류들이 있다. 도 2a는 스트립 로디드(Strip loaded), 도 2b는 리지(Ridge), 도 2c는 베리드 리지(Buried ridge), 그리고 도 2d는 플래너 베리드 이종구조(planar buried heterostructure)이다. 대부분의반도체 광소자들은 이러한 형태의 도파로 구조를 갖는다. 스트립 로디드(Strip loaded) 형태의 도파로는 비교적 넓은 폭이며, 낮은 도파로 손실과 두 도파로의 교차점에서 낮은 누화율(crosstalk)을 가진다. 리지(Ridge) 형태의 도파로는 큰 굴절율의 차이로 빔을 구속시켜 작은 반경으로 빛을 꺽어 진행시킬 수 있다. 베리드 리지(Buried ridge), 플래너 베리드 이종구조(planar buried heterostructure) 형태의 도파로는 전자와 정공의 퍼짐을 막을 수 있어 능동 소자에 많이 사용된다.
다른 두 형태의 도파로 들을 서로 연결시키는 방법 중 가장 많이 사용되는 방법은 버트 커플링(butt-coupling) 형태로 두 도파로의 끝을 서로 붙이는 방법이다. 이 때 두 모드의 크기를 서로 동일하게 제작함으로써 결합할 때 손실을 최소화한다. 따라서 두 도파로 모드의 크기를 자유롭게 결정하지 못 하는 단점이 있다. 도 3 에는 "P. J. Williams et al."이 "Electronics Letters, Vol. 26, No. 2"에 발표한 "High performance buried ridge DFB lasers monolithically integrated with butt coupled stripe loaded passive waveguides for OEIC" 에서 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로를 연결하는 방법을 나타내었다. 도 3a와 같이 능동 도파로 중심층과 주변층이 성장된 기판에 식각 마스크로 덮고, 이 식각 마스크를 좁은 폭을 가지는 줄로 만든다. 도 3b와 같이 식각 마스크로 덮여 있지 않는 부분을 식각하고, 도 3c에 도시한 바와 같이 수동 도파로 중심층과 주변층을 재성장한다. 이 때 두 도파로 층들의 중심은 최대한 일치하도록 한다. 도 3d와 같이 첫번째 식각 마스크를 도파로가 될 부분 위에 올려놓고, 식각으로 도파로 폭을 정의한다. 이 때 식각의 깊이는 스트립 로디드(strip loaded) 도파로에 필요한 정도로 한다. 이 첫 번째 식각 마스크를 제거하지 않고, 다른 물질로 된 두 번째 식각 마스크를 쌓고, 도 3e와 같은 모양으로 식각 마스크를 만든 후, 베리드 리지(buried ridge) 도파로를 위한 깊이 만큼 식각한다. 다른 물질로 두 번째 식각 마스크를 만드는 이유는 두 번째 식각 마스크를 식각 등으로 원하는 모양으로 만들 때, 그 전에 사용했던 첫 번째 식각 마스크가 손상되지 않게 하기 위함이다. 이 방법으로 만든 능동 도파로와 수동 도파로는 자동정렬(self-alignment)되게 된다. 이후 도 3f와 같이 스트립 로디드(strip loaded) 도파로 위에 마스크를 씌우고 베리드 리지(buried ridge) 도파로를 완성하기 위한 상부 도파로 주변층을 도 3g와 같이 재성장한다. 마스크를 제거하고 능동 도파로에 전극을 달면 집적화된 소자의 제작이 완료된다.
상술한 논문에 개시된 방법으로 만든 스트립 로디드(strip loaded) 형태의 도파로 손실이 큰 데 이것은 능동 도파로와 같은 폭으로 수동 도파로를 만들었기 때문이다. 일반적으로 스트립 로디드(strip loaded) 형태의 도파로는 베리드 리지(buried ridge) 형태의 도파로 보다 큰 폭을 가질 수 있다. 다른 논문에서는 스트립 로디드(strip loaded) 형태의 도파로 폭을 크게 하였는데 여기서는 두 도파로 폭이 달라 결합효율이 떨어지는 문제점이 있었다.
이러한 문제점은 "J._F. Vinchant et al."의 미국특허 제5,687,272호인 "Segmented optical waveguide suitable in particular for being included in a semiconductor device"에서 테이퍼(taper) 형태의 도파로를 도입하여 해결할 수 있다. 도 4에 이들의 구조를 대략적으로 나타내었다. 앞에 기술한 자동정렬 방법과 비슷한 방법으로 두 도파로를 연결하였다. 도 4에 나온 수동 도파로 끝 부분의 테이퍼(taper)는 폭이 다른 두 도파로를 연결 손실 없이 연결해주는 역할을 한다.
이 두 선행 기술들은 자동 정렬 방법에 의한 것이다. 자동 정렬 방법(self-alignment technique)에 의한 두 도파로의 연결 공정에서는 두 가지 다른 물질(금속, nitride 또는 oxide, 또는 photoresist)로 이루어진 식각 마스크를 사용해야하나 다른 물질로 이루어진 마스크를 사용한 식각에서는 다른 식각 공정을사용해야만 하는 단점이 있다.
"D. Leclerc et al."의 미국특허 제6,160,927호인 "Method of fabricating integrated optical circuits which minimizes optical coupling losses"에서는 자동정렬 방법을 사용하지 않고 두 도파로를 각각의 제작공정으로 제작할 때 도파로 간을 연결하는 방법(재정렬 방법)에 대해 서술하고 있다. 한 도파로를 완성하고 다른 도파로를 연결할 때, 기판에 수평 방향으로 약 1㎛ 내외의 정렬 오차가 생길 수 있다. 두 도파로의 모드 크기가 작으면 이 정렬 오차는 아주 큰 연결 손실을 발생시킨다. 두 도파로의 모드 크기가 커지면 정렬 오차에 의한 연결 손실은 적어지게 된다. 이 발명에서는 도 5에 나타냈듯이 두 도파로의 수평방향의 모드크기를 테이퍼(taper)를 이용하여 점진적으로 키워 두 도파로를 연결함으로써 연결 손실을 줄이는 방법을 사용하고 있다.
그러나, 이러한 방법들은 서로 다른 층 구조에서 다른 형태의 도파로들을 손실 없이 결합시키려는 것으로써 손실 없는 결합을 위한 두 도파로 구조의 설계에는 용이할지 모르나 공정이나 소자 개발에는 여러 가지 어려움이 있다. 이러한 구조들은 서로 다른 층 구조의 접합면에서 테이퍼(taper) 형태 등으로 도파로의 모드 크기의 변환을 꾀하고 있다. 서로 다른 두 층의 접합은 기판에 한 층 구조를 증착한 후 마스크를 사용하여 식각하고 재성장하여 이루어진다. 식각과 특히 재성장 과정에서 접합면 근처는 평평하지 않고 여러 가지 문제(growth ear, pinching, mask위의 성장)들이 발생할 수 있다. 그러므로 이 근처에서 평평도가 가장 중요한 포토리소그래피(photo lithography)로 테이퍼 등의 모드 크기 변환을 구현하는 것은 어렵다. 따라서 두 층의 경계면에서 벗어난 곳에서 다른 형태의 도파로로 변환시키는 것이 바람직하다. 또 이렇게 함으로써 서로 다른 두 층을 접합하는 공정과 도파로 변환 부분 공정이 분리되어 따로따로 최적화할 수 있다.
또한 기존의 방법들은 능동 도파로를 만드는 공정과 수동 도파로를 만드는 공정들이 서로 섞여 있다. 그러므로 전체를 완성해야만 집적된 소자의 문제점을 파악할 수 있고 개별 능동, 수동 소자의 최적화된 공정을 사용할 수 없다. 또한 마스크로 일 부분이 덮여 있는 상태에서 상대적으로 공정 조건을 제어하기 어려운 재성장 공정이 많다.
본 발명은 상술한 문제점을 해결하기 위하여 도출된 것으로서, 능동 광소자에 주로 사용되는 베리드 리지(buried ridge) 형태의 도파로를 동일한 층 구조에서 스트립 로디드(strip loaded) 형태로 바꾸어 수동 소자에 사용되는 스트립 로디드(strip loaded), 리지(ridge) 형태의 도파로로 결합시킴으로서, 개별 능동소자와 수동 소자의 제작 공정을 그대로 한 기판에서 사용하여 능동 광소자와 수동 광소자가 집적된 광소자의 제작을 용이하게 하고자 한다.
도 1은 종래기술에 의한 능동 소자와 수동 소자가 집적된 소자를 설명하기 위한 도면이다.
도 2는 종래기술에 의한 도파로 들의 단면도이다.
도 3은 종래기술에 의한 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로가 직접 연결된 소자의 제작 공정을 설명하기 위한 도면이다.
도 4는 종래기술에 의한 폭이 다른 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로를 테이퍼를 통해 연결한 모습을 나타내는 도면이다.
도 5는 종래기술에 의한 형태가 다른 두 도파로를 테이퍼를 이용한 재정렬 방법으로 연결한 소자의 개략도이다.
도 6은 본 발명의 바람직할 실시예에 의한 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로를 연결하는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 바람직할 실시예에 의한 베리드 리지(buried ridge) 도파로를 스트립 로디드(strip loaded) 도파로로 변환시키는 부분을 나타낸 도면이다.
도 8 및 도 9는 본 발명의 바람직할 실시예에 의한 AWG와 SOA가 집적된 소자를 제작하는 방법을 대략적으로 나타낸 것이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 상부 도파로 주변층 2: 도파로 중심층
3: 하부 도파로 주변층 4: 재성장된 상부 도파로 주변층
5: n-형 반도체 하부 도파로 주변층 6: 재성장된 p-형 반도체
7: 재성장된 n-형 반도체 8: 식각 마스크
9: 능동 도파로 상부 주변층 10: 능동 도파로 중심층
11: 능동 도파로 하부 주변층 12: 수동 도파로 상부 주변층
13: 수동 도파로 중심층 14: 수동 도파로 하부 주변층
15: 자동 정렬시 첫 번째 식각 마스크
16: 자동 정렬시 첫 번째 식각 마스크
17: 재성장용 마스크 18: 캡 층
19: 재성장된 상부 도파로 주변층 20:식각 중단층(etch-stop)
상기 과제를 이루기 위해, 본 발명에 의한 능동 광소자와 수동 광소자의 집적 방법은 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 능동 광소자와 수동 광소자의 집적 방법에 있어서, 능동 소자의 베리드 리지(buried ridge) 도파로 중심부를 식각할 때 베리드 리지와 연결된 수동 도파로끝에 스트립 로디드(strip loaded) 형태로 변화시킬 수 있는 테이퍼를 형성하는 단계, 테이퍼를 재성장으로 덮는 단계 및 베리드 리지 도파로의 끝에 있는 테이퍼와 정렬하여 테이퍼로 끝나는 스트립 로디드 형태의 도파로를 식각으로 형성하는 단계를 포함하는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 의한 광소자는 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 광소자에 있어서, 일측의 도파로가 타측의 동일한 형태인 도파로로 직접 연결되고, 일측의 도파로가 테이퍼를 이용한 재정렬 방법으로 동일한 층 구조에서 재성장이 필요로 하지 않는 타측의 도파로로 연결되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 6은 본 발명의 바람직할 실시예에 의한 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로를 연결하는 방법을 설명하기 위한 도면으로서, 각각 평면도, 우측면도, 좌측면도 및 단면도이다.
도 3a 및 b를 참조하여 설명한 식각과 재성장 방법으로 도 6a와 같이 서로 다른 두 층 구조를 접합시킨다. 이 때 수동 도파로의 상부 주변층(12)에는 식각 중단층(etch-stop layer)(20)을 증착해서 후에 수동 도파로를 만들 때 활용한다. 이어서, 도 6b를 참조하면, 베리드 리지(buried ridge) 도파로를 만들기 위해서 식각마스크를 만들고 도파로 중심층 밑까지 식각한다. 이 때 베리드 리지(buried ridge) 도파로 대신 도 2를 참조하여 설명한 플래너 베리드 이종구조(planar buried heterostructure) 형태의 도파로를 식각과 재성장을 거쳐 만들 수도 있다. 이 후 식각 마스크를 제거하고, 도 6c와 같이 리지(ridge) 도파로의 상부 주변층과 전극을 증착할 캡(cap) 층(18)을 성장한다. 캡(cap) 층(18)을 전류를 주입할 부분만 남기고 제거한다. 여기에 금속 전극을 붙이면 능동 소자의 제작이 완료된다. 앞의 능동 도파로 제작 공정은 기존의 개별 소자 제작 공정과 동일하다. 식각 마스크를 씌우고 밑에 묻힌 베리드 리지(buried ridge) 형태의 도파로와 정렬하여 도 6d와 같은 모양으로 만든다. 식각에 의해 스트립 로디드(strip loaded) 형태의 도파로를 만든다. 이 때 첫 번째 재성장에서 깔아둔 식각 중단층(20)을 활용함으로써 두 번째 재성장에 의해 악화된 평평도에 영향을 받지 않고 정확한 형태의 도파로를 만들 수 있다. 스트립 로디드(strip loaded) 형태의 도파로 대신 리지(ridge) 도파로를 사용할 때는 습식 식각으로 식각 중단층까지 식각하고 건식 식각으로 일정한 깊이로 식각함으로써 재성장된 후의 모양에 관계없이 도파로 전체가 일정한 높이를 가질 수 있다. 수동소자 부분에서 스트립 로디드(strip loaded) 도파로와 리지(ridge) 도파로를 동시에 사용할 때는 "J.H. den Besten et al." 의 "Low-loss, compact, and polarization independent PHASAR demultiplexer fabricated by using a double-etch process",(IEEE Photonics Technology Letters, vol. 14, no. 1, pp. 62-64, 2002)에 개시된 자동 정렬 방법을 사용할 수 있다.
도 7은 본 발명의 바람직할 실시예에 의한 베리드 리지(buried ridge) 도파로를 스트립 로디드(strip loaded) 도파로로 변환시키는 부분을 나타낸 도면이다. 베리드 리지(buried ridge) 도파로의 끝에 있는 테이퍼와 정렬하여 테이퍼로 끝나는 스트립 로디드(strip loaded) 형태의 도파로가 붙어 있다. 두 도파로 끝단의 테이퍼는 두 도파로를 정렬할 때 생기는 오차에 의한 연결 손실을 최소화하기 위한 것이다.
도 8 및 도 9는 본 발명의 바람직할 실시예에 의한 AWG와 SOA가 집적된 소자를 제작하는 방법을 대략적으로 나타낸 것이다. 도 8에는 4개의 베리드 리지(buried ridge) 도파로의 SOA가 베리드 리지(buried ridge) 형태의 수동 도파로와 직접 연결되어 있고 수동 도파로의 끝에는 스트립 로디드(strip loaded)나 리지(ridge) 도파로로 연결될 테이퍼가 있다. 이 단계에서 능동 도파로의 공정은 완성되어져 있다. 따라서 최적화된 개별 SOA 제작 공정을 그대로 사용하여 만들면 된다. 도 9에는 이 기판에 AWG을 제작하여 넣은 것이다. 베리드 리지(buried ridge) 도파로와 연결될 테이퍼 부분만을 제외하며 개별 AWG를 제작하는 공정과 동일하며 따라서 최적화된 AWG 제작 공정을 그대로 사용하면 된다. 두 소자의 집적화를 위해서는 능동 베리드 리지(buried ridge) 도파로와 수동 베리드 리지(buried ridge) 도파로의 직접 연결, 동일한 수동 도파로 층 구조에서 테이퍼를 이용한 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 또는 리지(ridge) 도파로 의 연결을 분리하여 최적화하면 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 능동 광소자와 수동 광소자의집적 방법은, 능동 소자에 사용되는 베리드 리지(buried ridge) 도파로와 수동 소자에 사용되는 리지(ridge) 또는 스트립 로디드(strip loaded) 도파로의 제작 공정이 분리되어 집접화된 소자의 제작에서 개별 도파로의 최적화된 제작 공정을 사용할 수 있다. 또한 두 다른 층 구조에서 베리드 리지(buried ridge) 도파로 들의 직접 연결, 동일한 층 구조에서 베리드 리지(buried ridge) 도파로와 스트립 로디드(strip loaded) 도파로의 연결이 분리되어 각 부분을 개별적으로 최적화 할 수 있다. 또한, 본 발명에 의하면 일 부분에 마스크가 덮여 있는 상태에서의 재성장 횟수를 줄여 소자의 제작 공정을 단순하게 하고 잘 조절할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (5)

  1. 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 능동 광소자와 수동 광소자의 집적 방법에 있어서,
    능동 소자의 베리드 리지(buried ridge) 도파로 중심부를 식각할 때 상기 베리드 리지와 연결된 수동 도파로 끝에 스트립 로디드(strip loaded) 형태로 변화시킬 수 있는 테이퍼를 형성하는 단계;
    상기 테이퍼를 재성장으로 덮는 단계; 및
    상기 베리드 리지 도파로의 끝에 있는 테이퍼와 정렬하여 테이퍼로 끝나는 스트립 로디드 형태의 도파로를 식각으로 형성하는 단계를 포함하는 것을 특징으로 하는 능동 광소자와 수동 광소자의 집적 방법.
  2. 제1 항에 있어서,
    상기 수동 도파로의 식각 깊이를 도파로 중심층에서 일정하게 하기 위해 상기 수동 도파로 층을 성장할 때 식각 중단층을 삽입하는 것을 특징으로 하는 능동 광소자와 수동 광소자의 집적 방법.
  3. 한 기판에 서로 다른 수직 층 구조를 가지면서 다른 형태의 도파로 들이 집적된 광소자에 있어서,
    일측의 도파로가 타측의 동일한 형태인 도파로로 직접 연결되고,
    상기 일측의 도파로가 테이퍼를 이용한 재정렬 방법으로 동일한 층 구조에서 재성장이 필요로 하지 않는 타측의 도파로로 연결되는 것을 특징으로 하는 광소자.
  4. 제3 항에 있어서, 상기 일측의 도파로는 베리드 리지(buried ridge) 또는 (planar buried heterostructure) 형태의 도파로인 것을 특징으로 하는 광소자.
  5. 제3 항에 있어서, 상기 타측의 도파로는 스트립 로디드(strip loaded) 또는 리지(ridge) 형태의 도파로인 것을 특징으로 하는 광소자.
KR10-2002-0083055A 2002-12-24 2002-12-24 능동 광소자와 수동 광소자의 집적 방법 및 그 소자 Expired - Fee Related KR100471381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083055A KR100471381B1 (ko) 2002-12-24 2002-12-24 능동 광소자와 수동 광소자의 집적 방법 및 그 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083055A KR100471381B1 (ko) 2002-12-24 2002-12-24 능동 광소자와 수동 광소자의 집적 방법 및 그 소자

Publications (2)

Publication Number Publication Date
KR20040056554A true KR20040056554A (ko) 2004-07-01
KR100471381B1 KR100471381B1 (ko) 2005-03-10

Family

ID=37349221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0083055A Expired - Fee Related KR100471381B1 (ko) 2002-12-24 2002-12-24 능동 광소자와 수동 광소자의 집적 방법 및 그 소자

Country Status (1)

Country Link
KR (1) KR100471381B1 (ko)

Also Published As

Publication number Publication date
KR100471381B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US8494315B2 (en) Photonic integrated circuit having a waveguide-grating coupler
US7546007B2 (en) Broadband optical via
EP1933184B1 (en) Optical semiconductor device
US5703895A (en) Opto-electronic semiconductor device including an integrated mode transformer
US20020141682A1 (en) Spot-size converter integratrd laser diode and method for fabricating the same
CN102317854A (zh) 单片光电子twe部件结构
KR100471383B1 (ko) 광모드 크기 변환기, 그 제조방법 및 광모드 크기 변환기집적 광검출소자
US6162655A (en) Method of fabricating an expanded beam optical waveguide device
JP2001174658A (ja) 選択領域成長法を用いた２重コアスポットサイズ変換器及びその製造方法
KR100737348B1 (ko) 전계흡수형 광 변조기 및 그 제조방법
CN111244756A (zh) 半导体激光器及其制作方法
CN210123485U (zh) 硅基光耦合结构、硅基单片集成光器件
US20070003183A1 (en) Optical device of waveguide type and its production method
CN112072470B (zh) 多波长激光器阵列及其制作方法
US6692980B2 (en) Method for fabricating monolithic integrated semiconductor photonic device
KR100471381B1 (ko) 능동 광소자와 수동 광소자의 집적 방법 및 그 소자
KR100427581B1 (ko) 반도체 광소자의 제조방법
US6895134B2 (en) Integrated optoelectronics devices
KR100429912B1 (ko) 광 모드 크기 변환기가 집적된 봉우리형 집적화 반도체광소자
CN114649745A (zh) 掩埋结构半导体激光器及其制备方法
JP3116912B2 (ja) 半導体光集積素子及びそれを用いた光通信用モジュール並びに光通信システムとその製造方法
JPH05257018A (ja) 光導波路及びその製造方法
EP4572039A1 (en) Semi-inulating high index spot size converter for optical coupling of iii-v on silicon heterointegrated circuits
KR100440257B1 (ko) 광집적 회로의 제작 방법
KR100308319B1 (ko) 광 도파로를 집적한 반도체 광 증폭기소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021224

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080131

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee