KR20040055024A - 반도체 소자의 다마신 패턴 형성 방법 - Google Patents
반도체 소자의 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20040055024A KR20040055024A KR1020020081588A KR20020081588A KR20040055024A KR 20040055024 A KR20040055024 A KR 20040055024A KR 1020020081588 A KR1020020081588 A KR 1020020081588A KR 20020081588 A KR20020081588 A KR 20020081588A KR 20040055024 A KR20040055024 A KR 20040055024A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- pattern
- forming
- water
- soluble polymer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 5
- 229920003169 water-soluble polymer Polymers 0.000 claims description 18
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 14
- -1 alkyl halo compound Chemical class 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- LCGLNKUTAGEVQW-UHFFFAOYSA-N Dimethyl ether Chemical compound COC LCGLNKUTAGEVQW-UHFFFAOYSA-N 0.000 claims description 3
- 125000000217 alkyl group Chemical group 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims 3
- 238000002161 passivation Methods 0.000 claims 2
- 230000002265 prevention Effects 0.000 claims 2
- 238000005498 polishing Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OZAIFHULBGXAKX-UHFFFAOYSA-N 2-(2-cyanopropan-2-yldiazenyl)-2-methylpropanenitrile Chemical compound N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 1
- OZAIFHULBGXAKX-VAWYXSNFSA-N AIBN Substances N#CC(C)(C)\N=N\C(C)(C)C#N OZAIFHULBGXAKX-VAWYXSNFSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 식각 내성보다는 노광에 따른 현상 특성이 우수한 레지스트(Resist)를 이용하여 노광 및 현상 장비의 해상력보다 더 미세한 포토레지스트 패턴을 목표 패턴과 반대 패턴으로 형성한 후 전체 상부에 층간 절연막을 형성하고 평탄화 공정 및 포토레지스트 패턴 제거 공정을 실시하여 다마신 패턴을 노광 및 현상 장비의 해상력보다 더 미세한 패턴으로 형성함으로써, 추가의 설비 투자 없이도 현재 사용중인 노광 및 현상 장비에서 보다 더 미세한 패턴을 형성할 수 있어 비용 상승을 방지하면서 소자의 집적도를 향상시킬 수 있는 반도체 소자의 다마신 패턴 형성 방법을 제공하는데 그 목적이 있다.
Description
본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 특히 노광 및 현상 장비의 해상력보다 더 미세하게 폭의 트렌치를 형성할 수 있는 패턴을 형성하면서 식각 내성이나 이온 주입 차단 특성이 우수한 포토레지스트 패턴을 형성할 수 있는 반도체 소자의 다마신 패턴 형성 방법에 관한 것이다.
반도체 소자의 집적도를 향상시키기 위해서는 반도체 소자의 사이즈나 배선 폭을 줄여야 하며, 그에 따라 마스크의 제작 비용도 증가하고 있다. 특히, 메모리 소자와 다르게 로직(Logic) 소자의 경우는 하나의 마스크 세트(Mask Set)로 제조하는 웨이퍼(Wafer)가 평균 500장 정도이고, 이러한 상황에서 마스크의 제작 가격이 반도체 소자를 제조하는데 미치는 영향은 상당히 크다고 할 수 있다.
최근 0.18um 이하의 디자인 룰에서 반도체 소자의 배선을 형성하는 경우, 금속 배선을 Al과 Cu로 각각 형성하고 그 장단점을 살펴본 후 본격적인 양산 단계에서 선택된 금속으로 금속 배선을 형성한다. 그런데, Cu를 사용하여 금속 배선을 형성하는 경우는 Al을 사용하는 경우와 다르게 다마신(Damascene) 공정으로 절연막에 트렌치를 형성한 후 트렌치를 구리로 매립하여 금속 배선을 형성한다. 이로 인해, Al으로 금속 배선을 형성하는 경우와 Cu로 금속 배선을 형성하는 경우에 서로 반전된 마스크(Mask)를 사용하여야 한다.
만일, Cu로 금속 배선을 형성하는 경우에는 층간 절연막에 트렌치를 형성해야 하는데, 소자의 집적도가 높아질수록 트렌치의 폭을 좁히는 데에도 한계가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 식각 내성보다는 노광에 따른 현상 특성이 우수한 레지스트(Resist)를 이용하여 노광 및 현상 장비의 해상력보다 더 미세한 포토레지스트 패턴을 목표 패턴과 반대 패턴으로 형성한 후 전체 상부에 층간 절연막을 형성하고 평탄화 공정 및 포토레지스트 패턴 제거 공정을 실시하여 다마신 패턴을 노광 및 현상 장비의 해상력보다 더 미세한 패턴으로 형성함으로써, 추가의 설비 투자 없이도 현재 사용중인 노광 및 현상 장비에서 보다 더 미세한 패턴을 형성할 수 있어 비용 상승을 방지하면서 소자의 집적도를 향상시킬 수 있는 반도체 소자의 다마신 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 포토레지스트 패턴
103 : 보호막 104 : 층간 절연막
104a : 트렌치 또는 비아홀
본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법은 반도체 기판 상부에 식각 내성보다 노광에 따른 현상 특성이 우수한 레지스트를 이용하여 노광 및 현상 장비의 해상력보다 미세한 패턴으로 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴의 표면에 보호막을 형성하는 단계와, 포토레지스트 패턴을 포함한 전체 상부에 층간 절연막을 형성하는 단계와, 포토레지스트 패턴의 상부 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시하는 단계 및 포토레지스트 패턴 및 보호막을 제거하여 노광 및 현상 장비의 해상력보다 미세한 다마신 패턴을 형성하는 단계를 포함한다.
상기에서, 보호막은, 교차 결합 가능 물질이 포함된 수용성 고분자 용액으로 포토레지스트 패턴의 표면을 포함한 전체 표면을 코팅하는 단계와, 교차결합 가능 물질이 수용성 고분자 용액으로부터 포토레지스트 패턴으로 확산되도록 열처리 공정을 실시하여 O-교차결합 가능 물질-O 구조로 이루어진 보호막을 형성하는 단계 및 탈이온수를 이용한 세정 공정으로 반응하지 않고 반도체 기판 상에 잔류하는 수용성 고분자막을 제거하는 단계를 통해 형성할 수 있다.
이때, 교차결합 가능 물질은 다기능 에테르나 다기능 알킬 할로 화합물일 수 있으며, 다기능 에테르는 메틸 에테르 또는 에틸 에테르이고, 다기능 알킬 할로 화합물은 알킬 크롤로 화합물, 알킬 브로모 화합물, 알킬 이오도 화합물일 수 있다.
또한, 보호막은 라디컬 제네레이터가 포함된 수용성 고분자 용액으로 포토레지스트 패턴의 표면을 포함한 전체 표면을 코팅하는 단계와, 라디컬 제네레이터에서 라디컬 생성이 이루어지면서 수용성 고분자 용액으로부터 포토레지스트 패턴으로 라디컬 확산(Radical Diffusion)이 발생되도록 열처리 공정을 실시하여 C-C 결합 구조로 이루어진 보호막을 형성하는 단계 및 탈이온수를 이용한 세정 공정으로 반응하지 않고 반도체 기판 상에 잔류하는 수용성 고분자막을 제거하는 단계를 통해 형성될 수도 있다. 이때, 라디컬 제네레이터는 써멀 라디컬 제네레이터이나 그 유도체일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위하여 금속 배선이 형성되거나 비아홀(또는 콘택홀)이 형성될 영역에 포토레지스트 패턴(102)을 형성한다. 즉, 포토레지스트 패턴(102)은 목표 패턴과 반대의 패턴으로 형성한다. 이때, 포토레지스트 패턴(102)은 식각 내성보다 노광에 따른 현상 특성이 우수한 레지스트(Resist)를 이용하며, 그 두께 역시 현상 한계 향상을 위해 매우 얇은 두께로 형성하여 노광 및 현상 장비의 해상력보다 더 미세한 패턴으로 형성한다.
도 1b를 참조하면, 후속 공정에서 형성될 층간 절연막에 의해 포토레지스트 패턴(102)이 붕괴(Degradation)되는 것을 방지하기 위하여 포토레지스트 패턴(102)의 전체 표면에 보호막(103)을 형성한다. 보호막(103)을 형성하는 방법의 실시예를 설명하면 다음과 같다.
먼저, 교차 결합 가능 물질(Crosslinkable Agent)이 포함된 수용성 고분자 용액으로 포토레지스트 패턴(102)의 표면을 포함한 전체 표면을 코팅한다. 교환 결합 가능 물질이 포함된 수용성 고분자 용액으로 표면을 코팅한 후, 교차결합 가능 물질이 수용성 고분자 용액으로부터 포토레지스트 패턴(102)으로 확산될 수 있도록 PEB(Post Exposure bake) 공정으로 열처리를 실시한다. 이때, 열처리는 오븐(Oven)이나 핫플레이트(Hot Plate) 가열 방식으로 실시할 수 있으며, 50 내지 250℃에서 실시하는 것이 바람직하다. 열처리를 실시하는 동안 교차결합 물질의 확산이 이루어지고, 포토레지스트 패턴(102) 내부로 확산(Diffusion)된 교차결합 가능 물질은포토레지스트 패턴(102)의 폴리머(Polymer)와 라디컬 교차 결합하여 O-교차결합 가능 물질-O 구조를 형성한다. 이러한 교차 결합을 통해, 포토레지스트 패턴(102)의 표면에는 O-교차결합 가능 물질-O 구조로 이루어진 보호막(103)이 형성되어, 후속 공정으로 층간 절연막을 형성하는 과정에서 포토레지스트 패턴(102)이 붕괴되는 것을 방지할 수 있다. 이 후 탈이온수(De-Ionized Water)를 이용한 세정 공정으로 반응하지 않고 기판(101) 상에 잔류하는 수용성 고분자막을 제거한다.
상기에서, 교차결합 가능 물질로는 다기능 에테르(Multi-Functional Ether)나 다기능 알킬 할로 화합물(Multi-Functional Alkyl Halo Compound)을 사용할 수 있다. 이때, 다기능 에테르로는 메틸 에테르(Methyl Ether) 또는 에틸 에테르(Ethyl Ether)를 사용할 수 있다. 다기능 알킬 할로 화합물로는 알킬 크롤로 화합물(Alkyl Chloro Compound), 알킬 브로모 화합물(Alkyl Bromo Compound), 알킬 이오도 화합물(Alkyl Iodo Compound)을 사용할 수 있다.
보호막(103)을 형성하는 방법의 다른 실시예를 설명하면 다음과 같다.
먼저, 라디컬 제네레이터(Radical Generator)가 포함된 수용성 고분자 용액으로 포토레지스트 패턴(102)의 표면을 포함한 전체 표면을 코팅한다. 이후, 라디컬 제네레이터에서 라디컬 생성(Radical generation)이 이루어지면서 수용성 고분자 용액으로부터 포토레지스트 패턴(102)으로 라디컬 확산(Radical Diffusion)이 발생되도록 PEB(Post Exposure bake) 공정으로 열처리를 실시한다. 이때, 열처리는 오븐(Oven)이나 핫플레이트(Hot Plate) 가열 방식으로 실시할 수 있으며, 50 내지 250℃에서 실시하는 것이 바람직하다. 열처리를 실시하는 동안 라디컬 생성 및 확산이 이루어지고, 포토레지스트 패턴(102) 내부로 확산(Diffusion)된 라디컬은 포토레지스트 패턴(102)의 고분자와 라디컬 교차 결합하여 C-C 결합(Bonding)을 형성한다. 이러한 교차 결합을 통해, 포토레지스트 패턴(102)의 표면에는 C-C 결합 구조로 이루어진 보호막(103)이 형성되어, 후속 공정으로 층간 절연막을 형성하는 과정에서 포토레지스트 패턴(102)이 붕괴되는 것을 방지할 수 있다. 상기에서, 라디컬 제네레이터로는 AIBN와 같은 써멀 라디컬 제네레이터나 그 유도체를 사용할 수 있다. 이 후 탈이온수(De-Ionized Water)를 이용한 세정 공정으로 반응하지 않고 기판(101) 상에 잔류하는 수용성 고분자막을 제거한다.
도 1c를 참조하면, 포토레지스트 패턴(102)을 포함한 전체 상부에 층간 절연막(104)을 도포한다. 이때, 층간 절연막(104)은 산화물, 질화물, 산화물 및 질화물의 혼합물, 저유전 절연물질(Low-k Material) 또는 저유전 절연물질의 유도체를 화학기상 증착법으로 증착하여 형성하거나, 저유전 절연물질을 스핀-온(Spin-on) 방식으로 코팅하여 형성할 수 있다.
도 1d를 참조하면, 화학적 기계적 연마 공정으로 포토레지스트 패턴(102) 상부의 층간 절연막(104) 및 보호막(103)을 제거하여 포토레지스트 패턴(102)의 상부 표면을 노출시킨다. 이로써, 층간 절연막(104)은 목표 패턴의 형태로 패터닝된다.
도 1e를 참조하면, 포토레지스트 패턴(도 1d의 102) 및 보호막(도 1d의 103)을 제거한다. 이때, 포토레지스트 패턴은 O2플라즈마 애슁(Plasma Ashing) 또는 습식 솔벤트 애슁 방법으로 제거할 수 있다. 이렇게, 노광 및 현상 장비의 해상력보다 미세한 패턴으로 형성된 포토레지스트 패턴(도 1d의 102)이 제거되면서 층간 절연막(104)에는 포토레지스트 패턴이 제거된 공간에 트렌치 또는 비아홀과 같은 다마신 패턴(104a)이 형성되므로, 다마신 패턴(104a)도 노광 및 현상 장비의 해상력보다 미세한 패턴으로 형성된다.
이후, 도면에는 도시되어 있지 않지만, 후속 공정에서 다마신 패턴(104a)을 전도성 물질로 매립하여 비아 플러그나 금속 배선을 형성한다.
상술한 바와 같이, 본 발명은 다마신 패턴을 노광 및 현상 장비의 해상력보다 더 미세한 패턴으로 형성함으로써, 추가의 설비 투자 없이도 현재 사용중인 노광 및 현상 장비에서 보다 더 미세한 패턴을 형성할 수 있어 비용 상승을 방지하면서 소자의 집적도를 향상시킬 수 있다.
또한, 층간 절연막의 식각 공정 단계를 생략하고, 미세한 포토레지스트 패턴을 형성하고 화학적 기계적 연마 공정 및 포토레지스트 패턴 제거 공정으로 다마신 패턴을 형성하므로 고해상도 패터닝(High Resolution Patterning)이 가능해진다.
한편, 추가적인 Cu 배선용 마스크 제작없이 기존 Al 배선용 마스크를 사용하여 구리 배선용 다마신 패턴을 형성하므로 비용이 증가되는 것을 방지할 수 있다.
Claims (7)
- 반도체 기판 상부에 식각 내성보다 노광에 따른 현상 특성이 우수한 레지스트를 이용하여 노광 및 현상 장비의 해상력보다 미세한 패턴으로 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴의 표면에 보호막을 형성하는 단계;상기 포토레지스트 패턴을 포함한 전체 상부에 층간 절연막을 형성하는 단계;상기 포토레지스트 패턴의 상부 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시하는 단계; 및상기 포토레지스트 패턴 및 상기 혼합 방지막을 제거하여 상기 노광 및 현상 장비의 해상력보다 미세한 다마신 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 1 항에 있어서, 상기 보호막을 형성하는 단계는,교차 결합 가능 물질이 포함된 수용성 고분자 용액으로 상기 포토레지스트 패턴의 표면을 포함한 전체 표면을 코팅하는 단계;상기 교차결합 가능 물질이 상기 수용성 고분자 용액으로부터 상기 포토레지스트 패턴으로 확산되도록 열처리 공정을 실시하여 O-교차결합 가능 물질-O 구조로이루어진 혼합 방지막을 형성하는 단계; 및탈이온수를 이용한 세정 공정으로 반응하지 않고 상기 반도체 기판 상에 잔류하는 수용성 고분자막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 2 항에 있어서,상기 교차결합 가능 물질은 다기능 에테르나 다기능 알킬 할로 화합물인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 3 항에 있어서,상기 다기능 에테르는 메틸 에테르 또는 에틸 에테르인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 3 항에 있어서,상기 다기능 알킬 할로 화합물은 알킬 크롤로 화합물, 알킬 브로모 화합물, 알킬 이오도 화합물인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 1 항에 있어서, 상기 보호막을 형성하는 단계는,라디컬 제네레이터가 포함된 수용성 고분자 용액으로 상기 포토레지스트 패턴의 표면을 포함한 전체 표면을 코팅하는 단계;상기 라디컬 제네레이터에서 라디컬 생성이 이루어지면서 상기 수용성 고분자 용액으로부터 상기 포토레지스트 패턴으로 라디컬 확산이 발생되도록 열처리 공정을 실시하여 C-C 결합 구조로 이루어진 혼합 방지막을 형성하는 단계; 및탈이온수를 이용한 세정 공정으로 반응하지 않고 상기 반도체 기판 상에 잔류하는 수용성 고분자막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
- 제 6 항에 있어서,상기 라디컬 제네레이터는 써멀 라디컬 제네레이터이나 그 유도체인 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020081588A KR20040055024A (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 다마신 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020081588A KR20040055024A (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 다마신 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040055024A true KR20040055024A (ko) | 2004-06-26 |
Family
ID=37347763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020081588A KR20040055024A (ko) | 2002-12-20 | 2002-12-20 | 반도체 소자의 다마신 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040055024A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100931195B1 (ko) * | 2007-07-12 | 2009-12-10 | 주식회사 실트론 | 웨이퍼의 표면처리방법 |
-
2002
- 2002-12-20 KR KR1020020081588A patent/KR20040055024A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100931195B1 (ko) * | 2007-07-12 | 2009-12-10 | 주식회사 실트론 | 웨이퍼의 표면처리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| US11289332B2 (en) | Directional processing to remove a layer or a material formed over a substrate | |
| US8119531B1 (en) | Mask and etch process for pattern assembly | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US11018052B2 (en) | Interconnect structure and method of forming the same | |
| CN100499038C (zh) | 接触孔的制造方法 | |
| KR100465057B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| TW594860B (en) | Method for manufacturing semiconductor device | |
| US6399508B1 (en) | Method for metal etch using a dielectric hard mask | |
| US6716741B2 (en) | Method of patterning dielectric layer with low dielectric constant | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| KR20030000137A (ko) | 반도체소자의 제조방법 | |
| KR20030054175A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20040005472A (ko) | 듀얼 다마신 패턴 형성방법 | |
| KR20040055024A (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
| US6800558B1 (en) | Photoresist scum for copper dual damascene process | |
| KR20010005154A (ko) | 레지스트 플로우 공정을 이용한 미세패턴 형성방법 | |
| KR100451699B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR20100077858A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20010081436A (ko) | 반도체 장치의 다마신 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |