KR20040053802A - Electronic parts, manufacturing method and manufacturing device thereof - Google Patents
Electronic parts, manufacturing method and manufacturing device thereof Download PDFInfo
- Publication number
- KR20040053802A KR20040053802A KR1020030090208A KR20030090208A KR20040053802A KR 20040053802 A KR20040053802 A KR 20040053802A KR 1020030090208 A KR1020030090208 A KR 1020030090208A KR 20030090208 A KR20030090208 A KR 20030090208A KR 20040053802 A KR20040053802 A KR 20040053802A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- plating layer
- alloy plating
- based alloy
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Abstract
Description
본 발명은 전자부품 및 그 제조방법 그리고 제조장치에 관한 것으로, 상세하게는 외부단자의 표면에 Sn (주석) 을 주성분으로 하는 접속용 도전층이 형성되는 전자부품 및 그 제조방법 및 제조장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component, a method for manufacturing the same, and a manufacturing apparatus thereof, and more particularly, to an electronic component, a method for manufacturing the same, and a manufacturing apparatus, in which a conductive layer for connecting Sn (tin) is formed on the surface of an external terminal. will be.
IC (반도체 집적회로), 트랜지스터, 콘덴서, 저항, 인덕터 등의 각종 전자부품을 사용함으로써, 넓은 분야에서 사용되는 전자장치가 조립되고 있다. 이러한 전자장치의 조립에는, 미리 도전층으로 이루어지는 회로패턴이 인쇄된 실장 (實裝) 기판이 사용되고, 이 실장기판 상에 소정의 전자부품이 실장된다. 구체적으로는, 외부단자로서의 역할을 담당하는 전자부품의 리드를 저융점의 납재를 통하여 회로패턴의 일부에 전기적으로 접속하고 있다. 이렇게 전자부품을 실장기판에 실장함에 있어서는, 전자부품과 실장기판의 접속 신뢰성을 만족시키기 위해서, 전자부품의 리드의 표면에는 Sn 을 주성분으로 하는 Sn 계 합금으로 이루어지는 저융점의 접속용 도전층이, 미리 전기 도금법 등의 표면 처리법에 의해 형성되어 있다.By using various electronic components such as ICs (semiconductor integrated circuits), transistors, capacitors, resistors, and inductors, electronic devices used in a wide range of fields are assembled. In assembling such an electronic device, a mounting board on which a circuit pattern made of a conductive layer is printed in advance is used, and predetermined electronic components are mounted on the mounting board. Specifically, the lead of the electronic component, which serves as an external terminal, is electrically connected to a part of the circuit pattern through a low melting point solder. In mounting the electronic component on the mounting board as described above, in order to satisfy the connection reliability between the electronic component and the mounting substrate, a low melting point connection conductive layer made of a Sn-based alloy containing Sn as a main component is formed on the surface of the lead of the electronic component. It is previously formed by surface treatment methods, such as an electroplating method.
여기에서, 전술한 바와 같은 접속용 도전층을 구성하는 저융점의 금속 박막의 재료로서는, 종래부터 Sn-Pb (납) 합금을 도금에 의해 형성하는 것이 널리 실시되고 있다. Sn 은 동 합금의 주성분을 구성하여 접착의 역할을 하는 한편, Pb 는 Sn 과 저융점 합금을 형성하여 합금의 융점을 낮춤과 동시에 접속 강도를 향상시키는 역할을 하고 있다. 이렇게, Sn-Pb 합금은 양 성분의 비율을 바꿈으로써 융점을 용이하게 조정할 수 있고, 습윤성이 우수할 뿐만 아니라 비용적으로도 유리하기 때문에, 전자부품을 실장할 때에 전술한 바와 같은 접속용 도전층으로서 선호되어 사용되고 있다.Here, as a material of the low melting metal thin film which comprises the connection conductive layer mentioned above, conventionally, forming Sn-Pb (lead) alloy by plating is widely performed. Sn forms the main component of the copper alloy to serve as an adhesive, while Pb forms a low melting point alloy with Sn to lower the melting point of the alloy and to improve connection strength. Thus, since the Sn-Pb alloy can easily adjust melting | fusing point by changing the ratio of both components, and it is excellent in wettability and is also advantageous in cost, the connection conductive layer as mentioned above when mounting an electronic component is mentioned. It is preferred and used as.
그러나, 전술한 Sn-Pb 합금의 Pb 성분은 인체에 대해서 유해하고, 사용을 마친 전자장치를 폐기하는 경우에는 공해의 원인이 되기 때문에, 환경 파괴의 면에서바람직하지 않다. 따라서, 최근에는 전자부품을 실장기판에 실장함에 있어서는, 접속용 도전층으로서는 성분에 Pb 를 함유하지 않은, 소위 Pb 가 없는 Sn 계 합금으로 이루어지는 저융점의 금속 박막을 도금에 의해 리드의 표면에 형성하는 것이 일반적인 흐름이 되고 있다. 일례로서, 이러한 Sn 계 합금으로서는, Pb 대신에 Bi (비스무트) 를 첨가시키도록 한 Sn-Bi 합금을 접속용 도전층으로서 리드의 표면에 도금한 전자부품이 널리 알려져있다. 여기에서, Bi 는 전술한 Sn-Pb 합금에서의 Pb 와 마찬가지로 Sn 과 저융점 합금을 형성하여 합금의 융점을 낮추는 역할을 하고 있다. 또한, Pb 가 없는 Sn 계 합금을 도금하는 경우에는, Sn 과 저융점 합금을 형성하는 금속으로서는 어떠한 것을 선택한 경우라도, 습윤성을 손상시키지 않는 Sn 계 합금 도금을 형성하는 금속을 사용하는 것이 필요해진다.However, the Pb component of the Sn-Pb alloy described above is harmful to the human body, and is a cause of pollution when disposing of the used electronic device, which is not preferable in terms of environmental destruction. Therefore, recently, in mounting an electronic component on a mounting board, a low melting metal thin film made of a so-called Pb-free Sn-based alloy, which does not contain Pb as a conductive layer for connection, is formed on the surface of the lead by plating. It is becoming a common flow. As one example, as such a Sn-based alloy, an electronic component in which a Sn-Bi alloy to which Bi (bis) is added instead of Pb is plated on the surface of a lead as a conductive layer for connection is widely known. Here, Bi plays a role of lowering the melting point of the alloy by forming a low melting point alloy with Sn similarly to Pb in the Sn-Pb alloy described above. In addition, in the case of plating a Sn-based alloy without Pb, it is necessary to use a metal that forms Sn-based alloy plating that does not impair wettability even when any metal is selected as the metal for forming Sn and the low melting point alloy.
그런데, 전술한 Pb 가 없는 Sn-Bi 합금과 같은 Sn 계 합금으로 이루어지는 접속용 도전층을 도금에 의해 전자부품의 리드의 표면에 형성하고, 특정 조건하에 장기간 노출시키면, 리드 표면의 도금층으로부터 위스커 (Whisker) 라 칭하는 미세한 금속 수염이 발생한다. 이 위스커는, 특히 순 Sn 도금에서 발생하기 쉽고, Sn 에 소량의 Pb 나 Bi 를 첨가함으로써 발생이 억제되지만, 발생을 완전하게 없애는 것은 곤란하다. 그리고, 특히 IC 와 같이 패키지의 주위에서 미소 간격으로 다수의 리드가 인출되고 있는 반도체 장치에 있어서는, 위스커에 의한 리드간의 단락이 우려된다. 따라서, 전자부품의 리드의 표면에 도금에 의해 Pb 가 없는 Sn 계 합금으로 이루어지는 접속용 도전층을 형성하는 경우는, 위스커의 발생을 억제하는 것이 과제로 되어 있다.By the way, a conductive layer for connection made of a Sn-based alloy such as Sn-Bi alloy without Pb described above is formed on the surface of the lead of the electronic component by plating, and if exposed for a long time under specific conditions, a whisker ( Fine metal whiskers called Whiskers occur. This whisker is particularly likely to occur in pure Sn plating, and generation is suppressed by adding a small amount of Pb or Bi to Sn, but it is difficult to completely eliminate the occurrence. In particular, in a semiconductor device in which a plurality of leads are drawn out at minute intervals around a package such as an IC, a short circuit between the leads due to a whisker is feared. Therefore, when forming the connection conductive layer which consists of Sn-type alloys without Pb by plating on the surface of the lead of an electronic component, it is a subject to suppress generation | occurrence | production of a whisker.
전술한 바와 같이, 위스커의 발생을 억제하도록 구성한 전자부품의 일종으로서 가변 저항기 및 그 제조방법이 개시되어 있다 (예컨대, 특허문헌 1 참조). 이 가변 저항기는, 위스커의 발생에 의해 한 쌍의 외단자끼리가 서로 도통하여 출력신호가 불안정하게 되는 것을 피하기 위해서, 도 7 에 도시하는 바와 같이, 가변 저항기를 구성하는 중단자 (中端子) (101) 와 함께 한 쌍의 외단자 (外端子) (102) 는 금속제의 판부 (103 : 피도금재) 의 표면에 Cu (구리) 로 이루어지는 제 1 도금층 (104) 및 Sn 으로 이루어지는 제 2 도금층 (105) 이 순차적으로 형성되고, 제 2 도금층 (105) 인 Sn 은 용융되어 도금 입자가 소멸된 상태로 되어 있다. 이러한 구성의 가변 저항기에 의하면, 제 2 도금층 (105) 에서의 도금 입자는 용융되어 소멸되고 있기 때문에, 장시간에 걸쳐 가변 저항기를 사용해도 도금 입자마다의 산화막의 형성에 의한 체적의 팽창이 발생되지 않게 되기 때문에, 외단자 (102) 의 표면에 형성된 Sn 으로 이루어지는 제 2 도금층 (105) 에서의 위스커의 발생을 억제하여 가변 저항기의 출력신호를 안정화시킬 수 있게 된다.As described above, a variable resistor and a method of manufacturing the same are disclosed as a kind of electronic component configured to suppress the occurrence of whiskers (see Patent Document 1, for example). In order to prevent the pair of outer terminals from being connected to each other due to the occurrence of a whisker, and the output signal becomes unstable, the variable resistor comprises an interrupter constituting the variable resistor as shown in FIG. 101 together with the pair of outer terminals 102 are formed on the surface of the metal plate portion 103 (plated material), the first plating layer 104 made of Cu (copper) and the second plating layer made of Sn ( 105) is formed sequentially, and Sn which is the 2nd plating layer 105 is melt | dissolved, and the plating particle has disappeared. According to the variable resistor of such a structure, since the plated particle in the 2nd plating layer 105 melt | dissolves and is extinguished, even if a variable resistor is used for a long time, volume expansion by the formation of the oxide film for every plated particle does not arise. Therefore, the occurrence of whiskers in the second plating layer 105 made of Sn formed on the surface of the outer terminal 102 can be suppressed to stabilize the output signal of the variable resistor.
또한, 특허문헌 1 에 개시되어 있는 가변 저항기의 제조방법에서는, Sn 을 용융시켜 도금 입자를 소멸시키기 위해서, 제 1 단계로서 중단자 (101) 및 외단자 (102) 를 일체로 형성한 후프를 준비한 후, 이 후프를 원적외선 히터를 설치한 제 1 가열로를 약 30 초간 통과시키고, 중단자 (101) 및 외단자 (102) 를 Sn 의 융점 232 ℃ 에 거의 상당한 약 220 ℃ 로 예비 가열한다. 다음에, 제 2 단계로서 후프를 버너를 설치한 제 2 가열로를 약 1 초간 통과시키고, 중단자 (101) 및 외단자 (102) 를 Sn 의 융점 이상인 약 900 ℃ 로 가열함으로써, 중단자 (101) 및 외단자 (102) 의 표면에 형성된 제 2 도금층 (105) 에서의 도금 입자를 용융시킨다. 다음에, 제 3 단계로서, 후프를 Na3PO4의 수용액으로 이루어지는 알칼리 용액을 충전한 조에 침지하고, 중단자 (101) 및 외단자 (103) 의 표면에 생긴 산화막을 제거한다.Moreover, in the manufacturing method of the variable resistor disclosed by patent document 1, in order to melt | dissolve Sn and extinguish plating particle, the hoop which integrally formed the interrupter 101 and the outer terminal 102 was prepared as the 1st step. Thereafter, the hoop is passed through a first heating furnace provided with a far-infrared heater for about 30 seconds, and the interrupter 101 and the outer terminal 102 are preheated to about 220 ° C., which is substantially equivalent to 232 ° C. of the melting point of Sn. Next, as a second step, the hoop is passed through a second heating furnace provided with a burner for about 1 second, and the interrupter 101 and the outer terminal 102 are heated to about 900 ° C. which is equal to or higher than the melting point of Sn. The plating particles in the second plating layer 105 formed on the surface of the 101 and the outer terminal 102 are melted. Next, as a third step, the hoop is immersed in a tank filled with an alkaline solution composed of an aqueous solution of Na 3 PO 4 , and the oxide film formed on the surface of the interrupter 101 and the outer terminal 103 is removed.
마찬가지로 하여, 전술한 바와 같은 위스커의 발생을 억제하도록 구성한 전자부품에 적용되는 Pb 가 없는 Sn 합금 도금재가 개시되어 있다 (예컨대, 특허문헌 2 참조). 동 Sn 합금 도금재는, 전자부품인 단자·커넥터에 사용되는 Cu 또는 Cu 합금을 피도금재로 하고, Cu 0.3 내지 15 질량%, 잔부가 Sn 으로 이루어지는 Sn-Cu 합금층이 전기 도금되어 리플로우 처리 (용융처리) 되고 있다. 여기에서, 리플로우 처리는 Sn-Cu 합금층이 도금된 상기 Cu 또는 Cu 합금 피도금재를 대기 중 혹은 환원 분위기 중에서 연속적으로 가열로 내에 넣음으로써 가열하여 Sn-Cu 합금 도금층을 용융시킨다. 이러한 구성의 Sn 합금 도금재에 의하면, 특허문헌 1 과 거의 동일하게, 피도금재에 도금된 Sn-Cu 합금층은 용융되기 때문에, 위스커의 발생을 억제할 수 있게 된다.Similarly, a Pb-free Sn alloy plating material applied to an electronic component configured to suppress the occurrence of whiskers as described above is disclosed (see Patent Document 2, for example). The copper Sn alloy plating material is a plated material made of Cu or a Cu alloy used for a terminal / connector which is an electronic component, and a Sn-Cu alloy layer composed of 0.3 to 15 mass% Cu and the balance of Sn is electroplated to reflow. (Melting treatment). Here, in the reflow treatment, the Cu- or Cu-alloy plated material on which the Sn-Cu alloy layer is plated is heated by continuously putting the Cu- or Cu-alloy plated material into a heating furnace in the air or in a reducing atmosphere to melt the Sn-Cu alloy plating layer. According to the Sn alloy plating material of such a structure, since the Sn-Cu alloy layer plated by the to-be-plated material melt | dissolves substantially similarly to patent document 1, generation | occurrence | production of a whisker can be suppressed.
[특허문헌 1][Patent Document 1]
일본공개특허공보 2002-246208 호 (제 2 내지 3 페이지, 도 1 내지 3)Japanese Laid-Open Patent Publication No. 2002-246208 (2 to 3 pages, Figs. 1 to 3)
[특허문헌 2][Patent Document 2]
일본공개특허공보 2002-69688호 (제 2 내지 3 항)Japanese Laid-Open Patent Publication No. 2002-69688 (paragraphs 2 to 3)
그런데, 특허문헌 1 혹은 특허문헌 2 에 개시되어 있는 종래의 전자부품의제조방법에서는, 피도금재에 도금한 Sn 도금층 혹은 Sn-Cu 합금 도금층을 고온의 기체 중에서 용융시킴으로써, 위스커의 발생을 억제하도록 하고 있지만, 각각의 도금층을 용융시킬 때의 가열 처리에 의해 전자부품의 내부까지 열적 영향을 줄 우려가 있다는 문제가 있다.By the way, in the conventional manufacturing method of the electronic component disclosed by patent document 1 or patent document 2, it is made to melt | dissolve the Sn plating layer or Sn-Cu alloy plating layer plated by the to-be-plated material in high temperature gas, and to suppress whisker generation | occurrence | production. However, there is a problem that there is a fear that the heat treatment at the time of melting each plating layer may affect the inside of the electronic component.
예컨대, 특허문헌 1 에 개시되어 있는 가변 저항기의 제조방법에서는, 전술한 바와 같이, 제 1 단계에서 중단자 (101) 및 외단자 (102) 를 일체로 형성한 후프를 원적외선 히터를 설치한 제 1 가열로를 약 30 초간 통과시키고 약 220 ℃ 로 예비 가열한 후, 제 2 단계에서 그 후프를 버너를 설치한 제 2 가열로를 약 1 초간 통과시키고 약 900 ℃ 로 가열함으로써, 중단자 (101) 및 외단자 (102) 의 표면에 형성한 제 2 도금층 (105) 에서의 도금 입자를 용융시키고 있다.For example, in the manufacturing method of the variable resistor disclosed by patent document 1, as mentioned above, the hoop which integrally formed the interrupter 101 and the external terminal 102 in the 1st step is the 1st in which the far-infrared heater was installed. After passing the furnace for about 30 seconds and preheating to about 220 ° C., in the second step, the hoop is passed through the second furnace with the burner for about 1 second and heated to about 900 ° C., thereby stopping the heater 101. And plating particles in the second plating layer 105 formed on the surface of the outer terminal 102.
일반적으로, 복수의 재료로 이루어지고, 복잡한 형상을 가지는 부품의 열처리를 실시하는 경우는, 특정 부위의 온도가 지나치게 상승하거나, 또는 부분적으로 소정의 온도에 도달하지 않는 등, 온도 분포 (불균일) 가 커지는 것에 주의해야 하기 때문에, 시간적 여유를 가지게 함으로써 부품 표면, 내부의 온도 분포를 균등하게 한다.In general, when heat-treating a component made of a plurality of materials and having a complicated shape, the temperature distribution (nonuniformity) is such that the temperature of a specific portion is excessively raised or does not reach a predetermined temperature partially. It is necessary to pay attention to the increase in size, so that the time distribution allows the temperature distribution on the part surface and inside to be even.
특허문헌 1 에서는, 적외선 히터를 설치한 제 1 가열로에서 용융 온도 근방까지 예비 가열을 실시함으로써, 제 2 가열로에 의한 본가열시에 발생하는 부품 온도 분포를 최소로 하고 있지만, 예비 가열 온도가 220 ℃ 로 고온인 것, 또한 가열 시간이 약 30 초로 긴 것 등의 이유로부터, 부품 표면의 도금층이 일정한 온도 분포로 됨과 동시에, 열전도에 의해 부품 내부도 온도가 상승하여 부품 내부에 대한열적 스트레스는 불가피해진다.In patent document 1, although preheating is performed to the vicinity of melting temperature in the 1st heating furnace which installed an infrared heater, the component temperature distribution which generate | occur | produces at the time of the main heating by a 2nd heating furnace is minimized, but preheating temperature is Due to the high temperature of 220 ° C. and the long heating time of about 30 seconds, the plating layer on the surface of the part has a constant temperature distribution, and the internal temperature of the part rises due to heat conduction. It becomes inevitable.
또한, 특허문헌 2 에 개시되어 있는 Sn 합금 도금재의 제조방법에서는, 전술한 바와 같이, Sn-Cu 합금층이 도금된 Cu 또는 Cu 합금 피도금재를, 대기 또는 환원 분위기 중에서 연속적으로 가열로 내에 넣음으로써 가열하여 Sn-Cu 합금 도금층을 용융시키고 있기 때문에, 가열 처리는 특허문헌 2 와 마찬가지로 피도금재를 기체 분위기 중에 노출시켜 실시하게 된다. 따라서, 특허문헌 1 에서 설명한 것과 동일한 이유로, 가열 처리에 의해 피도금재의 내부까지 열적 영향을 줄 우려가 있다.Moreover, in the manufacturing method of the Sn alloy plating material disclosed by patent document 2, as above-mentioned, Cu or Cu alloy plating material with which the Sn-Cu alloy layer was plated was continuously put in a heating furnace in air | atmosphere or a reducing atmosphere. Heating is performed to melt the Sn-Cu alloy plating layer, and thus the heat treatment is performed by exposing the plated material to a gas atmosphere in the same manner as in Patent Document 2. Therefore, for the same reason as described in Patent Literature 1, there is a concern that the heat treatment may affect the inside of the plated material by the heat treatment.
특허문헌 1 혹은 특허문헌 2 에 개시되어 있는 전술한 바와 같은 가열 처리를 전자부품으로서 널리 사용되고 있는 수지 밀봉형 반도체 장치의 제조방법에 적용한 경우에는, Sn 계 합금 도금층을 용융하기 위한 가열 처리에 의한 열이, 리드로부터 수지제 패키지에 의해 밀봉되어 있는 반도체장치의 내부까지 용이하게 미치게 되기 때문에, 예컨대 반도체 칩, 리드 프레임과 밀봉 수지 등의 내부 구조물 사이에서의 박리 현상이나, 패키지 내부 함유 성분의 기화에 따른 급격한 체적 팽창 등에 의한 큰 스트레스가 가해지게 되기 때문에, 반도체 장치의 신뢰성이 현저하게 손상된다.In the case where the above-described heat treatment disclosed in Patent Document 1 or Patent Document 2 is applied to a method for manufacturing a resin-sealed semiconductor device which is widely used as an electronic component, heat by heat treatment for melting a Sn-based alloy plating layer Since this easily extends from the lead to the inside of the semiconductor device sealed by the resin package, it is possible to remove the internal structure such as a semiconductor chip, the lead frame and the sealing resin, or to vaporize the internal component of the package. Since large stresses due to sudden volume expansion and the like are applied, the reliability of the semiconductor device is remarkably impaired.
본 발명은 전술한 사정을 감안하여 이루어진 것으로, 위스커의 발생을 억제하기 위해서 외부단자의 표면에 형성한 Pb 가 없는 Sn 계 합금 도금층으로 이루어지는 접속용 도전층을 용융시킬 때에, 가열 처리에 의해 전자부품의 내부까지 열적영향을 주지 않도록 한 전자부품 및 그 제조방법 및 제조장치를 제공하는 것을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and in order to suppress the occurrence of whiskers, an electronic component is formed by heat treatment when melting a conductive layer for connection made of a Sn-based alloy plating layer without Pb formed on the surface of an external terminal. An object of the present invention is to provide an electronic component, a method for manufacturing the same, and a device for manufacturing the same, which do not have a thermal effect on the inside of the device.
도 1 은 본 발명의 일 실시예인 전자부품의 제조방법을 공정순으로 도시하는 공정도.1 is a process chart showing a method of manufacturing an electronic component according to an embodiment of the present invention in the order of processes.
도 2 는 동 전자부품의 제조방법을 공정순으로 도시하는 공정도.2 is a process chart showing the manufacturing method of the electronic component in the order of process.
도 3 은 동 전자부품의 제조방법에 의해 제조된 전자부품을 도시하는 사시도.3 is a perspective view showing an electronic component manufactured by the method for manufacturing the electronic component.
도 4 는 도 3 의 A-A 선 단면도.4 is a cross-sectional view taken along the line A-A of FIG.
도 5 는 동 전자부품의 제조방법의 실시에 사용되는 제조장치의 구성을 도시하는 도면.FIG. 5 is a diagram showing a configuration of a manufacturing apparatus used for carrying out the manufacturing method of the electronic component. FIG.
도 6 은 본 발명이 적용되는 전자부품의 예를 도시하는 사시도.6 is a perspective view showing an example of an electronic component to which the present invention is applied.
도 7 은 종래의 전자부품의 일례로서의 가변 저항기의 일부의 구성을 도시하는 단면도.7 is a cross-sectional view showing a configuration of a part of a variable resistor as an example of a conventional electronic component.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 탭 2 : 리드 (외부단자)1: Tab 2: Lead (External Terminal)
3 : 리드 프레임 4 : 패드 전극3: lead frame 4: pad electrode
5 : 반도체칩 6 : 본딩 와이어5 semiconductor chip 6 bonding wire
7 : 패키지 8 : 접속용 도전층7: package 8: conductive layer for connection
8A : 용융된 접속용 도전층8A: molten connection conductive layer
9 : 전자부품 (수지 밀봉형 반도체장치)9: Electronic Component (Resin Sealed Semiconductor Device)
10 : 전자부품 제조장치 11 : 장치 본체10: electronic component manufacturing apparatus 11: apparatus body
12 : 로더부 13 : 언로더부12: loader portion 13: unloader portion
14 : 반송부 15 : 예비 가열부14 transfer part 15 preheating unit
16 : 가열부 16a : 가열조16: heating section 16a: heating bath
17 : 회수부 17a : 회수조17 recovery section 17a recovery tank
18, 18A, 18B : 세정부 18a, 18b : 세정조18, 18A, 18B: washing section 18a, 18b: washing tank
19 : 건조부 19a : 건조로19: drying unit 19a: drying furnace
20 : 반송 레일 21 : 아암20: conveying rail 21: arm
22 : 바스켓 23 : 삽입 실장형 트랜지스터22: basket 23: insert-mount transistor
24 : 표면 실장형 소신호용 트랜지스터24: surface mount small signal transistor
25 : 전해 콘덴서25: electrolytic capacitor
상기 과제를 해결하기 위해서, 본원 제 1 발명은, 외부단자의 표면에 Sn 을 주성분으로 하는 접속용 도전층을 형성하는 전자부품의 제조방법에 관한 것으로, 상기 외부단자의 표면에 Pb 가 없는 Sn 계 합금 도금층을 형성하는 도금 공정과, 상기 Sn 계 합금 도금층의 융점 이상으로 가열된 액체 상태의 불소계 불활성 화학액 내에 상기 Sn 계 합금 도금층을 침지함으로써, 상기 Sn 계 합금 도금층을 용융시키는 가열 공정을 포함하는 것을 특징으로 하고 있다. 이렇게, 기체보다 열용량이 큰 액체에 침지함으로써, 도금층의 용융에 요하는 시간이 단축될 수 있기 때문에, 전자부품의 내부에 열이 미치는 것을 방지하는 효과가 얻어진다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, 1st invention of this application relates to the manufacturing method of the electronic component which forms the connection conductive layer which has Sn as a main component on the surface of an external terminal, The Sn system which does not have Pb in the surface of the said external terminal. A plating step of forming an alloy plating layer, and a heating step of melting the Sn-based alloy plating layer by immersing the Sn-based alloy plating layer in a liquid fluorine-based inert chemical solution heated above the melting point of the Sn-based alloy plating layer. It is characterized by. Thus, since the time required for melting of the plating layer can be shortened by immersing in a liquid having a larger heat capacity than the gas, the effect of preventing heat from flowing inside the electronic component is obtained.
또한, 본원 제 2 발명은, 외부단자의 표면에 Sn 을 주성분으로 하는 접속용 도전층을 형성하는 전자부품의 제조방법에 관한 것으로, 상기 외부단자의 일부를 피복하도록 수지제 패키지를 형성하는 패키지 형성 공정과, 상기 패키지로 피복되지 않은 상기 외부단자의 표면에 Pb 가 없는 Sn 계 합금 도금층을 형성하는 도금 공정과, 상기 Sn 계 합금 도금층의 융점 이상으로 가열된 액체 상태의 불소계 불활성 화학액 내에 상기 Sn 계 합금 도금층을 침지함으로써, 상기 Sn 계 합금 도금층을 용융시키는 가열 공정을 포함하는 것을 특징으로 하고 있다. 이로써, 상기 본원 제 1 발명과 동일한 효과가 얻어진다.Moreover, the 2nd invention of this application relates to the manufacturing method of the electronic component which forms the connection conductive layer which has Sn as a main component on the surface of an external terminal, and forms the package which forms a resin package so that a part of said external terminal may be coat | covered. And a plating step of forming a Pb-free Sn-based alloy plating layer on a surface of the external terminal not covered with the package, and the Sn in a liquid fluorine-based inert chemical liquid heated above the melting point of the Sn-based alloy plating layer. It is characterized by including the heating process which melt | dissolves the said Sn type alloy plating layer by immersing a system alloy plating layer. Thereby, the same effect as the said 1st invention of this application is acquired.
또한, 본원 제 3 발명은, 본원 제 1 또는 제 2 발명에 관한 전자부품의 제조방법에 관한 것으로, 상기 가열 공정에 있어서, 상기 불소계 불활성 화학액을 그 비점을 넘지않는 범위에서 220 내지 280 ℃ 로 가열하는 것을 특징으로 하고 있다. 이 온도 범위는 Pb 가 없는 Sn 계 합금을 용융하기에 과부족없는 온도이기 때문에, 효율적으로 상기 도금층을 용융시킬 수 있고, 동시에 전자부품의 내부에 열이 미치는 것을 방지할 수 있는 효과가 얻어진다.Moreover, 3rd invention of this application relates to the manufacturing method of the electronic component which concerns on the 1st or 2nd invention of this application, In the said heating process, the said fluorine-type inert chemical liquid is 220-280 degreeC in the range which does not exceed the boiling point. It is characterized by heating. Since this temperature range is a temperature sufficient for melting Pb-free Sn-based alloys, it is possible to melt the plating layer efficiently, and at the same time, the effect of preventing heat from flowing inside the electronic component is obtained.
또한, 본원 제 4 발명은, 본원 제 3 발명에 관한 전자부품의 제조방법에 관한 것으로, 상기 가열 공정에 있어서, 상기 Sn 계 합금 도금층을 0.2 내지 5 초간 가열하는 것을 특징으로 하고 있다. 이 시간 범위에서, 본원 제 3 발명에서 규정하는 온도의 불소계 불활성 화학액에 상기 Sn 계 도금층을 침지하면, 상기 Sn 계 합금 도금층은 충분히 용융되고, 동시에 상기 전자부품의 내부에 열이 미치는 것을 방지할 수 있다는 효과가 얻어진다.Moreover, 4th invention of this application relates to the manufacturing method of the electronic component which concerns on 3rd invention of this application, It is characterized by heating the said Sn type alloy plating layer for 0.2 to 5 second in the said heating process. In this time range, when the Sn-based plating layer is immersed in a fluorine-based inert chemical liquid at a temperature specified in the third invention of the present application, the Sn-based alloy plating layer is sufficiently melted and at the same time prevents heat from being applied to the inside of the electronic component. The effect can be obtained.
또한, 본원 제 5 발명은, 본원 제 1 발명에 관한 전자부품의 제조방법에 의해 제조된 전자부품에 관한 것으로, 상기 Sn 계 합금 도금층은 위스커의 발생이 억제된 결정 구조를 가지는 것을 특징으로 하고 있다.In addition, the fifth invention of the present application relates to an electronic component manufactured by the method for manufacturing an electronic component according to the first invention of the present application, wherein the Sn-based alloy plating layer has a crystal structure in which whisker generation is suppressed. .
또한, 본원 제 6 발명은, 본원 제 2 발명에 관한 전자부품의 제조방법에 의해 제조된 전자부품에 관한 것으로, 상기 Sn 계 합금 도금층은 위스커의 발생이 억제된 결정 구조를 가지는 것을 특징으로 하고 있다.In addition, the sixth invention of the present application relates to an electronic component manufactured by the method for manufacturing an electronic component according to the second invention of the present application, wherein the Sn-based alloy plating layer has a crystal structure in which whisker generation is suppressed. .
또한, 본원 제 7 발명은, 본원 제 5 또는 본원 제 6 발명에 관한 전자부품에 관한 것으로, 상기 Sn 계 합금 도금층은, Sn 에 상기 Sn 과 저융점 합금을 형성하는 원하는 금속이 첨가되고, 원하는 막 두께를 가지는 것을 특징으로 하고 있다.Moreover, 7th invention of this application relates to the electronic component which concerns on 5th or 6th invention of this application, The said Sn type alloy plating layer adds the desired metal which forms said Sn and low melting-point alloy to Sn, and a desired film | membrane is added. It has a thickness.
또한, 본원 제 8 발명은, 본원 제 7 발명에 관한 전자부품에 관한 것으로, 상기 원하는 금속은 Bi 를 함유하는 것을 특징으로 하고 있다.Moreover, 8th invention of this application relates to the electronic component which concerns on 7th invention of this application, The said desired metal contains Bi, It is characterized by the above-mentioned.
또한, 본원 제 9 발명은, 외부단자의 표면에 Sn 을 주성분으로 하는 접속용 도전층을 형성하는 전자부품 제조장치에 관한 것으로, 상기 외부단자의 표면에 형성된 Pb 가 없는 Sn 계 합금 도금층을 용융하는 가열부를 구비하고, 이 가열부는 가열조 내에 상기 Sn 계 합금 도금층의 융점 이상으로 가열된 불소계 불활성 화학액이 채워져, 상기 Sn 계 합금 도금층을 상기 불소계 불활성 화학액 내에 상기 Sn 계 합금 도금층을 침지함으로써 용융시키도록 구성되어 있는 것을 특징으로 하고 있다. 본 발명의 전자부품 제조장치에 의해, 전자부품을 제조함으로써 본원 제 1 발명과 동일한 효과가 얻어진다.Further, the ninth invention of the present application relates to an electronic component manufacturing apparatus for forming a conductive layer for connection, which has Sn as a main component, on the surface of an external terminal, wherein the Pb-free Sn-based alloy plating layer formed on the surface of the external terminal is melted. A heating part is provided, and this heating part is filled with a fluorine-based inert chemical liquid heated to the melting point of the Sn-based alloy plating layer in a heating tank, and melted by immersing the Sn-based alloy plating layer in the fluorine-based inert chemical solution. It is characterized by being comprised so that. By the electronic component manufacturing apparatus of this invention, an effect similar to 1st invention of this application is acquired by manufacturing an electronic component.
발명의 실시형태Embodiment of the invention
이하, 도면을 참조하여 본 발명의 실시형태에 대해서 설명한다. 설명은 실시예를 사용하여 구체적으로 실시한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings. The description is concretely carried out using the examples.
도 1 및 도 2 는 본 발명의 일실시예인 전자부품의 제조방법을 공정순으로 도시하는 공정도, 도 3 은 동 전자부품의 제조방법에 의해 제조된 전자부품을 도시하는 사시도, 도 4 는 도 3 의 A-A 선 단면도, 도 5 는 동 전자부품의 제조방법의 실시에 사용되는 제조장치의 구성을 도시하는 도면이다. 이하, 도 1 및 도 2를 참조하여 동 전자부품의 제조방법을 공정순으로 설명한다. 한편, 이 예에서는 전자부품으로서 수지밀봉형 반도체 장치에 예를 들어 설명하고 있다.1 and 2 are process diagrams showing a method of manufacturing an electronic component according to an embodiment of the present invention in a process order, FIG. 3 is a perspective view showing an electronic component manufactured by the method for manufacturing the electronic component, and FIG. 4 is FIG. AA sectional drawing of FIG. 5: is a figure which shows the structure of the manufacturing apparatus used for implementation of the manufacturing method of this electronic component. Hereinafter, a method of manufacturing the electronic component will be described in the order of the process with reference to FIGS. 1 and 2. In this example, the resin sealing semiconductor device is described as an electronic component by way of example.
우선, 도 1a 에 도시하는 바와 같이, 예컨대 Fe-Ni (철 니켈) 합금으로 이루어지고, 중앙부에 탭 (1) 및 탭 (1) 의 주위부에 다수의 리드 (2) 가 일체로 형성된 리드 프레임 (3) 을 준비한다. 다음에, 미리 표면에 예컨대 Al (알루미늄) 로 이루어지는 다수의 패드 전극 (4) 이 형성된, 예컨대 Si (규소) 로 이루어지는 반도체칩 (5) 을 준비하고, 이 이면을 도전성 접착제를 통하여 탭 (1) 에 접속함으로써 칩 본딩을 실시한다.First, as shown in FIG. 1A, a lead frame made of, for example, a Fe-Ni (iron nickel) alloy, and in which a plurality of leads 2 are integrally formed at the center portion of the tab 1 and the tab 1. (3) Prepare. Next, a semiconductor chip 5 made of, for example, Si (silicon), having a plurality of pad electrodes 4 made of, for example, Al (aluminum) formed on the surface thereof, is prepared. Chip bonding is performed by connecting to.
다음에, 도 1b 에 도시하는 바와 같이, 리드 프레임 (3) 의 리드 (2) 의 단부와 이에 대응한 반도체 칩 (5) 의 패드 전극 (4) 사이에, 예컨대 Au (금) 으로 이루어지는 와이어 (6) 를 접속하여 와이어 본딩을 실시한다.Next, as shown in FIG. 1B, a wire made of, for example, Au (gold) between the end of the lead 2 of the lead frame 3 and the pad electrode 4 of the semiconductor chip 5 corresponding thereto ( 6) is connected and wire bonding is performed.
다음에, 도 1c 에 도시하는 바와 같이, 주지의 트랜스퍼 몰딩법에 의해 리드 프레임 (3) 의 리드 (2) 의 단부, 반도체 칩 (5) 및 본딩 와이어 (6) 를 밀봉하도록 예컨대, 에폭시 수지와 같은 수지를 주입하여 패키지 (7) 를 형성한다.Next, as shown in FIG. 1C, for example, epoxy resins are sealed to seal the ends of the leads 2, the semiconductor chips 5, and the bonding wires 6 of the lead frame 3 by a known transfer molding method. The same resin is inject | poured and the package 7 is formed.
다음에, 도 2d 에 도시하는 바와 같이, 패키지 (7) 로 피복되어 있지 않은 리드 (2) 의 표면에, 전기 도금법과 같은 표면 처리법에 의해 Sn-Bi 합금으로 이루어지는 접속용 도전층 (8) 을 형성한다. 여기에서, Bi 는 전술한 바와 같이, 종래 널리 사용되고 있던 Sn-Pb 합금에서의 Pb 와 마찬가지로 Sn 과 저융점 합금을 형성하여 합금의 융점을 낮추는 역할을 하고 있다. 접속용 도전층 (8) 은 예컨대, Sn 에 0.5 내지 6.0 wt (weight)% 의 Bi 가 첨가되고, 10 내지 20 ㎛ 의 도금막 두께를 가지고 있다. 다음에, 리드 프레임 (3) 을 개개의 패키지 (7) 마다 분리하도록 절단하여 전자부품 (9) 을 제조한다.Next, as shown in FIG. 2D, the connection conductive layer 8 made of Sn-Bi alloy is formed on the surface of the lead 2 not covered with the package 7 by a surface treatment method such as an electroplating method. Form. As described above, Bi plays a role of lowering the melting point of the alloy by forming a low melting point alloy with Sn similarly to Pb in the Sn-Pb alloy which is widely used. In the conductive layer 8 for connection, for example, 0.5 to 6.0 wt (weight)% of Bi is added to Sn, and the plating layer has a thickness of 10 to 20 µm. Next, the lead frame 3 is cut so as to be separated for each package 7 to manufacture the electronic component 9.
다음에, 도 2e 에 도시하는 바와 같이, 위스커의 발생을 억제하기 위해서,전자부품 (9) 의 리드 (2) 의 표면에 형성된 접속용 도전층 (8) 을 구성하고 있는 Sn-Bi 합금 도금층을 가열 처리하여 용융시킨다. 이 결과, 상기 접속용 도전층 (8) 은 용융된 접속용 도전층 (8A) 으로 바뀌고, 이 접속용 도전층 (8A) 은 위스커의 발생이 억제된 결정 조직 (결정 구조) 을 가지게 된다. 전술한 가열 처리는, 도 5 에 도시한 바와 같은 전자부품 제조장치 (10) 를 사용하여 실시한다.Next, as shown in FIG. 2E, in order to suppress the occurrence of whiskers, a Sn-Bi alloy plating layer constituting the connection conductive layer 8 formed on the surface of the lead 2 of the electronic component 9 is provided. Heat treatment to melt. As a result, the said connection conductive layer 8 turns into 8 A of molten connection conductive layers, and this connection conductive layer 8A has the crystal structure (crystal structure) by which whisker generation | occurrence | production was suppressed. The above heat treatment is performed using the electronic component manufacturing apparatus 10 as shown in FIG.
전자부품 제조장치 (10) 는 도 5 에 도시하는 바와 같이, 장치 본체 (11) 의 로더부 (12) 로부터 언로더부 (13) 를 향하는 수평 방향 (X) 을 따라, 상기 리드 (2) 의 표면에 Sn-Bi 합금으로 이루어지는 접속용 도전층 (8) 이 형성된 피처리체인 전자부품 (9) 을 반송하는 반송부 (14) 와, 리드 (2) 를 예비 가열하는 예비 가열부 (15) 와, 리드 (2) 를 Sn-Bi 합금의 융점 이상으로 가열한 불소계 불활성 화학액 내에 침지하여 가열하는 가열부 (16) 와, 리드 (2) 로부터 부착된 불활성 화학액을 회수하는 회수부 (17) 와, 리드 (2) 를 세정하는 세정부 (18) 와, 리드 (2) 를 건조시키는 건조부 (19) 로 구성되어 있다. 여기서, 세정부 (18) 는 제 1 세정부 (18A) 와, 제 2 세정부 (18B) 의 두 개의 세정부를 구비하고 있다. 본원 발명의 목적을 달성하기 위해서는, Sn-Bi 합금으로 이루어지는 접속용 도전층 (8) 을 용융하기 위해서, 리드 (2) 를 예비 가열하고, 리드 (2) 를 불소계 불활성 화학액 내에 침지하여 가열하며, 리드 (2) 에 부착한 불소계 불활성 화학액을 회수하여 리드 (2) 를 건조시키면 된다. 그러나, 실제의 제조 공정에서의 용이성을 고려하면, 전자부품 (9) 을 예비 가열하고, 전자부품 (9) 을 불소계 불활성 화학액 내에 침지하여 가열하며, 전자부품 (9) 에 부착된 불소계 불활성 화학액을 회수하여 전자부품 (9) 을 건조시킬 수도 있다. 이하에서는, 전자부품 (9) 에 대해서 이들 처리를 실시함으로서 본원 발명의 실시형태를 설명한다.As shown in FIG. 5, the electronic component manufacturing apparatus 10 is arranged along the horizontal direction X from the loader portion 12 of the apparatus main body 11 toward the unloader portion 13. The conveyance part 14 which conveys the electronic component 9 which is a to-be-processed object in which the connection conductive layer 8 which consists of Sn-Bi alloy was formed on the surface, the preheating part 15 which preheats the lid 2, and A heating part 16 for immersing and heating the lid 2 in a fluorine-based inert chemical liquid heated above the melting point of the Sn-Bi alloy, and a recovery portion 17 for recovering the inert chemical liquid attached from the lid 2. And a washing unit 18 for washing the lid 2, and a drying unit 19 for drying the lid 2. Here, the washing | cleaning part 18 is equipped with two washing | cleaning parts, the 1st washing part 18A and the 2nd washing part 18B. In order to achieve the object of the present invention, in order to melt the connection conductive layer 8 made of Sn-Bi alloy, the lead 2 is preheated, and the lead 2 is immersed in a fluorine-based inert chemical solution and heated. What is necessary is just to collect | recover the fluorine-type inert chemical liquid adhering to the lead 2, and to dry the lead 2. However, in consideration of the ease in the actual manufacturing process, the electronic component 9 is preheated, the electronic component 9 is immersed in a fluorine-based inert chemical solution and heated, and the fluorine-based inert chemical adhered to the electronic component 9. The liquid may be recovered to dry the electronic component 9. Hereinafter, embodiment of this invention is described by performing these processes with respect to the electronic component 9. As shown in FIG.
반송부 (14) 는 수평방향 (X) 을 따라 간헐적으로 이동하는 반송 레일 (20) 과, 반송 레일 (20) 에 의해 지지되어 수직방향 (Y) 을 따라 신축 자유로운 아암 (21) 과, 아암 (21) 에 부착되어 피처리체인 다수의 전자부품 (9) 을 수납하는 바스켓 (22) 을 구비하고 있다. 바스켓 (22) 은 스테인리스와 같은 내식성이 우수한 재료가 사용되어 바스켓 자신의 열용량을 최소로 하고, 동시에 세정성을 좋게 하기 위해서 가능한한 직경이 작은 스테인레스편을 조합하여 간단한 형상으로 구성한다. 또한, 바스켓 (22) 은 수납한 전자부품 (9) 이 용액내에서 움직이는 것을 방지하기 위한 스토퍼 (도시 생략) 가 형성되어 있다. 또한, 바스켓 (22) 은 전자부품 (9) 의 수납 능력을 향상시키기 위해서 다단으로 구성되어 있는 것이 바람직하다.The conveyance part 14 is supported by the conveyance rail 20 which conveys intermittently along the horizontal direction X, the arm 21 and the arm 21 which are freely stretchable along the vertical direction Y, and the arm ( 21 is provided with a basket 22 attached to 21 to accommodate a plurality of electronic components 9 which are objects to be processed. The basket 22 is made of a simple shape by using a stainless steel piece as small as possible in order to minimize the heat capacity of the basket itself by using a material having excellent corrosion resistance, such as stainless steel, and at the same time to improve cleanability. In addition, the basket 22 is provided with a stopper (not shown) for preventing the housed electronic component 9 from moving in the solution. In addition, the basket 22 is preferably configured in multiple stages in order to improve the storage capability of the electronic component 9.
예비 가열부 (15) 는 전자부품 (9) 을 가열처리함에 있어서, 가열부 (16) 에 차가운 부품이 급격하게 대량으로 침지됨에 따른 불소계 불활성 화학액의 온도 저하에 의한 연속 생산성의 저하를 방지함과 동시에, 전자부품 (9) 의 급격한 온도 상승에 의한 스트레스를 경감시키기 위해서 형성되고, 가열부 (16) 에서의 가열 온도 (후술하는 바와 같이 220 내지 280 ℃) 보다도 낮은, 100 내지 180 ℃ 로 가열 온도를 설정하여, 대기 중 혹은 N2(질소) 와 같은 불활성 분위기 중에서 전자부품 (9) 을 예비가열한다.The preheating unit 15 prevents the decrease in the continuous productivity due to the temperature drop of the fluorine-based inert chemical liquid as the cold component is rapidly immersed in the heating unit 16 in a large amount during the heat treatment of the electronic component 9. At the same time, it is formed to reduce the stress caused by the rapid temperature rise of the electronic component 9 and is heated to 100 to 180 ° C, which is lower than the heating temperature (220 to 280 ° C as described later) in the heating part 16. The temperature is set to preheat the electronic component 9 in the air or in an inert atmosphere such as N 2 (nitrogen).
가열부 (16) 는 전자부품 (9) 의 리드 (2) 의 표면에 형성되어 접속용 도전층 (8) 을 구성하고 있는 Sn-Bi 합금 도금층을 용융시키기 위해서 형성되고, 갈덴 (이탈리아 AUSMONT 사의 상품명) 과 같은 불소계 불활성 화학액 (비점 230 ℃ 이상) 을 사용하여 가열조 (16a) 에 채우고, 이 불소계 불활성 화학액 내에 전자부품 (9) 을 침지한 상태에서, 불소계 불활성 화학액을 상기 Sn-Bi 합금 도금층의 융점 이상인 220 내지 280 ℃ 로 가열한다. 이 때, 불소계 불활성 화학액의 온도는 높을수록 단시간의 처리가 가능해지지만, 불소계 불활성 화학액의 비점을 넘지않는 범위로 설정한다.The heating part 16 is formed in order to melt the Sn-Bi alloy plating layer which is formed in the surface of the lead 2 of the electronic component 9, and comprises the electrically-conductive layer 8 for connection, and is galden (trade name of AUSMONT, Italy) The fluorine-based inert chemical liquid is filled in the heating tank 16a using a fluorine-based inert chemical liquid (boiling point of 230 ° C. or higher), and the electronic component 9 is immersed in the fluorine-based inert chemical liquid. It heats to 220-280 degreeC which is more than melting | fusing point of an alloy plating layer. At this time, the higher the temperature of the fluorine-based inert chemical liquid becomes, the shorter the treatment is possible, but the range is set not to exceed the boiling point of the fluorine-based inert chemical liquid.
회수부 (17) 는 전자부품 (9) 에 부착된 상기 불소계 불활성 화학액을 회수하기 위해 형성되고, 이 불소계 불활성 화학액을 용해하는 유기용제를 사용하여 회수조 (17a) 에 채우며, 이 유기용제 내에 가열처리가 끝난 전자부품 (9) 을 침지한다. 유기용제는, 상온 혹은 상기 가열 온도 이하로 설정하여 불소계 불활성 화학액을 회수한다.The recovery section 17 is formed to recover the fluorine-based inert chemical liquid attached to the electronic component 9, and is filled in the recovery tank 17a using an organic solvent in which the fluorine-based inert chemical liquid is dissolved. The electronic component 9 after heat processing is immersed in it. An organic solvent is set to normal temperature or below the said heating temperature, and a fluorine-type inert chemical liquid is collect | recovered.
제 1 세정부 (18A) 및 제 2 세정부 (18B) 는 가열처리가 끝난 전자부품 (9) 을 세정하기 위해 형성되고, 가온된 계면 활성제나 순수와 같은 세정액을 사용하여 각 세정조 (18a, 18b) 에 채우며, 이 세정액에 가열처리가 끝난 전자부품 (9) 을 침지하고, 전자부품 (9) 을 세정하여 그 표면에 부착되어 있는 각종 부착물을 제거한다.The first cleaning part 18A and the second cleaning part 18B are formed to clean the heat treated electronic component 9, and each cleaning tank 18a, using a cleaning solution such as a warmed surfactant or pure water, is used. 18b), the heat treated electronic component 9 is immersed in the cleaning liquid, and the electronic component 9 is washed to remove various deposits adhering to the surface thereof.
건조부 (19) 는 세정처리가 끝난 전자부품 (9) 을 건조하기 위해서 형성되고, 건조로 (19a) 내에 대략 150 ℃ 로 가열한 N2가스 혹은 드라이 에어를 공급하며, 이 건조 분위기 중에 세정 처리를 마친 전자부품 (9) 을 노출시켜 그 표면에 부착되어 있는 세정액을 증발시킴으로써 건조시킨다.The drying unit 19 is formed to dry the cleaned electronic component 9, and supplies N 2 gas or dry air heated to approximately 150 ° C. in the drying furnace 19a, and the cleaning process is performed in this drying atmosphere. The finished electronic component 9 is exposed and dried by evaporation of the cleaning liquid attached to the surface thereof.
다음에, 도 5 의 전자부품 제조장치 (10) 를 사용하여, 전자부품 (9) 의 리드 (2) 의 표면에 형성된 접속용 도전층 (8) 을 구성하고 있는 Sn-Bi 합금 도금층을 가열 처리하여 용융시키는 방법을 설명한다.Next, using the electronic component manufacturing apparatus 10 of FIG. 5, the Sn-Bi alloy plating layer which comprises the connection conductive layer 8 formed in the surface of the lead 2 of the electronic component 9 is heat-processed. To melt.
우선, 도 2d 의 공정에서 제조된 전자부품 (9) 을 다수 수납한 바스켓 (22) 을 도 5 의 전자부품 제조장치 (10) 의 반송부 (14) 의 아암 (21) 에 부착하여 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써, 로더부 (12) 로부터 장치 본체 (11) 내의 예비 가열부 (15) 로 반송한다. 바스켓 (22) 의 부착시에는 아암 (21) 은 수직방향 (Y) 을 따라 수축한 상태로 해둔다. 그리고, 이 예비 가열부 (15) 에 있어서, 대기중 혹은 N2와 같은 불활성 분위기 중에서 전자부품 (9) 을 100 내지 180 ℃ 에서 예비가열한다.First, a basket 22 containing a large number of electronic components 9 manufactured in the process of FIG. 2D is attached to the arm 21 of the transfer section 14 of the electronic component manufacturing apparatus 10 of FIG. By moving 20 along the horizontal direction X, it conveys from the loader part 12 to the preheating part 15 in the apparatus main body 11. At the time of attachment of the basket 22, the arm 21 is left in a contracted state along the vertical direction Y. As shown in FIG. Then, in the preliminary heating section 15, and pre-heated at 100 to 180 ℃ an electronic component (9) in an inert atmosphere, such as atmospheric or N 2.
다음에, 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써, 아암 (21) 을 가열부 (16) 에 반송한 후, 아암 (21) 을 수직방향 (Y) 을 따라 신장시키고, 바스켓 (22) 을 가열조 (16a) 내의 220 내지 280 ℃ 로 가열되어 있는 불소계 불활성 화학액 내에 0.2 내지 5 초간 침지시켜 전자부품 (9) 을 침지하여 가열한다. 침지 시간은 도금층이 용융되는데에 필요한 최단 시간으로 설정하고, 용융 종료 후에 바로 불소계 불활성 화학액 내에서 끌어올린다. 한편, 불소계 불활성 화학액은 바스켓 (22) 을 침지하기 전에 미리 상기 온도로 가열해 두는 것으로 한다.Next, after conveying the arm 21 to the heating part 16 by moving the conveyance rail 20 along the horizontal direction X, the arm 21 is extended along the vertical direction Y, and a basket is carried out. (22) is immersed in the fluorine-based inert chemical liquid heated to 220-280 degreeC in the heating tank 16a for 0.2 to 5 second, and the electronic component 9 is immersed and heated. Immersion time is set to the shortest time required for the plating layer to melt, and is pulled up in the fluorine-based inert chemical liquid immediately after the end of melting. On the other hand, the fluorine-based inert chemical liquid is to be heated to the above temperature in advance before immersing the basket 22.
이렇게, 불소계 불활성 화학액 내에 전자부품 (9) 을 침지하여 단시간의 가열처리를 실시하는 것은, 이하의 방법에 비교하여 매우 효율적이고, 동시에 균일한 가열을 가능하게 한다. 즉, 에어플로우 로 등의 고온 기체 중에서의 가열에서는, 기체가 가지는 단위 체적당 열량이 작기 때문에, 일정한 열량을 부품에 공급하기 위해서는, 큰 체적의 가열 공기가 필요해지고, 기체로부터 부품 표면에 대한 열전달 효율은 액체 중에서의 가열보다 나빠진다. 다음에, 원적외선 등의 방사에 의한 가열에서는, 복잡한 형상의 외부단자 표면을 균일하게 가열하는 것은 매우 곤란하다. 한편, 열용량이 큰 가열액체 중에 전자부품을 침지하면, 부품 표면을 균일하게 동시에 단시간에 가열할 수 있게 된다. 단시간의 가열에 의해, 부품 표면으로부터 패키지 내부에 대한 열전도를 최소로 하면서, 리드 (2) 의 표면에 형성되어 있는 본래의 Sn-Bi 합금 도금층만을 집중적으로 가열할 수 있기 때문에, 패키지에 가해지는 스트레스를 완화할 수 있다.Thus, immersing the electronic component 9 in a fluorine-based inert chemical solution and performing a heat treatment for a short time enables very efficient and uniform heating as compared to the following method. That is, in heating in hot gas, such as an airflow furnace, since the amount of heat per unit volume of a gas is small, in order to supply a fixed amount of heat to a component, a large volume of heating air is needed, and heat transfer from a gas to a component surface is carried out. The efficiency is worse than heating in the liquid. Next, in heating by radiation such as far infrared rays, it is very difficult to uniformly heat the surface of the external terminal of a complicated shape. On the other hand, when the electronic component is immersed in a heating liquid having a large heat capacity, the surface of the component can be heated uniformly and simultaneously for a short time. By heating for a short time, only the original Sn-Bi alloy plating layer formed on the surface of the lid 2 can be heated intensively while minimizing the heat conduction from the surface of the component to the inside of the package. Can alleviate
다음에, 아암 (21) 을 수직방향 (Y) 을 따라 수축시킨 후, 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써 아암 (21) 을 회수부 (17) 에 반송한 후, 아암 (21) 을 수직방향 (Y) 을 따라 신장시켜 바스켓 (22) 을 회수조 (17a) 내의 유기용제 내에 침지하여, 리드 (2) 의 표면을 포함한 전자부품 (9) 에 부착된 불소계 불화성 화학액을 회수한다.Next, after shrinking the arm 21 along the vertical direction Y, the arm 21 is conveyed to the collection | recovery part 17 by moving the conveyance rail 20 along the horizontal direction X, and then arm (21) is stretched along the vertical direction (Y) to immerse the basket (22) in the organic solvent in the recovery tank (17a), and the fluorine-based incombustible chemistry attached to the electronic component (9) including the surface of the lid (2). Recover the liquid.
다음에, 아암 (21) 을 수직방향 (Y) 을 따라 수축시킨 후, 반송 레일 (20)을 수평방향 (X) 을 따라 이동시킴으로써 아암 (21) 을 제 1 세정부 (18A) 에 반송한 후, 아암 (21) 을 수직방향 (Y) 을 따라 신장시켜 바스켓 (22) 을 세정조 (18a) 내의 세정액 내에 침지하고, 전자부품 (9) 을 세정하여 그 표면에 부착되어 있는 각종 부착물을 제거한다.Next, after shrinking the arm 21 along the vertical direction Y, after conveying the arm 21 to the 1st washing part 18A by moving the conveyance rail 20 along the horizontal direction X, The arm 21 is extended along the vertical direction Y, the basket 22 is immersed in the cleaning liquid in the cleaning tank 18a, the electronic component 9 is cleaned, and various deposits attached to the surface thereof are removed. .
다음에, 아암 (21) 을 수직방향 (Y) 을 따라 수축시킨 후, 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써 아암 (21) 을 제 2 세정부 (18B) 에 반송한 후, 아암 (21) 을 수직방향 (Y) 을 따라 신장시켜 바스켓 (22) 을 세정조 (18a) 내의 세정액 내에 침지하고, 전자부품 (9) 을 세정하여 그 표면에 부착되어 있는 각종 부착물을 제거한다.Next, after shrinking the arm 21 along the vertical direction Y, after conveying the arm 21 to the 2nd washing part 18B by moving the conveyance rail 20 along the horizontal direction X, The arm 21 is extended along the vertical direction Y, the basket 22 is immersed in the cleaning liquid in the cleaning tank 18a, the electronic component 9 is cleaned, and various deposits attached to the surface thereof are removed. .
다음에, 아암 (21) 을 수직방향 (Y) 을 따라 수축시킨 후, 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써 아암 (21) 을 건조부 (19) 에 반송한 후, 아암 (21) 을 수직방향 (Y) 을 따라 신장시켜 바스켓 (22) 을 건조로 (19a) 내에 배치한다. 그리고, 이 가열로 (19a) 내에 있어서, N2가스 혹은 드라이 에어와 같은 건조 분위기 중에서 전자부품 (9) 을 대략 150 ℃ 에서 가열하고, 전자부품 (9) 의 표면에 부착되어 있던 세정액을 증발시켜 건조시킨다.Next, after the arm 21 is shrunk along the vertical direction Y, the arm 21 is conveyed to the drying unit 19 by moving the conveying rail 20 along the horizontal direction X, and then the arm 21. 21 is extended along the vertical direction Y, and the basket 22 is arrange | positioned in the drying furnace 19a. In the heating furnace 19a, the electronic component 9 is heated at approximately 150 ° C. in a dry atmosphere such as N 2 gas or dry air, and the cleaning liquid attached to the surface of the electronic component 9 is evaporated. To dry.
다음에, 아암 (21) 을 수직방향 (Y) 을 따라 수축시킨 후, 반송 레일 (20) 을 수평방향 (X) 을 따라 이동시킴으로써 전자부품 (9) 을 다수 수축한 바스켓 (22) 을 언로더부 (13) 로부터 장치 본체 (11) 밖으로 반송한다.Next, after the arm 21 is retracted along the vertical direction Y, the basket 22 in which the electronic parts 9 are retracted many by unloading is moved by moving the conveyance rail 20 along the horizontal direction X. It conveys out of the apparatus main body 11 from the part 13.
전술한 바와 같이, 이 예의 전자부품의 제조방법에 의하면, 리드 (2) 의 표면에 형성된 접속용 도전층 (8) 으로서의 Sn-Bi 합금 도금층을 Sn-Bi 합금 도금층의 융점 이상으로 가열한 불소계 불활성 화학액 내에 극히 짧은 시간 침지함으로써 용융시키기 때문에, 종래의 기체 분위기 중 가열에 의한 제조방법보다도 단시간에 또한, 균일하게 리드 (2) 의 표면의 Sn-Bi 합금 도금층의 용융 처리가 가능하고, 가열처리에서의 열이 리드 (2) 로부터 전자부품 (9) 의 내부에까지 미치는 것을 억제할 수 있게 된다. 따라서, 패키지 (8) 에 큰 스트레스가 가해지지 않게 되고, 패키지 (8) 의 내부 박리나 크랙을 방지할 수 있다. 또한, 전자부품 (9) 을 불소계 불활성 화학액 내에 침지한 상태에서 가열처리를 실시하기 때문에, 전극 표면의 산화를 적게 할 수 있어, 땜납 실장성이나 접속 신뢰성이 유리한 처리가 가능해진다.As mentioned above, according to the manufacturing method of the electronic component of this example, the fluorine-type inert which heated the Sn-Bi alloy plating layer as the connection conductive layer 8 formed in the surface of the lead 2 beyond melting | fusing point of a Sn-Bi alloy plating layer. Since it melts by immersing in a chemical liquid for a very short time, it is possible to melt-process the Sn-Bi alloy plating layer on the surface of the lead 2 more uniformly in a shorter time than in the conventional manufacturing method by heating in a gas atmosphere, and heat processing It is possible to suppress the heat from e.g. from the lead 2 to the inside of the electronic component 9. Therefore, large stress is not applied to the package 8, and the internal peeling and crack of the package 8 can be prevented. In addition, since the heat treatment is performed while the electronic component 9 is immersed in a fluorine-based inert chemical solution, oxidation of the electrode surface can be reduced, thereby enabling a process having favorable solder mountability and connection reliability.
또한, 이 예의 전자부품의 제조방법의 실시에 사용하는 전자부품 제조장치 (10) 는 주지의 수단을 조합함으로써 구성할 수 있기 때문에, 간단한 구성으로 위스커의 발생을 억제하는 전자부품을 제조할 수 있다. 또한, 리플로어 등의 기체 중의 가열방법에 비교하여, 부품 투입에 따른 가열조의 온도 저하가 작기 때문에, 일 처리단위 당 전자부품수를 증가시키는 것이 용이하고, 보다 비용 절감을 도모하는 것이 가능해진다.In addition, since the electronic component manufacturing apparatus 10 used for implementing the manufacturing method of the electronic component of this example can be comprised by combining well-known means, the electronic component which suppresses generation | occurrence | production of a whisker can be manufactured with a simple structure. . In addition, since the temperature drop of the heating tank due to component injection is small compared with the heating method in a gas such as a reflower, it is easy to increase the number of electronic components per processing unit, and it is possible to further reduce the cost.
이 예의 전자부품의 제조방법에 의해 제조된 전자부품 (수지 밀봉형 반도체장치 : 9) 은 도 3 및 도 4 에 도시하는 바와 같이, 예컨대 수지가 몰딩되어 형성된 패키지 (7) 의 양측면으로부터 예컨대 Fe-Ni 합금으로 이루어지는 다수의 리드 (2) 가 인출된 구성을 가지고, 각 리드 (2) 의 표면에는 미리 Sn-Bi 합금 도금층으로 이루어지는 접속용 도전층 (8) 이 형성되며, 이 접속용 도전층 (8) 을 구성하고 있는 Sn-Bi 합금 도금층은 전술한 바와 같이, 도 5 의 전자부품 제조장치 (10) 를 사용하여 그 가열부 (16) 에 있어서 220 내지 280 ℃ 로 가열되어 있는 불소계 불활성 화학액 내에 침지됨으로써 용융되고, 결정 조직이 안정되게 용융된 접속용 도전층 (8A) 으로 바뀌어 있기 때문에, 위스커의 발생이 억제된 결정 조직을 가지고 있다. 한편, 완성된 전자부품 (9) 은 실장기판에 대한 실장을 용이하게 하기 위해서, 외부단자로서의 리드 (2) 의 형상은 그 단부가 도 3 에 도시한 바와 같이 굴곡되어 있다.The electronic component (resin-sealed semiconductor device: 9) manufactured by the manufacturing method of the electronic component of this example is, for example, formed from both sides of the package 7 formed by molding resin, for example, as shown in Figs. A plurality of leads 2 made of Ni alloy have been drawn out, and a connection conductive layer 8 made of a Sn-Bi alloy plating layer is formed on the surface of each lead 2 in advance, and this connection conductive layer ( 8) The Sn-Bi alloy plating layer constituting the fluorine-based inert chemical liquid heated at 220 to 280 ° C. in the heating part 16 using the electronic component manufacturing apparatus 10 of FIG. 5 as described above. It is melted by being immersed in the inside, and since the crystal structure is changed into 8 A of electrically conductive layers for stable melting, it has a crystal structure in which the occurrence of whiskers is suppressed. On the other hand, in order to facilitate the mounting of the completed electronic component 9 on the mounting substrate, the shape of the lead 2 as the external terminal is bent as shown in FIG.
이렇게, 이 예의 전자부품의 제조방법에 의하면, 리드 (2) 의 표면에 형성한 접속용 도전층 (8) 을 구성하는 Sn-Bi 합금 도금층을 Sn-Bi 합금 도금층의 융점 이상의 220 내지 280 ℃ 로 가열된 불소계 불활성 화학액 내에 0.2 내지 5 초간 극히 짧은 시간 침지함으로써 용융시키기 때문에, Sn-Bi 합금 도금층만을 집중적으로 가열할 수 있으므로, 가열처리에서의 열이 리드 (2) 로부터 전자부품 (9) 의 내부에까지 미치는 것을 억제할 수 있게 된다.Thus, according to the manufacturing method of the electronic component of this example, the Sn-Bi alloy plating layer which comprises the connection conductive layer 8 formed in the surface of the lead 2 is made into 220-280 degreeC more than melting | fusing point of a Sn-Bi alloy plating layer. Since the melt is immersed in a heated fluorine-based inert chemical solution for an extremely short time for 0.2 to 5 seconds, only the Sn-Bi alloy plating layer can be heated intensively, so that the heat in the heat treatment is reduced from the lead 2 to the electronic component 9. It becomes possible to suppress the influence to the inside.
또한, 이 예의 전자부품 (9) 에 의하면, 리드 (2) 의 표면에 접속용 도전층 (8) 을 구성하는 Sn-Bi 합금 도금층이 형성되고, Sn-Bi 합금 도금층은 Sn-Bi 합금 도금층의 융점 이상으로 가열되어 있는 불소계 불활성 화학액 내에 극히 짧은 시간 침지됨으로써 용융되고, 결정 조직이 안정되게 용융된 접속용 도전층 (8A) 으로 바뀌어 있기 때문에, 위스커의 발생이 억제되고 있다.Moreover, according to the electronic component 9 of this example, the Sn-Bi alloy plating layer which comprises the conductive layer 8 for a connection is formed in the surface of the lead 2, and a Sn-Bi alloy plating layer consists of a Sn-Bi alloy plating layer. Whisker generation is suppressed because it melt | dissolves by being immersed in the fluorine-type inert chemical liquid heated above melting | fusing point for a very short time, and has turned into 8 A of electrically conductive layers for connection which crystal structure melted stably.
또한, 이 예의 전자부품의 제조장치 (10) 에 의하면, 리드 (2) 의 표면에 형성된 접속용 도전층 (8) 을 구성하는 Sn-Bi 합금 도금층을 용융하는 가열부 (16) 를 구비하고, 가열부 (16) 는 가열조 (16a) 내에 Sn-Bi 합금 도금층의 융점 이상으로 가열되어 있는 불소계 불활성 화학액이 채워지며, 불소계 불활성 화학액 내에 Sn-Bi 합금 도금층을 극히 짧은 시간 침지함으로써 용융시키도록 구성되어 있기 때문에, 간간한 구성으로 위스커의 발생을 억제하는 전자부품을 제조할 수 있다.Moreover, according to the manufacturing apparatus 10 of the electronic component of this example, it is equipped with the heating part 16 which melts the Sn-Bi alloy plating layer which comprises the connection conductive layer 8 formed in the surface of the lead 2, The heating section 16 is filled with the fluorine-based inert chemical solution heated to the heating tank 16a above the melting point of the Sn-Bi alloy plating layer, and melted by immersing the Sn-Bi alloy plating layer in the fluorine-based inert chemical solution for a very short time. Since it is comprised so that an electronic component which suppresses generation | occurrence | production of a whisker can be manufactured with a simple structure.
따라서, 위스커의 발생을 억제하기 위해서 외부단자의 표면에 형성한 Pb 가 없는 Sn 계 합금 도금층으로 이루어지는 접속용 도전층을 용융시킬 때에, 가열처리에 의해 전자부품의 내부까지 열적 영향을 주지 않게 된다.Therefore, in order to suppress the occurrence of whiskers, when the connection conductive layer made of Pb-free Sn-based alloy plating layer formed on the surface of the external terminal is melted, there is no thermal effect on the inside of the electronic component by heat treatment.
이상, 본 발명의 실시예를 도면에 의해 상세히 설명하였지만, 구체적인 구성은 이 실시예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 변경 등이 있어도 본 발명에 포함된다. 예컨대, 실시예에서는 리드 형상의 외부단자에 대해서 접속용 도전층을 형성한 예로 설명하였지만, 리드 형상에 국한되지 않고 외부단자로서의 역할을 담당하는 것이라면 적용할 수 있다. 또한, 실시예에서는, 전자부품으로서는 IC 에 적용하는 예로 설명하였지만, IC 이외에도 도 6a 에 도시한 바와 같은 삽입 실장형 트랜지스터 (23), 도 6b 에 도시한 바와 같은 표면 실장형 트랜지스터 (24) 혹은 도 6c 에 도시한 바와 같은 전해 콘덴서 (25) 등의 기타 전자부품에도 적용할 수 있다. 또한, 위스커 대책으로서의 전자부품 처리에 대한 적용에 국한되지 않고, 대상물의 내부 구조에 대한 열적 스트레스를 최소화하면서, 표면을 균일하게 가열하는 경우에 적용하는 것이 가능하다. 예컨대, BGA (Ball Grid Array) 패키지에 대한 땜납볼 부착을 위한 열처리나, 전자부품의 기판실장을 위한 열처리 등에도 적용가능하다.As mentioned above, although the Example of this invention was described in detail by drawing, a specific structure is not limited to this Example, Even if there exists a design change etc. of the range which does not deviate from the summary of this invention, it is contained in this invention. For example, although the embodiment has been described as an example in which a connection conductive layer is formed for a lead-shaped external terminal, the present invention can be applied as long as it plays a role as an external terminal without being limited to the lead shape. Although the embodiment has been described as an example of application to an IC as an electronic component, in addition to the IC, an implantable transistor 23 as shown in FIG. 6A and a surface-mount transistor 24 as shown in FIG. 6B or FIG. The present invention can also be applied to other electronic components such as the electrolytic capacitor 25 as shown in 6c. In addition, the present invention is not limited to application to the treatment of electronic parts as a countermeasure for whiskers, and can be applied to the case where the surface is uniformly heated while minimizing thermal stress on the internal structure of the object. For example, the present invention can be applied to a heat treatment for attaching solder balls to a ball grid array (BGA) package, a heat treatment for mounting a board of an electronic component, and the like.
또한, 전자부품의 외부단자로서의 리드에 Sn 계 합금으로 이루어지는 접속용 도전층을 형성하는 표면 처리법으로서는, 전기 도금법으로 예를 들어 설명하였지만, 전기 도금법에 국한되지 않고 무전해 도금법, 화학 도금법, 혹은 전해 도금법과 무전해 도금법을 조합한 도금법 등의 기타 도금법을 이용할 수 있다. 또한, 본 발명에 의한 Sn 계 합금으로 이루어지는 접속용 도전층을 형성하는 리드는, Fe-Ni 합금을 사용하는 예로 설명하였지만, 이에 국한되지 않고 다른 금속 성분을 함유시킨 Fe 계 합금을 사용할 수도 있다. 또한, Fe 합금에 국한되지 않고 Cu 혹은 Cu를 주성분으로 하는 Cu 계 합금을 사용할 수도 있다. 또한, 실시예에서는 Sn 계 합금으로서는 Sn-Bi 합금으로 예를 들어 설명하였지만, 순 Sn 또는 Sn 과 저융점 합금을 형성하는 금속이라면, Bi 에 국한되지 않고 Ag (은), Cu 혹은 Zn (아연) 등의 기타 금속을 사용할 수 있다. 또한, 실시예에서는, 불소계 불활성 화학액을 사용하는 예로 설명하였지만, 열처리시의 압력하에서 액체의 비점이 도금 융점 이상의 온도에서 또한 전극에 부식 등의 영향을 주지않는 것이라면 적용이 가능하다.In addition, the surface treatment method of forming the connection conductive layer which consists of Sn type alloy in the lead as an external terminal of an electronic component was demonstrated by the electroplating method, for example, but is not limited to an electroplating method, An electroless plating method, the chemical plating method, or electrolysis Other plating methods, such as the plating method which combined the plating method and the electroless plating method, can be used. Moreover, although the lead which forms the connection conductive layer which consists of Sn type alloy by this invention was demonstrated to the example which uses a Fe-Ni alloy, it is not limited to this, The Fe type alloy containing other metal components can also be used. In addition, a Cu-based alloy containing Cu or Cu as a main component can be used without being limited to Fe alloy. In the examples, the Sn-based alloy has been described as an Sn-Bi alloy, for example. However, if the metal forms a pure Sn or a low-melting alloy with Sn, it is not limited to Bi, but is not limited to Bi (silver), Cu, or Zn (zinc). Other metals, such as these, can be used. In addition, although the example demonstrated the example using a fluorine-type inert chemical liquid, it is applicable as long as the boiling point of a liquid under the pressure at the time of heat processing does not affect the electrode etc. at the temperature more than plating melting point.
또한, 실시예에서 나타난 전자부품 제조장치에서는, 가열부의 앞에 예비 가열부를 설치하였지만, 이것을 실시하지 않거나 혹은 액체 중에서 실시하는 등, 적절하게 변경이 가능하다. 또한, 두 개의 세정부를 구비하는 예로 설명하였지만, 이 세정부는 반드시 두 개 구비할 필요는 없고, 피처리체인 전자부품의 수량에 따라 적절하게 증감할 수 있다. 또한, 전자부품 제조장치의 회수부는 유기용융을 사용하는 예로 설명하였지만, 유기용제를 사용하지 않고 에어 블로우에 의한 물리적인 회수 수단, 혹은 이들의 조합에 의해 구성하도록 할 수도 있다. 또한, 열처리 후에 산 혹은 알칼리 용액 중에서의 에칭 처리 등에 의해, 표면 산화막이나 막을 제거함으로써, 습윤성을 향상시키는 것도 가능하다. 또한, 전자부품 제조장치는 장치 전체의 기밀성을 높여 산소 농도를 낮춤으로써, 피처리체인 전자부품의 산화를 방지함과 동시에 불소계 불활성 화학액의 휘발분을 회수하는 기구를 형성하도록 할 수도 있다.Moreover, in the electronic component manufacturing apparatus shown in the Example, although the preheating part was provided in front of a heating part, it can change suitably, for example, not performing this or performing in a liquid. In addition, although the example provided with two washing | cleaning parts was demonstrated, it is not necessary to necessarily provide two washing | cleaning parts, It can increase and decrease suitably according to the quantity of the electronic component which is a to-be-processed object. In addition, although the recovery part of the electronic component manufacturing apparatus has been described as an example using organic melting, it may be configured by a physical recovery means by air blow or a combination thereof without using an organic solvent. The wettability can also be improved by removing the surface oxide film or film by etching treatment in an acid or alkaline solution after heat treatment. In addition, the electronic component manufacturing apparatus can reduce the oxygen concentration by increasing the airtightness of the entire apparatus, thereby preventing the oxidation of the electronic component to be processed and forming a mechanism for recovering the volatile matter of the fluorine-based inert chemical solution.
또한, 전자부품을 불소계 불활성 화학액 내에 침지하는 경우는, 전자부품의 전체를 침지하지 않고 리드만을 침지하도록 하면, 패키지에 부여하는 손상을 보다 적게 할 수 있다. 또한, 전자부품을 불소계 불활성 화학액 내에 침지하는 경우는, 실시예에서 설명한 바와 같이 개개로 분리한 전자부품을 침지하지 않고, 리드 절단, 성형전 즉 리드 프레임인 채로 침지하도록 할 수도 있다. 또한, 엄밀한 가열시간, 온도관리나 부분적으로 열처리를 실시하는 경우에는, 실시예에서 나타낸 가열액체 중에 대한 침지에 한정하지 않고, 고정된 전자부품에 노즐로부터 분출시킨 가열 불활성 기체를 분사함에 따른 열처리도 가능하다.In the case where the electronic component is immersed in a fluorine-based inert chemical solution, if only the lead is immersed without immersing the entire electronic component, damage to the package can be reduced. In the case where the electronic component is immersed in a fluorine-based inert chemical solution, as described in the embodiment, the electronic component separated separately may be immersed before lead cutting and molding, that is, as a lead frame. Further, in the case of performing strict heating time, temperature control or partial heat treatment, not only the immersion in the heating liquid shown in the embodiment, but also the heat treatment diagram by injecting the heated inert gas ejected from the nozzle into the fixed electronic component. It is possible.
이상, 설명한 바와 같이, 본 발명의 전자부품의 제조방법의 구성에 의하면, 외부단자의 표면에 형성한 접속용 도전층을 구성하는 Pb 가 없는 Sn 계 합금 도금층을, Sn 계 합금 도금층의 융점 이상으로 가열한 불소계 불활성 화학액 내에 극히 짧은 시간 침지함으로써 용융시키기 때문에, 표면의 Sn 계 합금 도금층만을 집중적으로 가열할 수 있어, 가열 처리에서의 열이 외부단자로부터 전자부품의 내부에까지 미치는 것을 억제할 수 있게 된다.As mentioned above, according to the structure of the manufacturing method of the electronic component of this invention, the Sn-based alloy plating layer which does not have Pb which comprises the connection conductive layer formed on the surface of an external terminal is more than melting | fusing point of Sn-based alloy plating layer. Since it melts by immersing in a heated fluorine-based inert chemical for a very short time, only the Sn-based alloy plating layer on the surface can be heated intensively, so that heat from the heat treatment can be suppressed from external terminals to the inside of the electronic component. do.
또한, 본 발명의 전자부품의 구성에 의하면, 외부단자의 표면에 접속용 도전층을 구성하는 Sn 계 합금 도금층이 형성되고, Sn 계 합금 도금층은 Sn-Bi 합금 도금층의 융점 이상으로 가열되어 있는 불소계 불활성 화학액 내에 극히 짧은 시간 침지됨으로써 용융되고, 결정 조직이 안정되게 용융된 접속용 도전층으로 바뀌어 있기 때문에, 위스커의 발생이 억제되고 있다.In addition, according to the structure of the electronic component of the present invention, a Sn-based alloy plating layer constituting a conductive layer for connection is formed on the surface of the external terminal, and the Sn-based alloy plating layer is heated above the melting point of the Sn-Bi alloy plating layer. Whisker generation is suppressed because it melt | dissolves by being immersed in an inert chemical liquid for a very short time, and since it turns into the electrically conductive layer for which the crystal structure melt | dissolved stably.
또한, 본 발명의 전자부품 제조장치에 의하면, 외부단자의 표면에 형성된 접속용 도전층을 구성하는 Sn 계 합금 도금층을 용융하는 가열부를 구비하고, 가열부는 가열조 내에 Sn 합금 도금층의 융점 이상으로 가열되어 있는 불소계 불활성 화학액이 채워져, 불소계 불활성 화학액 내에 Sn 계 합금 도금층을 극히 짧은 시간 침지함으로써 용융시키도록 구성되어 있기 때문에, 간단한 구성으로 위스커의 발생을 억제하는 전자부품을 제조할 수 있다.Moreover, according to the electronic component manufacturing apparatus of this invention, it has the heating part which melts the Sn type alloy plating layer which comprises the connection conductive layer formed on the surface of an external terminal, and a heating part heats more than melting | fusing point of a Sn alloy plating layer in a heating tank. Since the fluorine-based inert chemical liquid is filled and melted by immersing the Sn-based alloy plating layer in the fluorine-based inert chemical solution for a very short time, it is possible to manufacture an electronic component that suppresses the occurrence of whiskers with a simple configuration.
따라서, 위스커의 발생을 억제하기 위해서 외부단자의 표면에 형성한 Pb 가 없는 Sn 계 합금 도금층으로 이루어지는 접속용 도전층을 용융시킬 때에 가열처리에 의해 전자부품의 내부까지 열적 영향을 주지 않게 된다.Therefore, in order to suppress the occurrence of whiskers, a thermal treatment does not thermally affect the interior of the electronic component when the conductive layer for connection made of the Sn-based alloy plating layer without Pb formed on the surface of the external terminal is melted.
Claims (9)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364467A JP2004200249A (en) | 2002-12-16 | 2002-12-16 | Electronic component and its producing method and system |
| JPJP-P-2002-00364467 | 2002-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040053802A true KR20040053802A (en) | 2004-06-24 |
| KR100664424B1 KR100664424B1 (en) | 2007-01-03 |
Family
ID=32762290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030090208A KR100664424B1 (en) | 2002-12-16 | 2003-12-11 | Electronic parts, manufacturing method and manufacturing device thereof |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004200249A (en) |
| KR (1) | KR100664424B1 (en) |
| TW (1) | TWI261628B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081235A (en) | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | Method of manufacturing semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161850A (en) | 1983-03-07 | 1984-09-12 | Hitachi Ltd | Resin sealed type semiconductor device and lead frame used therefor |
| KR960032701A (en) * | 1995-02-15 | 1996-09-17 | 김광호 | Lead frame for semiconductor and surface treatment method |
| KR19990000386A (en) * | 1997-06-05 | 1999-01-15 | 윤종용 | Leadframe of Semiconductor Package |
| JP3622462B2 (en) * | 1997-12-16 | 2005-02-23 | 株式会社日立製作所 | Semiconductor device |
| JPH11354705A (en) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | Semiconductor device and its manufacture |
| JP2002030468A (en) * | 2000-07-19 | 2002-01-31 | Furukawa Electric Co Ltd:The | Lead wire for electronic parts |
-
2002
- 2002-12-16 JP JP2002364467A patent/JP2004200249A/en active Pending
-
2003
- 2003-12-11 KR KR1020030090208A patent/KR100664424B1/en not_active IP Right Cessation
- 2003-12-16 TW TW092135539A patent/TWI261628B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004200249A (en) | 2004-07-15 |
| TWI261628B (en) | 2006-09-11 |
| TW200413567A (en) | 2004-08-01 |
| KR100664424B1 (en) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804880A (en) | Solder isolating lead frame | |
| KR100758760B1 (en) | Circuit device and manufacturing method of the same | |
| JP4416373B2 (en) | Electronics | |
| JP3757881B2 (en) | Solder | |
| KR970005526B1 (en) | Method for forming solder bump interconnections to a solder plated circuit trace | |
| JP4788119B2 (en) | Electronic device, semiconductor device and semiconductor module | |
| KR100412765B1 (en) | Solder material, device and manufacturing method thereof using the same solder material | |
| JP2007152385A (en) | High temperature solder, high temperature solder paste material and power semiconductor equipment using the same | |
| JP4096992B2 (en) | Manufacturing method of semiconductor module | |
| US6410881B2 (en) | Process for manufacturing electronic circuits | |
| KR101345940B1 (en) | Solder, soldering method, and semiconductor device | |
| KR100671394B1 (en) | REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE | |
| JP5031677B2 (en) | Manufacturing method of bonded structure | |
| JP2002261104A (en) | Semiconductor device and electronic equipment | |
| US6494361B1 (en) | Semiconductor module package substrate fabrication method | |
| US20100319967A1 (en) | Inhibition of copper dissolution for lead-free soldering | |
| KR20100126584A (en) | Wiring board, process for producing the same, and process for manufacturing electronic device | |
| JPH0955464A (en) | Surface-mount semiconductor device semiconductor mounted part, and their manufacture | |
| US6445075B1 (en) | Semiconductor module package substrate | |
| KR100664424B1 (en) | Electronic parts, manufacturing method and manufacturing device thereof | |
| KR100808746B1 (en) | Method for manufacturing circuit device | |
| JP2001244622A (en) | Electronic circuit device | |
| JP2006054227A (en) | Semiconductor power module and semiconductor device | |
| JP2002327279A (en) | Method for joining electronic components | |
| JP2000101014A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111202 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |