KR20040052351A - Liquid crystal display and method of driving the same - Google Patents

Liquid crystal display and method of driving the same Download PDF

Info

Publication number
KR20040052351A
KR20040052351A KR1020020080222A KR20020080222A KR20040052351A KR 20040052351 A KR20040052351 A KR 20040052351A KR 1020020080222 A KR1020020080222 A KR 1020020080222A KR 20020080222 A KR20020080222 A KR 20020080222A KR 20040052351 A KR20040052351 A KR 20040052351A
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
pixel signal
during
signal
Prior art date
Application number
KR1020020080222A
Other languages
Korean (ko)
Inventor
정병무
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020080222A priority Critical patent/KR20040052351A/en
Publication of KR20040052351A publication Critical patent/KR20040052351A/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method for driving the same are provided to prevent unnecessary power consumption by supplying the white pixel signals having a low voltage level during a blank period. CONSTITUTION: A liquid crystal display device includes a liquid crystal panel(32) and a panel driver. The liquid crystal panel(32) is provided with a plurality of liquid crystal cells at the intersection of the gate lines and the data lines. And, the panel driver supplies the effective pixel signals to the liquid crystal cells in the form of inversion during the enable supplying period and supplies the dummy pixel signals to the data lines in the form of inversion during the blank period.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DRIVING THE SAME}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY AND METHOD OF DRIVING THE SAME}

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로 특히, 액정표시장치에서 발생되는 수평 줄무늬 현상을 최소화할 수 있도록 한 액정 표시 장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a driving method thereof, and more particularly, to a liquid crystal display and a driving method thereof so as to minimize horizontal streaks occurring in the liquid crystal display.

통상의 액정 표시 장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field.

이를 위하여, 액정 표시 장치는 도 1에 도시된 바와 같이 액정셀들이 액티브 매트릭스 형으로 배열된 액정패널(12)과, 액정패널(12)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정패널(12)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)를 제어하기 위한 타이밍 제어부(18)를 구비한다.To this end, as shown in FIG. 1, the liquid crystal display includes a liquid crystal panel 12 in which liquid crystal cells are arranged in an active matrix type, and a gate driver for driving gate lines GL1 to GLn of the liquid crystal panel 12. 14, a data driver 16 for driving the data lines DL1 to DLm of the liquid crystal panel 12, and a timing controller 18 for controlling the gate driver 14 and the data driver 16. It is provided.

액정패널(12)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(20)을 구비한다.The liquid crystal panel 12 includes a thin film transistor TFT formed at each intersection of the gate lines GL1 to GLn and the data lines DL1 to DLm, and a liquid crystal cell 20 connected to the thin film transistor TFT. do.

박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소 신호를 액정셀(20)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(20)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell 20. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell 20.

액정셀(20)은 등가적으로 액정 용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(20)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(20)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell 20 is equivalently represented by a liquid crystal capacitor, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell 20 further includes a storage capacitor so that the charged pixel signal is stably maintained until the next pixel signal is charged. This storage capacitor is formed between the pixel electrode and the previous gate line. The liquid crystal cell 20 implements gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the thin film transistor TFT.

게이트 드라이버(14)는 타이밍 제어부(18)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(14)는 게이트라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.The gate driver 14 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE from the timing controller 18. Accordingly, the gate driver 14 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(14)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(14)는 쉬프트 펄스에 응답하여 수평 기간 마다 해당 게이트 라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(14)는 게이트 출력 이네이블 신호(GOE)의 이네이블 기간에만 게이트 하이 전압(VGH)을 출력하게 된다.그리고, 게이트 드라이버(14)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.Specifically, the gate driver 14 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. The gate driver 14 supplies the gate high voltage VGH to the corresponding gate line GL every horizontal period in response to the shift pulse. In this case, the gate driver 14 outputs the gate high voltage VGH only during the enable period of the gate output enable signal GOE. The gate driver 14 is connected to the gate lines GL1 to GLn. In the remaining periods when the gate high voltage VGH is not supplied, the gate low voltage VGL is supplied.

데이터 드라이버(16)는 타이밍 제어부(18)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간 마다 1라인분씩의 화소 신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(16)는 타이밍 제어부(18)로부터의 디지털 화소 데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다.The data driver 16 supplies one line of pixel signals to the data lines DL1 to DLm per horizontal period in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 18. . In particular, the data driver 16 converts the digital pixel data R, G, and B from the timing controller 18 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). .

이를 도 2를 결부하여 상세히 설명하면, 먼저 타이밍 제어부(18)는 도시되지 않은 그래픽 카드로부터 수직 동기신호(V), 수평 동기신호(H), 데이터 인에이블 신호(DE) 및 데이터(data) 등을 공급받는다. 데이터 인에이블 신호(DE)는 1수평기간의 주기를 갖게되고, 데이터(data)는 데이터 인에이블 신호(DE)의 하이기간동안 타이밍 제어부(18)로 공급된다.This will be described in detail with reference to FIG. 2. First, the timing controller 18 is configured to generate a vertical synchronization signal V, a horizontal synchronization signal H, a data enable signal DE, data, and the like from a graphic card (not shown). To be supplied. The data enable signal DE has a period of one horizontal period, and the data is supplied to the timing controller 18 during the high period of the data enable signal DE.

수직동기신호(V) 및 수평동기신호(H)를 공급받은 타이밍 제어부(18)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(14)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(16)를 제어하게 된다. 아울러, 타이밍 제어부(18)는 데이터(R, G, B)를 정렬하여 데이터 드라이버(16)에 공급한다. 한편, 1수평기간의 주기를 갖는 소스 출력 인에이블 신호(SOE)는 수평동기신호(H) 또는 데이터 인에이블 신호(DE) 중 어느 하나의 신호에 의하여 생성된다.The timing controller 18, supplied with the vertical synchronization signal V and the horizontal synchronization signal H, generates gate control signals GSP, GSC, and GOE to control the gate driver 14, and controls the data control signals ( SSP, SSC, SOE, and POL) are generated to control the data driver 16. In addition, the timing controller 18 arranges the data R, G, and B and supplies the data to the data driver 16. On the other hand, the source output enable signal SOE having a period of one horizontal period is generated by either the horizontal synchronization signal H or the data enable signal DE.

데이터 드라이버(16)는 소스 스타트 펄스(SSP)(도시되지 않음)를 소스 쉬프트 클럭(SSC)(도시되지 않음)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 드라이버(16)는 샘플링 신호에 응답하여 데이터(data ; R,G,B)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(16)는 래치된 1라인분의 데이터(R,G,B)를 아날로그 화소 신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터 라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(16)는 데이터(R,G,B)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.The data driver 16 shifts the source start pulse SSP (not shown) according to the source shift clock SSC (not shown) to generate a sampling signal. Subsequently, the data driver 16 sequentially inputs and latches data (data R; G, B) in predetermined units in response to the sampling signal. The data driver 16 converts the latched data R, G, and B for one pixel into an analog pixel signal, thereby enabling the data lines DL1 to DLm in the enable period of the source output enable signal SOE. Will be supplied to In this case, the data driver 16 converts the data R, G, and B into positive or negative pixel signals in response to the polarity control signal POL.

예를 들어, 데이터 드라이버(16)는 극성 제어 신호(POL)에 응답하여 2개의 액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(12)이 2도트 인버젼 방식으로 구동되게 한다. 이때, 극성 제어 신호(POL)는 2수평주기 마다 그 극성이 반전된다. 한편, 데이터 드라이버(16)는 극성 제어 신호(POL)에 응답하여 1개의 액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(12)이 도트 인버젼 방식으로 구동되게 할 수 있다. 이때, 극성 제어 신호(POL)는 1수평주기 마다 그 극성이 반전된다.For example, the data driver 16 causes the liquid crystal panel 12 to be driven in a 2-dot inversion manner by polarizing the pixel signals in units of two liquid crystal cells in response to the polarity control signal POL. At this time, the polarity control signal POL has its polarity reversed every two horizontal periods. On the other hand, the data driver 16 may cause the liquid crystal panel 12 to be driven in a dot inversion manner by polarizing the pixel signals in units of one liquid crystal cell in response to the polarity control signal POL. At this time, the polarity of the polarity control signal POL is inverted every one horizontal period.

하지만, 이와 같은 종래의 액정 표시 장치는 도 3과 같이 액정셀(A, B)의 화소전극과 인접된 데이터라인(DLk,DLk+1) 간에 형성되는 기생 캐패시터(Cdp1, Cdp2)로 인하여 수평 줄무늬 현상이 발생되는 문제점이 있다.However, the conventional liquid crystal display device has horizontal stripes due to parasitic capacitors Cdp1 and Cdp2 formed between the pixel electrodes of the liquid crystal cells A and B and the adjacent data lines DLk and DLk + 1 as shown in FIG. 3. There is a problem that the phenomenon occurs.

이를 상세히 설명하면, 먼저 인에이블 기간동안 제 1액정셀(A)은 부극성의 화소신호(-Vp)를 충전한다. 그리고, 제 1액정셀(A)의 하측에 형성되어 있는 제 2액정셀(B)은 정극성의 화소신호(Vp)를 충전한다. 이후, 인에이블 기간에 이어지는 블랭크 기간동안 데이터라인들(DLk,DLk+1)은 마지막 n번째 수평기간(Hn)에 공급되는 화소신호를 유지하게 된다. 이에 따라, 제 1 및 제 2액정셀(A,B)에 충전된 화소신호들은 기생 캐패시터(Cpd1,Cpd2)에 의하여 충전 전압값이 변동되게 된다. 여기서, 서로 인접된 데이터라인들(DLk,DLk+1)에는 극성이 반대인(정극성 및 부극성) 화소신호들이 공급되기 때문에 블랭크 기간동안 제 1 및 제 2액정셀(A,B)에서 방전되는 방전전압의 차이가 발생되게 되고, 이에 따라 수평 줄무늬 현상이 발생되게 된다.In detail, first, the first liquid crystal cell A charges the negative pixel signal -Vp during the enable period. Then, the second liquid crystal cell B formed below the first liquid crystal cell A charges the positive pixel signal Vp. Thereafter, during the blank period subsequent to the enable period, the data lines DLk and DLk + 1 maintain the pixel signal supplied in the last nth horizontal period Hn. Accordingly, the charge voltage values of the pixel signals charged in the first and second liquid crystal cells A and B are changed by parasitic capacitors Cpd1 and Cpd2. Here, since the pixel signals of opposite polarity (positive and negative polarity) are supplied to the adjacent data lines DLk and DLk + 1, the first and second liquid crystal cells A and B are discharged during the blank period. The difference in the discharge voltage is generated, thereby causing a horizontal stripe phenomenon.

다시 말하여, 제 1액정셀(A)에 충전된 부극성 화소신호(-Vp)와 인접된 데이터라인들(DLk,DLk+1) 간의 전압차에 의하여 제 1액정셀(A)에는 제 1전압의 전압 변동이 발생된다. 그리고, 제 2액정셀(B)에 충전된 정극성 화소신호(Vp)와 인접된 데이터라인들(DLk,DLk+1) 간의 전압차에 의하여 제 2액정셀(B)에는 제 1전압과 상이한 제 2전압의 전압변동이 발생된다. 이와 같이 블랭크 기간동안 액정셀들(A,B) 간 방전전압 차이가 발생되기 때문에 액정패널(12)에 수평 줄무늬 현상이 발생되게 된다. 그리고, 종래와 같이 블랭크 기간동안 데이터라인들(DL)에 마지막 n번째 수평기간(Hn)에 공급되는 화소신호가 공급되면 불 필요한 소비전력이 낭비된다.(소비전력은 n번째 수평기간(Hn)에 공급된 화소신호의 전압레벨이 높을수록 크게 나타난다.)In other words, due to the voltage difference between the negative pixel signal -Vp charged in the first liquid crystal cell A and the adjacent data lines DLk and DLk + 1, the first liquid crystal cell A has a first value. Voltage fluctuations in voltage occur. The second liquid crystal cell B is different from the first voltage due to the voltage difference between the positive pixel signal Vp charged in the second liquid crystal cell B and the adjacent data lines DLk and DLk + 1. The voltage variation of the second voltage is generated. As such, since the discharge voltage difference between the liquid crystal cells A and B is generated during the blank period, horizontal streaks occur in the liquid crystal panel 12. When the pixel signal supplied in the last nth horizontal period Hn is supplied to the data lines DL during the blank period as in the related art, unnecessary power consumption is wasted (the power consumption is the nth horizontal period Hn). The higher the voltage level of the pixel signal supplied to is, the larger the value appears.

한편, 수평 줄무늬 현상은 블랭크 기간(BP)이 길어지는 경우, 인접한 두 데이터 라인(DLk, DLk+1)에 공급되는 화소 신호들의 절대치 차가 큰 경우, 제1 및제2 기생 캐패시터(Cdp1, Cdp2)의 용량이 큰 경우 더욱 악화된다.On the other hand, in the case of the horizontal stripe phenomenon, when the blank period BP becomes longer, when the absolute difference between the pixel signals supplied to the two adjacent data lines DLk and DLk + 1 is large, the first and second parasitic capacitors Cdp1 and Cdp2 are formed. If the dose is large, it worsens.

따라서, 본 발명의 목적은 액정표시장치에서 발생되는 수평 줄무늬 현상을 최소화할 수 있도록 한 액정 표시 장치 및 그 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a liquid crystal display device and a driving method thereof capable of minimizing horizontal streaks occurring in the liquid crystal display device.

그리고, 본 발명의 또 다른 목적은 불 필요한 소비전력의 소모를 방지할 수 있도록 한 액정 표시 장치 및 그 구동방법을 제공하는 것이다.In addition, another object of the present invention is to provide a liquid crystal display and a driving method thereof capable of preventing unnecessary consumption of power consumption.

도 1은 종래의 액정 표시 장치를 개략적으로 나타내는 도면.1 is a view schematically showing a conventional liquid crystal display device.

도 2는 인에이블 기간 및 블랭크 기간동안 도 1에 도시된 데이터 드라이버에서 공급되는 화소신호를 나타내는 파형도.FIG. 2 is a waveform diagram showing pixel signals supplied from the data driver shown in FIG. 1 during an enable period and a blank period; FIG.

도 3은 도 1에 도시된 액정 표시 장치의 액정셀들과 인접된 데이터 라인간에 등가적으로 형성되는 기생 캐패시터를 나타내는 도면.FIG. 3 is a diagram illustrating a parasitic capacitor formed equivalently between liquid crystal cells and adjacent data lines of the liquid crystal display of FIG. 1. FIG.

도 4는 본 발명의 제 1실시예에 의한 액정 표시 장치를 개략적으로 나타내는 도면.4 is a schematic view of a liquid crystal display device according to a first embodiment of the present invention.

도 5는 본 발명의 실시예에 의한 액정 표시 장치에서 인에이블 기간 및 블랭크 기간동안 공급되는 화소신호를 나타내는 파형도.5 is a waveform diagram illustrating pixel signals supplied during an enable period and a blank period in a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 본 발명의 제 2실시예에 의한 액정 표시 장치를 개략적으로 나타내는 도면.6 is a schematic view of a liquid crystal display according to a second embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

12,32,42 : 액정패널 14,34,44 : 게이트 드라이버12,32,42 Liquid Crystal Panel 14,34,44 Gate Driver

16,36,46 : 데이터 드라이버 18,38,48 : 타이밍 제어부16,36,46: data driver 18,38,48: timing controller

20,40,50 : 액정셀 39,49 : 메모리20, 40, 50: liquid crystal cell 39, 49: memory

상기 목적을 달성하기 위하여 본 발명의 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차부에 위치되는 다수의 액정셀들을 포함하는 액정패널과; 인에이블 공급기간에서 액정셀들에 유효 화소신호를 인버젼 방식으로 공급하고, 블랭크 기간에서 데이터 라인들에 더미 화소신호를 인버젼 방식으로 공급하기 위한 패널 구동부를 구비한다.In order to achieve the above object, a liquid crystal display of the present invention comprises: a liquid crystal panel including a plurality of liquid crystal cells positioned at intersections of gate lines and data lines; A panel driver is provided to supply the effective pixel signal to the liquid crystal cells in an enable supply period in an inversion manner, and to supply the dummy pixel signal to the data lines in an inversion manner in a blank period.

상기 패널 구동부는 인에이블 공급기간 동안 게이트라인들을 순차적으로 구동시키는 게이트 드라이버와; 인에이블 공급기간 동안 유효 화소신호를 데이터라인들에 공급하고, 블랭크 기간 동안 더미 화소신호를 데이터라인들에 공급하기 위한 데이터 드라이버와; 게이트 드라이버 및 데이터 드라이버를 제어하는 제어신호를 각각 공급함과 아울러 외부로부터 공급되는 유효 화소데이터를 인에이블 공급기간 동안 데이터 드라이버로 공급하기 위한 타이밍 제어부를 구비한다.The panel driver includes: a gate driver for sequentially driving gate lines during an enable supply period; A data driver for supplying the effective pixel signal to the data lines during the enable supply period and for supplying the dummy pixel signal to the data lines during the blank period; And a timing controller for supplying control signals for controlling the gate driver and the data driver, respectively, and for supplying effective pixel data supplied from the outside to the data driver during the enable supply period.

타이밍 제어부는 블랭크 기간동안 더미 화소신호로 이용되는 화이트 데이터가 저장되는 메모리를 구비하고, 메모리에 저장된 화이트 데이터는 블랭크 기간동안 데이터 드라이버로 공급된다.The timing controller includes a memory in which white data used as a dummy pixel signal is stored during the blank period, and the white data stored in the memory is supplied to the data driver during the blank period.

상기 데이터 드라이버는 화이트 데이터를 아날로그 신호인 더미 화소신호로 변환하여 데이터라인들로 공급한다.The data driver converts white data into a dummy pixel signal, which is an analog signal, and supplies the same to the data lines.

상기 데이터 드라이버는 블랭크 기간동안 더미 화소신호로 이용되는 화이트 데이터가 저장되는 메모리를 구비하고, 메모리에 저장된 화이트 데이터를 블랭크 기간동안 더미 화소신호 변환하여 데이터 라인들로 공급한다.The data driver includes a memory in which white data used as a dummy pixel signal is stored during a blank period, and converts the white data stored in the memory into a dummy pixel signal during a blank period and supplies the same to the data lines.

상기 타이밍 제어부는 인버젼 방식으로 더미 화소신호가 데이터라인들로 공급될 수 있도록 인에이블 및 블랭크 기간동안 동일한 극성 제어 신호 및 소스 출력 인에이블 신호를 데이터 드라이버로 공급한다.The timing controller supplies the same polarity control signal and the source output enable signal to the data driver during the enable and blank periods so that the dummy pixel signal can be supplied to the data lines in an inversion manner.

본 발명의 액정 표시 장치의 구동방법은 인에이블 공급기간동안 액정셀들에 유효 화소신호가 인버젼 방식으로 공급되는 단계와, 블랭크 기간동안 데이터 라인들로 더미 화소신호가 인버젼 방식으로 공급되는 단계를 포함한다.In the driving method of the liquid crystal display of the present invention, the effective pixel signal is supplied to the liquid crystal cells during the enable supply period in the inversion method, and the dummy pixel signal is supplied to the data lines in the inversion method during the blank period. It includes.

상기 더미 화소신호는 화이트 화소신호이다.The dummy pixel signal is a white pixel signal.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 6.

도 4는 본 발명의 제 1실시예에 의한 액정 표시 장치를 나타내는 도면이다.4 is a diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 4를 참조하면, 본 발명의 제 1실시예에 의한 액정 표시 장치는 액정셀들이 액티브 매트릭스 형으로 배열된 액정패널(32)과, 액정패널(32)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(34)와, 액정패널(32)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(36)와, 게이트 드라이버(34)와 데이터 드라이버(36)를 제어하기 위한 타이밍 제어부(38)를 구비한다.Referring to FIG. 4, the liquid crystal display according to the first exemplary embodiment of the present invention includes a liquid crystal panel 32 in which liquid crystal cells are arranged in an active matrix, and gate lines GL1 to GLn of the liquid crystal panel 32. A gate driver 34 for driving, a data driver 36 for driving the data lines DL1 to DLm of the liquid crystal panel 32, and a gate driver 34 and a data driver 36 for controlling the gate driver 34. The timing control part 38 is provided.

액정패널(32)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(40)을 구비한다.The liquid crystal panel 32 includes a thin film transistor TFT formed at each intersection of the gate lines GL1 to GLn and the data lines DL1 to DLm, and a liquid crystal cell 40 connected to the thin film transistor TFT. do.

박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소 신호를 액정셀(40)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(40)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell 40. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell 40.

액정셀(40)은 등가적으로 액정 용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(40)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(40)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell 40 is equivalently represented by a liquid crystal capacitor, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell 40 further includes a storage capacitor so that the charged pixel signal is stably maintained until the next pixel signal is charged. This storage capacitor is formed between the pixel electrode and the previous gate line. The liquid crystal cell 40 implements gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the thin film transistor TFT.

게이트 드라이버(34)는 타이밍 제어부(38)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(34)는 게이트라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.The gate driver 34 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE from the timing controller 38. Accordingly, the gate driver 34 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(34)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(34)는 쉬프트 펄스에 응답하여 수평 기간 마다 해당 게이트 라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(34)는 게이트 출력 이네이블 신호(GOE)의 인에이블 기간에만 게이트 하이 전압(VGH)을 출력하게 된다. 그리고, 게이트 드라이버(34)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.Specifically, the gate driver 34 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. The gate driver 34 supplies the gate high voltage VGH to the corresponding gate line GL in the horizontal period in response to the shift pulse. In this case, the gate driver 34 outputs the gate high voltage VGH only during the enable period of the gate output enable signal GOE. The gate driver 34 supplies the gate low voltage VGL to the gate lines GL1 through GLn in the remaining periods when the gate high voltage VGH is not supplied.

데이터 드라이버(36)는 타이밍 제어부(38)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간 마다 1라인분씩의 화소 신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 또한, 데이터 드라이버(36)는 타이밍 제어부(38)로부터의 데이터(data ; R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다. 이와 같은 데이터 드라이버(36)는 블랭크 기간동안 타이밍 제어부(38)의 제어에 의하여 화이트 화소신호를 데이터라인들(DL)로 공급한다. 이때, 블랭크 기간동안 공급되는 화이트 화소신호는 극성 제어 신호(POL)에 대응하여 극성반전된다.The data driver 36 supplies the pixel signals for one line to the data lines DL1 to DLm per horizontal period in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 38. . In addition, the data driver 36 converts and supplies data (data; R, G, and B) from the timing controller 38 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). . The data driver 36 supplies the white pixel signal to the data lines DL under the control of the timing controller 38 during the blank period. At this time, the white pixel signal supplied during the blank period is inverted in polarity corresponding to the polarity control signal POL.

타이밍 제어부(38)는 도시되지 않은 그래픽 카드로부터 수직 동기신호(V), 수평 동기신호(H), 데이터 인에이블 신호(DE) 및 데이터(data) 등을 공급받는다. 여기서, 데이터 인에이블 신호(DE)는 1수평기간의 주기를 갖게되고, 데이터(data)는 데이터 인에이블 신호(DE)의 하이기간동안 타이밍 제어부(18)로 공급된다. 그래픽 카드로부터 데이터가 공급되는 인에이블 기간동안 타이밍제어부(38)는 그래픽 카드로부터 공급된 데이터(data)를 데이터 드라이버(36)로 공급한다. 그리고, 그래픽 카드로부터 데이터가 공급되지 않는 블랭크 기간동안 타이밍제어부(38)는 자신의 메모리(39)에 저장되어 있는 화이트 데이터(Wdata)를 데이터 드라이버(36)로 공급한다. 이를 위해, 타이밍 제어부(38)는 화이트 데이터(wdata)가 저장되는 메모리(39)를 구비한다.The timing controller 38 receives a vertical synchronizing signal V, a horizontal synchronizing signal H, a data enable signal DE, data and the like from a graphic card (not shown). Here, the data enable signal DE has a period of one horizontal period, and the data data is supplied to the timing controller 18 during the high period of the data enable signal DE. During the enable period in which data is supplied from the graphics card, the timing controller 38 supplies data supplied from the graphics card to the data driver 36. Then, the timing controller 38 supplies the white data Wdata stored in its memory 39 to the data driver 36 during the blank period when no data is supplied from the graphics card. To this end, the timing controller 38 includes a memory 39 in which white data wdata is stored.

동작과정을 도 5를 결부하여 상세히 설명하면, 먼저 수직동기신호(V) 및 수평동기신호(H)를 공급받은 타이밍 제어부(38)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(34)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(36)를 제어하게 된다. 아울러, 타이밍 제어부(38)는 데이터(R, G, B)를 정렬하여 데이터 드라이버(36)에 공급한다.The operation process will be described in detail with reference to FIG. 5. First, the timing controller 38, which is supplied with the vertical synchronization signal V and the horizontal synchronization signal H, generates gate control signals GSP, GSC, and GOE. The driver 34 is controlled and data control signals SSP, SSC, SOE, and POL are generated to control the data driver 36. In addition, the timing controller 38 aligns the data R, G, and B and supplies the data to the data driver 36.

여기서, 타이밍 제어부(38)는 데이터 인에이블 신호(DE) 및 수평동기신호(H)를 이용하여 제 2데이터 인에이블 신호(DEN)를 생성한다. 그래픽 카드로부터 데이터가 공급되는 인에이블 기간동안 데이터 인에이블 신호(DE) 신호와 제 2데이터 인에이블 신호(DEN)는 동일 신호를 갖는다. 그리고, 그래픽 카드로부터 데이터가 공급되지 않는 블랭크 기간동안 데이터 인에이블 신호(DE) 신호와 제 2데이터 인에이블 신호(DEN)는 서로 상이한 신호를 갖는다. 다시 말하여, 데이터 인에이블 신호(DE)는 블랭크 기간동안 로우 신호를 갖지만, 제 2데이터 인에이블 신호(DEN)는 인에이블 기간에 공급된 신호와 동일 신호를 갖는다. (즉, 제 2데이터 인에이블 신호(DEN)는 블랭크 기간동안에도 하이 및 로우를 반복한다.)Here, the timing controller 38 generates the second data enable signal DEN by using the data enable signal DE and the horizontal synchronization signal H. During the enable period in which data is supplied from the graphics card, the data enable signal DE signal and the second data enable signal DEN have the same signal. The data enable signal DE and the second data enable signal DEN have different signals during the blank period when no data is supplied from the graphics card. In other words, the data enable signal DE has a low signal during the blank period, but the second data enable signal DEN has the same signal as the signal supplied in the enable period. (I.e., the second data enable signal DEN repeats high and low even during the blank period.)

타이밍 제어부(38)는 제 2데이터 인에이블 신호(DEN), 수직동기신호(V) 및 수평동기신호(V)를 이용하여 소스 출력 인에이블 신호(SOE), 극성 제어 신호(POL)를 생성한다. 따라서, 소스 출력 인에이블 신호(SOE)는 인에이블 기간 및 블랭크 기간에 관계없이 1수평주기를 가지고 하이 및 로우 신호를 반복하면서 데이터 드라이버(36)로 공급된다. 마찬가지로, 극성 제어 신호(POL)도 인에이블 기간 및 블랭크 기간과 관계없이 극성 반전되면서 데이터 드라이버(36)로 공급된다.The timing controller 38 generates a source output enable signal SOE and a polarity control signal POL using the second data enable signal DEN, the vertical synchronization signal V, and the horizontal synchronization signal V. FIG. . Therefore, the source output enable signal SOE is supplied to the data driver 36 while repeating the high and low signals with one horizontal period irrespective of the enable period and the blank period. Similarly, the polarity control signal POL is also supplied to the data driver 36 with polarity inversion regardless of the enable period and the blank period.

인에이블 기간동안 데이터 드라이버(36)는 소스 스타트 펄스(SSP)(도시되지 않음)를 소스 쉬프트 클럭(SSC)(도시되지 않음)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 드라이버(36)는 샘플링 신호에 응답하여 데이터(data, R,G,B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(36)는 래치된 1라인분의 데이터(R,G,B)를 아날로그 화소 신호로 변환하여 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터 라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(36)는 데이터(R,G,B)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.During the enable period, the data driver 36 shifts the source start pulse SSP (not shown) in accordance with the source shift clock SSC (not shown) to generate a sampling signal. Subsequently, the data driver 36 sequentially inputs and latches data (data, R, G, and B) in predetermined units in response to the sampling signal. The data driver 36 converts the latched one-line data R, G, and B into an analog pixel signal to the data lines DL1 to DLm in the enable period of the source output enable SOE. Will be supplied. In this case, the data driver 36 converts the data R, G, and B into positive or negative pixel signals in response to the polarity control signal POL.

예를 들어, 데이터 드라이버(36)는 극성 제어 신호(POL)에 응답하여 2개의액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(32)이 2도트 인버젼 방식으로 구동되게 한다. 이때, 극성 제어 신호(POL)는 2수평주기 마다 그 극성이 반전된다. 한편, 데이터 드라이버(36)는 극성 제어 신호(POL)에 응답하여 1개의 액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(32)이 도트 인버젼 방식으로 구동되게 할 수 있다. 이때, 극성 제어 신호(POL)는 1수평주기 마다 그 극성이 반전된다.For example, the data driver 36 causes the liquid crystal panel 32 to be driven in a 2-dot inversion manner by causing the pixel signals to be inverted in polarity in units of two liquid crystal cells in response to the polarity control signal POL. At this time, the polarity control signal POL has its polarity reversed every two horizontal periods. On the other hand, the data driver 36 may cause the liquid crystal panel 32 to be driven in a dot inversion manner by inverting the polarity of the pixel signal in units of one liquid crystal cell in response to the polarity control signal POL. At this time, the polarity of the polarity control signal POL is inverted every one horizontal period.

블랭크 기간동안 데이터 드라이버(36)는 타이밍 제어부(38)로부터 화이트 데이터(Wdata)를 공급받는다. 화이트 데이터(Wdata)를 공급받은 데이터 드라이버(36)는 화이트 데이터(Wdata)를 화이트 화소신호로 변환하여 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터 라인들(DL)로 공급한다. 이때, 화이트 화소신호는 극성 제어 신호(POL)에 응답하여 1개 또는 2개의 액정셀 단위로 화이트 화소신호가 극성 반전된다.During the blank period, the data driver 36 receives the white data Wdata from the timing controller 38. The data driver 36 supplied with the white data Wdata converts the white data Wdata into a white pixel signal and supplies the white data Wdata to the data lines DL in an enable period of the source output enable SOE. In this case, the white pixel signal is polarized inverted in units of one or two liquid crystal cells in response to the polarity control signal POL.

전술한 바와 같이 본 발명의 제 1실시예에서는 블랭크 기간동안 극성 제어 신호(POL)에 응답하여 극성이 반전되는 화이트 화소신호를 액정패널(32)로 공급한다. 즉, 본 발명의 제 1실시예에서는 블랭크 기간동안 모든 데이터라인들(DL)에 극성이 반전되는 화이트 화소신호가 공급되게 되고, 이에 따라 기생 캐패시터의 방전양의 차이로 인한 수평 줄무늬 현상을 방지할 수 있다. 다시 말하여, 특정 수직라인에 형성된 액정셀들과 인접된 데이터라인들로 서로 반대 극성을 가짐과 아울러 극성 반전되는 화이트 화소신호가 공급되면 액정셀들 각각에서 동일한 전압변동이 발생되고, 이에 따라 수평 줄무늬 현상을 방지할 수 있다. 아울러, 본 발명에서는블랭크 기간동안 낮은 전압레벨을 가지는 화이트 화소신호를 공급함으로써 불필요한 소비전력의 낭비를 방지할 수 있다.As described above, in the first embodiment of the present invention, the white pixel signal whose polarity is inverted in response to the polarity control signal POL is supplied to the liquid crystal panel 32 during the blank period. That is, in the first embodiment of the present invention, the white pixel signal of which polarity is inverted is supplied to all the data lines DL during the blank period, thereby preventing the horizontal stripe phenomenon due to the difference in the discharge amount of the parasitic capacitor. Can be. In other words, when the white pixel signal having the opposite polarity and the polarity inversion is supplied to the liquid crystal cells formed on the specific vertical line and the adjacent data lines, the same voltage fluctuation is generated in each of the liquid crystal cells, thereby horizontally Streaking can be prevented. In addition, the present invention can prevent unnecessary waste of power consumption by supplying a white pixel signal having a low voltage level during the blank period.

도 6은 본 발명의 제 2실시예에 의한 액정 표시 장치를 나타내는 도면이다.6 is a diagram illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 제 2실시예에 의한 액정 표시 장치는 액정셀들이 액티브 매트릭스 형으로 배열된 액정패널(42)과, 액정패널(42)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(44)와, 액정패널(42)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(46)와, 게이트 드라이버(44)와 데이터 드라이버(46)를 제어하기 위한 타이밍 제어부(48)를 구비한다.Referring to FIG. 6, in the liquid crystal display according to the second exemplary embodiment of the present invention, a liquid crystal panel 42 in which liquid crystal cells are arranged in an active matrix form, and gate lines GL1 to GLn of the liquid crystal panel 42 are disposed. A gate driver 44 for driving, a data driver 46 for driving the data lines DL1 to DLm of the liquid crystal panel 42, and a gate driver 44 for controlling the data driver 46. The timing control part 48 is provided.

액정패널(42)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(50)을 구비한다.The liquid crystal panel 42 includes a thin film transistor TFT formed at each intersection of the gate lines GL1 to GLn and the data lines DL1 to DLm, and a liquid crystal cell 50 connected to the thin film transistor TFT. do.

박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소 신호를 액정셀(50)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(50)에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell 50. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell 50.

액정셀(50)은 등가적으로 액정 용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(50)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(50)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell 50 is equivalently represented by a liquid crystal capacitor and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell 50 further includes a storage capacitor so that the charged pixel signal is stably maintained until the next pixel signal is charged. This storage capacitor is formed between the pixel electrode and the previous gate line. The liquid crystal cell 50 realizes gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the thin film transistor TFT.

게이트 드라이버(44)는 타이밍 제어부(48)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(44)는 게이트라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.The gate driver 44 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE from the timing controller 48. Accordingly, the gate driver 44 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(44)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(44)는 쉬프트 펄스에 응답하여 수평 기간 마다 해당 게이트 라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(44)는 게이트 출력 이네이블 신호(GOE)의 이네이블 기간에만 게이트 하이 전압(VGH)을 출력하게 된다. 그리고, 게이트 드라이버(44)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다.Specifically, the gate driver 44 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. The gate driver 44 supplies the gate high voltage VGH to the corresponding gate line GL every horizontal period in response to the shift pulse. In this case, the gate driver 44 outputs the gate high voltage VGH only during the enable period of the gate output enable signal GOE. The gate driver 44 supplies the gate low voltage VGL to the gate lines GL1 through GLn in the remaining periods when the gate high voltage VGH is not supplied.

데이터 드라이버(46)는 타이밍 제어부(48)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간 마다 1라인분씩의 화소 신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 또한, 데이터 드라이버(46)는 타이밍 제어부(48)로부터의 데이터(data ; R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다. 특히, 데이터 드라이버(46)는 타이밍 제어부로부터 데이터가 공급되지 않는 블랭크 기간동안 메모리(49)에 저장되어 있는 화이트 데이터(Wdata)를 이용하여 화이트 화소신호를 데이터라인들(DL)로 공급한다. 이를 위해, 데이터 드라이버(46)는 화이트 데이터(Wdata)가 저장되는 메모리(49)를 구비한다. 블랭크 기간동안 공급되는 화이트 화소신호는 극성 제어 신호(POL)에 대응하여 극성반전된다.The data driver 46 supplies one line of pixel signals to the data lines DL1 to DLm per horizontal period in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 48. . In addition, the data driver 46 converts and supplies data (data; R, G, and B) from the timing controller 48 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). . In particular, the data driver 46 supplies the white pixel signal to the data lines DL using the white data Wdata stored in the memory 49 during a blank period in which no data is supplied from the timing controller. To this end, the data driver 46 has a memory 49 in which white data Wdata is stored. The white pixel signal supplied during the blank period is polarized inverted corresponding to the polarity control signal POL.

타이밍 제어부(48)는 도시되지 않은 그래픽 카드로부터 수직 동기신호(V), 수평 동기신호(H), 데이터 인에이블 신호(DE) 및 데이터(data) 등을 공급받는다. 이때, 타이밍 제어부(48)는 데이터 인에이블 신호(DE)의 하이기간동안 데이터(data)를 입력받는다.The timing controller 48 receives a vertical synchronizing signal V, a horizontal synchronizing signal H, a data enable signal DE, data, and the like from a graphic card (not shown). In this case, the timing controller 48 receives data during the high period of the data enable signal DE.

동작과정을 도 5를 결부하여 상세히 설명하면, 먼저 수직동기신호(V) 및 수평동기신호(H)를 공급받은 타이밍 제어부(48)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(44)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(46)를 제어하게 된다. 아울러, 타이밍 제어부(48)는 데이터(R, G, B)를 정렬하여 데이터 드라이버(46)에 공급한다.The operation process will be described in detail with reference to FIG. 5. First, the timing controller 48, which receives the vertical synchronization signal V and the horizontal synchronization signal H, generates gate control signals GSP, GSC, and GOE to generate a gate. The driver 44 is controlled and data control signals SSP, SSC, SOE, and POL are generated to control the data driver 46. In addition, the timing controller 48 aligns the data R, G, and B and supplies the data to the data driver 46.

한편, 타이밍 제어부(48)는 데이터 인에이블 신호(DE) 및 수평동기신호(H)를 이용하여 제 2데이터 인에이블 신호(DEN)를 생성한다. 그래픽 카드로부터 데이터가 공급되는 인에이블 기간동안 데이터 인에이블 신호(DE) 신호와 제 2데이터 인에이블 신호(DEN)는 동일 신호를 갖는다. 그리고, 그래픽 카드로부터 데이터가 공급되지 않는 블랭크 기간동안 데이터 인에이블 신호(DE) 신호와 제 2데이터 인에이블신호(DEN)는 서로 상이한 신호를 갖는다. 다시 말하여, 데이터 인에이블 신호(DE)는 블랭크 기간동안 로우 신호를 갖지만, 제 2데이터 인에이블 신호(DEN)는 인에이블 기간에 공급된 신호와 동일 신호를 갖는다. (즉, 제 2데이터 인에이블 신호(DEN)는 블랭크 기간동안에도 하이 및 로우를 반복한다.)Meanwhile, the timing controller 48 generates the second data enable signal DEN by using the data enable signal DE and the horizontal synchronization signal H. During the enable period in which data is supplied from the graphics card, the data enable signal DE signal and the second data enable signal DEN have the same signal. The data enable signal DE and the second data enable signal DEN have different signals during the blank period when no data is supplied from the graphics card. In other words, the data enable signal DE has a low signal during the blank period, but the second data enable signal DEN has the same signal as the signal supplied in the enable period. (I.e., the second data enable signal DEN repeats high and low even during the blank period.)

타이밍 제어부(48)는 제 2데이터 인에이블 신호(DEN), 수직동기신호(V) 및 수평동기신호(H)를 이용하여 소스 출력 인에이블 신호(SOE), 극성 제어 신호(POL)를 생성한다. 따라서, 소스 출력 인에이블 신호(SOE)는 인에이블 기간 및 블랭크 기간에 관계없이 1수평주기를 가지고 하이 및 로우 신호를 반복하면서 데이터 드라이버(46)로 공급된다. 마찬가지로, 극성 제어 신호(POL)도 인에이블 기간 및 블랭크 기간과 관계없이 극성 반전되면서 데이터 드라이버(46)로 공급된다.The timing controller 48 generates a source output enable signal SOE and a polarity control signal POL by using the second data enable signal DEN, the vertical synchronization signal V, and the horizontal synchronization signal H. . Therefore, the source output enable signal SOE is supplied to the data driver 46 while repeating the high and low signals with one horizontal period irrespective of the enable period and the blank period. Similarly, the polarity control signal POL is also supplied to the data driver 46 with polarity inversion regardless of the enable period and the blank period.

인에이블 기간동안 데이터 드라이버(46)는 소스 스타트 펄스(SSP)(도시되지 않음)를 소스 쉬프트 클럭(SSC)(도시되지 않음)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 드라이버(46)는 샘플링 신호에 응답하여 타이밍 제어부(48)로부터 공급된 데이터(data, R,G,B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(46)는 래치된 1라인분의 데이터(R,G,B)를 아날로그 화소 신호로 변환하여 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터 라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(46)는 데이터(R,G,B)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.During the enable period, the data driver 46 shifts the source start pulse SSP (not shown) in accordance with the source shift clock SSC (not shown) to generate a sampling signal. Subsequently, the data driver 46 sequentially inputs and latches data (data, R, G, and B) supplied from the timing controller 48 in predetermined units in response to the sampling signal. The data driver 46 converts the latched one line of data R, G, and B into an analog pixel signal to the data lines DL1 to DLm in the enable period of the source output enable SOE. Will be supplied. In this case, the data driver 46 converts the data R, G, and B into positive or negative pixel signals in response to the polarity control signal POL.

예를 들어, 데이터 드라이버(46)는 극성 제어 신호(POL)에 응답하여 2개의액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(42)이 2도트 인버젼 방식으로 구동되게 한다. 이때, 극성 제어 신호(POL)는 2수평주기 마다 그 극성이 반전된다. 한편, 데이터 드라이버(46)는 극성 제어 신호(POL)에 응답하여 1개의 액정셀 단위로 화소신호가 극성 반전되게 함으로써 액정패널(42)이 도트 인버젼 방식으로 구동되게 할 수 있다. 이때, 극성 제어 신호(POL)는 1수평주기 마다 그 극성이 반전된다.For example, the data driver 46 causes the liquid crystal panel 42 to be driven in a 2-dot inversion manner by causing the pixel signals to be polarized inverted in units of two liquid crystal cells in response to the polarity control signal POL. At this time, the polarity control signal POL has its polarity reversed every two horizontal periods. On the other hand, the data driver 46 may cause the liquid crystal panel 42 to be driven in a dot inversion manner by inverting the polarity of the pixel signal in units of one liquid crystal cell in response to the polarity control signal POL. At this time, the polarity of the polarity control signal POL is inverted every one horizontal period.

타이밍 제어부로부터 데이터가 공급되지 않는 블랭크 기간동안 데이터 드라이버(46)는 메모리(49)에 저장되어 있는 화이트 데이터(Wdata)를 화이트 화소신호로 변환하여 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터 라인들(DL)로 공급한다. 이를 상세히 설명하면, 데이터 드라이버(46)는 타이밍 제어부(48)로부터 공급되는 데이터 인에이블 신호(DE)를 이용하여 블랭크 기간을 판단하고, 이 블랭크 기간동안 자신의 메모리(49)에 저장된 화이트 데이터(Wdata)를 화이트 화소신호로 변환한다. 변환된 화이트 화소신호는 소스 출력 인에이블(SOE)의 인에이블 기간에 데이터 라인들(DL)로 공급된다. 이때, 화이트 화소신호는 극성 제어 신호(POL)에 응답하여 1개 또는 2개의 액정셀 단위로 화이트 화소신호가 극성 반전된다.During a blank period in which no data is supplied from the timing controller, the data driver 46 converts the white data Wdata stored in the memory 49 into a white pixel signal, thereby converting the data into the enable period of the source output enable SOE. Supply to lines DL. In detail, the data driver 46 determines the blank period by using the data enable signal DE supplied from the timing controller 48, and the white data (stored in the memory 49 of the blank period 49) during the blank period. Wdata) is converted into a white pixel signal. The converted white pixel signal is supplied to the data lines DL in an enable period of the source output enable SOE. In this case, the white pixel signal is polarized inverted in units of one or two liquid crystal cells in response to the polarity control signal POL.

전술한 바와 같이 본 발명의 제 2실시예에서는 블랭크 기간동안 극성 제어 신호(POL)에 응답하여 극성이 반전되는 화이트 화소신호를 액정패널(42)로 공급한다. 즉, 본 발명의 제 2실시예에서는 블랭크 기간동안 모든 데이터라인들(DL)에 극성이 반전되는 화이트 화소신호가 공급되게 되고, 이에 따라 기생 캐패시터의 방전양의 차이로 인한 수평 줄무늬 현상을 방지할 수 있다. 다시 말하여, 특정 수직라인에 형성된 액정셀들과 인접된 데이터라인들로 서로 반대 극성을 가짐과 아울러 극성 반전되는 화이트 화소신호가 공급되면 액정셀들 각각에서 동일한 전압변동이 발생되고, 이에 따라 수평 줄무늬 현상을 방지할 수 있다. 아울러, 본 발명에서는 블랭크 기간동안 낮은 전압레벨을 가지는 화이트 화소신호를 공급함으로써 불필요한 소비전력의 낭비를 방지할 수 있다.As described above, in the second embodiment of the present invention, the white pixel signal whose polarity is inverted in response to the polarity control signal POL is supplied to the liquid crystal panel 42 during the blank period. That is, in the second exemplary embodiment of the present invention, the white pixel signal of which polarity is inverted is supplied to all data lines DL during the blank period, thereby preventing the horizontal streaks due to the difference in the discharge amount of the parasitic capacitor. Can be. In other words, when the white pixel signal having the opposite polarity and the polarity inversion is supplied to the liquid crystal cells formed on the specific vertical line and the adjacent data lines, the same voltage fluctuation is generated in each of the liquid crystal cells, thereby horizontally Streaking can be prevented. In addition, the present invention can prevent unnecessary waste of power consumption by supplying a white pixel signal having a low voltage level during the blank period.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 의하면 그래픽 카드로부터 데이터가 공급되지 않는 블랭크 기간동안 데이터라인들로 극성 반전되는 화이트 화소신호가 공급된다. 이와 같이 블랭크 기간동안 극성이 반전되는 화이트 화소신호가 공급되면 액정셀들의 전압변동량을 일정하게 유지할 수 있고, 이에 따라 수평 줄무늬 현상을 방지할 수 있다. 또한, 블랭크 기간동안 낮은 전압레벨을 가지는 화이트 화소신호가 공급됨으로써 불필요한 소비전력이 낭비되는 것을 방지할 수 있다.As described above, according to the liquid crystal display and the driving method thereof according to the present invention, a white pixel signal which is polarized inverted into the data lines is supplied during a blank period in which no data is supplied from the graphics card. As such, when the white pixel signal having the inverted polarity is supplied during the blank period, the voltage variation of the liquid crystal cells can be kept constant, thereby preventing horizontal streaks. In addition, since white pixel signals having a low voltage level are supplied during the blank period, unnecessary power consumption can be prevented from being wasted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (8)

도트 인버젼 방식 및 2도트 인버젼 방식 중 어느 하나의 방식으로 구동되는 액정 표시 장치에 있어서;A liquid crystal display device driven by any one of a dot inversion method and a 2-dot inversion method; 게이트 라인들과 데이터 라인들의 교차부에 위치되는 다수의 액정셀들을 포함하는 액정패널과;A liquid crystal panel including a plurality of liquid crystal cells positioned at intersections of gate lines and data lines; 인에이블 공급기간에서 상기 액정셀들에 유효 화소신호를 상기 인버젼 방식으로 공급하고, 블랭크 기간에서 상기 데이터 라인들에 더미 화소신호를 상기 인버젼 방식으로 공급하기 위한 패널 구동부를 구비하는 것을 특징으로 하는 액정 표시 장치.And a panel driver for supplying the effective pixel signal to the liquid crystal cells in the enable supply period in the inversion method and supplying the dummy pixel signal to the data lines in the inversion method in the blank period. Liquid crystal display. 제 1항에 있어서,The method of claim 1, 상기 패널 구동부는The panel driver 상기 인에이블 공급기간 동안 상기 게이트라인들을 순차적으로 구동시키는 게이트 드라이버와;A gate driver for sequentially driving the gate lines during the enable supply period; 상기 인에이블 공급기간 동안 상기 유효 화소신호를 상기 데이터라인들에 공급하고, 상기 블랭크 기간 동안 상기 더미 화소신호를 상기 데이터라인들에 공급하기 위한 데이터 드라이버와;A data driver for supplying the valid pixel signal to the data lines during the enable supply period, and for supplying the dummy pixel signal to the data lines during the blank period; 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 제어신호를 각각 공급함과 아울러 외부로부터 공급되는 유효 화소데이터를 상기 인에이블 공급기간동안 상기 데이터 드라이버로 공급하기 위한 타이밍 제어부를 구비하는 것을 특징으로 하는 액정 표시 장치.And a timing controller for supplying control signals for controlling the gate driver and the data driver, respectively, and for supplying effective pixel data supplied from the outside to the data driver during the enable supply period. . 제 2항에 있어서,The method of claim 2, 타이밍 제어부는 블랭크 기간동안 상기 더미 화소신호로 이용되는 화이트 데이터가 저장되는 메모리를 구비하고,The timing controller includes a memory in which white data used as the dummy pixel signal is stored during a blank period, 상기 메모리에 저장된 화이트 데이터는 상기 블랭크 기간동안 상기 데이터 드라이버로 공급되는 것을 특징으로 하는 액정 표시 장치.And white data stored in the memory is supplied to the data driver during the blank period. 제 3항에 있어서,The method of claim 3, wherein 상기 데이터 드라이버는 상기 화이트 데이터를 아날로그 신호인 상기 더미 화소신호로 변환하여 상기 데이터라인들로 공급하는 것을 특징으로 하는 액정 표시 장치.And the data driver converts the white data into the dummy pixel signal, which is an analog signal, and supplies the white data to the data lines. 제 2항에 있어서,The method of claim 2, 상기 데이터 드라이버는 상기 블랭크 기간동안 상기 더미 화소신호로 이용되는 화이트 데이터가 저장되는 메모리를 구비하고,The data driver includes a memory in which white data used as the dummy pixel signal is stored during the blank period. 상기 메모리에 저장된 화이트 데이터를 상기 블랭크 기간동안 상기 더미 화소신호 변환하여 상기 데이터 라인들로 공급하는 것을 특징으로 하는 액정 표시 장치.And converting the dummy pixel signal into white data stored in the memory during the blank period. 제 2항에 있어서,The method of claim 2, 상기 타이밍 제어부는 상기 인버젼 방식으로 상기 더미 화소신호가 상기 데이터라인들로 공급될 수 있도록 상기 인에이블 및 블랭크 기간동안 동일한 극성 제어 신호 및 소스 출력 인에이블 신호를 상기 데이터 드라이버로 공급하는 것을 특징으로 하는 액정 표시 장치.The timing controller supplies the same polarity control signal and the source output enable signal to the data driver during the enable and blank periods so that the dummy pixel signal can be supplied to the data lines in the inversion scheme. Liquid crystal display. 도트 인버젼 방식 및 2도트 인버젼 방식 중 어느 하나의 방식으로 구동되는 액정 표시 장치의 구동방법에 있어서,In the driving method of the liquid crystal display device driven by any one of a dot inversion method and a 2-dot inversion method, 인에이블 공급기간동안 액정셀들에 유효 화소신호가 상기 인버젼 방식으로 공급되는 단계와,Supplying a valid pixel signal to the liquid crystal cells during the enable supply period in the inversion manner; 블랭크 기간동안 데이터 라인들로 더미 화소신호가 상기 인버젼 방식으로 공급되는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동방법.And supplying the dummy pixel signal to the data lines in the inversion manner during the blank period. 제 7항에 있어서,The method of claim 7, wherein 상기 더미 화소신호는 화이트 화소신호인 것을 특징으로 하는 액정 표시 장치의 구동방법.And the dummy pixel signal is a white pixel signal.
KR1020020080222A 2002-12-16 2002-12-16 Liquid crystal display and method of driving the same KR20040052351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020080222A KR20040052351A (en) 2002-12-16 2002-12-16 Liquid crystal display and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080222A KR20040052351A (en) 2002-12-16 2002-12-16 Liquid crystal display and method of driving the same

Publications (1)

Publication Number Publication Date
KR20040052351A true KR20040052351A (en) 2004-06-23

Family

ID=37346024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080222A KR20040052351A (en) 2002-12-16 2002-12-16 Liquid crystal display and method of driving the same

Country Status (1)

Country Link
KR (1) KR20040052351A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010482A2 (en) * 2005-07-20 2007-01-25 Koninklijke Philips Electronics N.V. Display devices and driving method therefor
US9601075B2 (en) 2014-01-08 2017-03-21 Samsung Display Co., Ltd. Display panel, method of manufacturing the display panel and display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010482A2 (en) * 2005-07-20 2007-01-25 Koninklijke Philips Electronics N.V. Display devices and driving method therefor
WO2007010482A3 (en) * 2005-07-20 2007-05-10 Koninkl Philips Electronics Nv Display devices and driving method therefor
US9601075B2 (en) 2014-01-08 2017-03-21 Samsung Display Co., Ltd. Display panel, method of manufacturing the display panel and display apparatus

Similar Documents

Publication Publication Date Title
KR101263507B1 (en) LCD and driving method thereof
KR20080070950A (en) Lcd and drive method thereof
KR100851208B1 (en) Liquid crystal display and driving method thereof
KR100496543B1 (en) Liquid crystal display and method of driving the same
KR100480180B1 (en) Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same
KR101308442B1 (en) LCD and drive method thereof
KR20080049319A (en) Lcd and drive method thereof
KR20030095112A (en) Method and apparatus for driving liquid crystal display device
KR101186018B1 (en) LCD and drive method thereof
KR101117991B1 (en) Apparatus for driving liquid crystal display device
KR100947770B1 (en) Liquid crystal display device and method of dirving the same
KR20070071725A (en) Apparatus for driving lcd
KR20040052351A (en) Liquid crystal display and method of driving the same
KR102050432B1 (en) Liquid crystal display device and method for driving the same
KR100914778B1 (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR101264702B1 (en) LCD and drive method thereof
KR101097643B1 (en) Liquid crystal display device and method for driving the same
KR20070121284A (en) Lcd and driving method thereof
KR100631118B1 (en) Liquid crystal display and method of dirving the same
KR100848958B1 (en) Liquid Crystal Display Device And Driving Method Thereof
KR20040043214A (en) Apparatus and method of driving liquid crystal display
KR100680057B1 (en) Method and apparatus for precharging liquid crystal display
KR20070030344A (en) Liquid crystal display and driving method thereof
KR20070037105A (en) Liquid crystal display and method for manufacturing the same
KR101037083B1 (en) Apparatus and method for driving of liquid crystal display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid