KR20040047807A

KR20040047807A - 다중 캐리어 위상 변조 신호의 복조

Info

Publication number: KR20040047807A
Application number: KR10-2004-7003367A
Authority: KR
Inventors: 로날드 스크로파노
Original assignee: 리튼시스템즈인크
Priority date: 2001-09-06
Filing date: 2002-09-04
Publication date: 2004-06-05
Also published as: US20030063679A1; WO2003024047A2; AU2002332824B2; EP1423956A2; WO2003024047A3; DE60235280D1; CA2459260A1; NO20040937D0; JP2005516434A; US6944231B2; JP3970842B2; NO20040937L; EP1423956B1

Abstract

수신된 다중 캐리어 위상 변조 신호에 푸리에 변환이 적용(205)된다. 변환의 출력은 다중 캐리어들과 연계된 실수 및 허수 엘리먼트들을 포함한다. 이들 엘리먼트들은 원하는 신호의 구적(Q) 및 인페이즈(I) 성분들을 위한 크기(209) 및 부호(211)를 제공하도록 처리된다. 다중 캐리어들상에 위상 변조 및 전송된 원래 얻어진 신호들을 근사하는 원하는 출력 신호를 산출하도록 Q 및 I가 처리된다.

Description

다중 캐리어 위상 변조 신호의 복조{Demodulation of multiple-carrier phase-modulated signals}

광섬유 센서 시스템들은 광 신호의 위상으로 관심 정보를 전송하기 위해 위상 변조 캐리어들을 사용한다. 이 캐리어는 압력 감지 광 센서에 의해 사용되는 광파의 시누소이달 위상 변조로서 명시된다. 광 센서에 의해 변환된 압력 정보는 광 신호에 부가적 위상 변조를 추가한다. 광 신호가 일반적으로 광 섬유 매체를 경유하여 원격 위치에 수신될 때, 복조로서 공지된 프로세스에서 압력 정보가 광 신호로부터 추출된다.

복조는 광 신호의 전기 신호로의 변환을 수반한다. 디지털 지향 시스템들에서, 아날로그 전기 신호는 아날로그-대-디지털(A/D) 변환기를 통과하고, 그 후, 원하는 압력 정보가 디지털 수단을 경유하여 추출된다. 주파수 분할 합파(FDM) 시스템에서, 다수의 광 캐리어들이 센서들의 어레이를 통해 조합된다. 결과적인 전기신호는 매우 복잡하다. 이 상황은 다수의 캐리어들 또는 채널들이 단일 도전체상에서 전송되는 주파수 변조(FM) 케이블 시스템과 유사하다. FM 신호를 복조할 때, 종래의 프로세스는 헤테로다잉(heterodyning)이라 불려진다.

헤테로다잉과 유사하지만, 광 센서 시스템을 복조하는 종래의 프로세스는 호모다잉(hemodying)이라 불려진다. 다수의 캐리어들을 가진 신호를 추출하기 위해 호모다잉을 사용하는 프로세스는 매우 프로세스 집약적이다. 합파된 캐리어들 각각을 위해 두 개의 혼합기들이 사용된다. 이들 혼합기들은 캐리어 신호의 제 1 및 제 2 하모닉들을 기저대역으로 하강 변환한다. 혼합 프로세스는 여과 제거되어야만 하는 다양한 부적합한 하모닉들을 생성한다. 원하는 인페이즈(in-phase) 및 구적 신호를 복구하기 위해 일련의 저역 통과 여과 스테이지들이 사용된다. 이런 프로세스가 MHz 범위의 캐리어 신호들에 수행될 때, 혼합 및 여과를 수행하는 프로세서는 초당 수십억의 수학적 연산들을 수행할 필요가 있다. 비록, 이런 프로세스가 불가능하지는 않지만, 작은 공간내에 설치되고, 낮은 전력을 소모하는 하드웨어로 이런 프로세스를 이행하는 것은 어렵다.

따라서, 공지된 방법들에 비교할 때, 감소된 계산량을 사용하면서, 원하지 않는 신호들을 생성하지 않는 다중 캐리어 위상 변조 신호들을 복조하는 방법 및 이를 위한 장치에 대한 필요성이 존재한다.

본 발명은 다중 캐리어 위상 변조 신호들의 복조를 비제한적으로 포함하는 통신에 관한 것이다.

도 1은 본 발명과 연계된 통신 시스템의 블록도.

도 2는 본 발명과 연계된 다중 캐리어 위상 변조 신호들의 복조 방법을 도시하는 흐름도.

도 3은 본 발명에 따른 다중 주파수 캐리어들을 예시하는 도면.

다중 캐리어 위상 변조 신호들을 복조하는 방법은 다중 캐리어 위상 변조 신호를 수신하는 단계 및 이 다중 캐리어 위상 변조 신호를 아날로그로부터 디지털로 변환하여 디지털 신호를 산출하는 단계를 포함한다. 이 디지털 신호에 푸리에 변환이 수행되어 n번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들을 산출하며, 여기서, n은 정수이다. n 번째 캐리어를 위한 인페이즈 성분의 크기 및 n 번째 캐리어를 위한 구적 성분의 크기가 이 n 번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들로부터 결정된다. n 번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들의 제 1 부분집합으로부터의 n 번째 캐리어를 위한 인페이즈 성분을 위해 부호가 형성된다. n 번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들의 제 2 부분집합으로부터 n 번째 캐리어를 위한 구적 성분을 위해 부호가 형성된다. 인페이즈 성분 및 구적 성분은 n 번째 캐리어와 연계된 출력 신호를 산출하도록 처리된다.

이하는 수신된 다중 캐리어 위상 변조 신호에 푸리에 변환을 적용하는 방법및 이를 위한 장치를 설명한다. 변환의 출력은 다중 캐리어들과 연계된 실수 및 허수 엘리먼트들을 포함한다. 이들 엘리먼트들은 원하는 신호의 구적(Q) 및 인페이즈(I) 성분들을 위한 크기 및 부호를 제공하도록 처리된다. Q 및 I는 다중 캐리어들상에 위상 변조 및 전송된 원래 얻어진 신호들을 근사하는 원하는 출력 신호를 산출하도록 처리된다.

통신 시스템의 블록도가 도 1에 도시되어 있다. 비록 도 1의 시스템이 광 통신 시스템으로서 도시되어 있지만, 본 발명의 원리들은 라디오 주파수(RF) 통신 시스템들 또는 다중 캐리어 위상 변조 신호들을 사용하는 시스템들의 다른 유형들에 성공적으로 적용될 수 있다. 다중 캐리어 생성기(101)는 일반적으로는, 센서 어레이(103)내의 복수의 센서들 각각에 대하여 하나씩, 복수의 캐리어들을 생성한다. 센서 어레이(103)내의 각 센서들은 데이터를 수신 또는 감지하고, 그 후, 센서는 이 데이터를 캐리어들 중 하나 상으로 비례 변조한다. 센서들은 데이터를 수신하고 광 출력 신호를 생성하는 광 센서일 수 있다. 센서 어레이(103)내의 센서들로부터의 출력들은 송신기(105)에 입력된다. 광학적 예에 대하여, 송신기(105)는 통신 매체(107)를 통한 전송을 위해 센서 어레이(103)의 신호들을 조합하고, 이들을 함께 결합하며, 이 통신 매체는 광 데이터를 위해서는 광섬유 케이블 같은 광 매체(107) 또는 송신기가 레이저인 경우에는 공기 또는 공간이다.

본 발명은 고체이든, 액체이든, 또는 가스이든, RF, 유선, 음성 등 같은 다른 전송 매체 및 전송 디바이스들에 적용할 수 있다. RF 신호가 전송되는 경우에, 송신기(105)는 RF 기술에 공지된 디바이스들에 의해 생성된 다중 캐리어 위상 변조신호들을 공중으로 수신 및 전송하는 RF 송신기이다. 송신기(105)는 주파수들 및/또는 시간슬롯들 같은 적절한 통신 채널들(107)로 RF 신호를 전송하기 위해 적절한 증폭을 제공한다. 유사한 조절들이 다른 전송 유형들에 대해서 이루어진다.

다중 캐리어 위상 변조 신호는 신호를 복조하는 복조기(109)에 수신된다. 복조기(109)는 필요시 광 신호를 전기 신호로 변환하는 편파 다이버시티 검출기(PDD)(111)를 포함할 수 있다. 선택적 증폭 및 안티-알리아싱 필터(113)는 소정의 필요한 증폭/감쇠 또는 안티 알리아싱 기능들을 제공한다. 아날로그-대-디지털(A/D) 변환기(115)는 본 기술에 공지된 바와 같이 신호를 아날로그 신호로부터 디지털 신호로 변환한다. 다수의 A/D 변환기들(115)이 사용될 수 있다. 고속 푸리에 변환기(117)는 고속 푸리에 변환(FFT)을 취하며, 이는 본 기술에 공지된 바와 같이 이산 푸리에 변환(DFT)의 고속 알고리즘 버전이다. 대안적으로 FFT 대신 DFT가 사용될 수 있다.

FFT(117)의 출력은 주파수 빈(bin) 선택기(119)에 입력되며, 이는 FFT 출력 데이터를 취하고 각 캐리어의 제 1 하모닉 및 제 2 하모닉과 연계된 주파수 빈들내에 이를 배치한다. 주파수 빈은 그 주파수를 위한 FFT에 의해 출력된 복소수에 대응하는 스펙트럴 주파수이다. FFT는 FFT의 크기 만큼 많은 주파수 빈들을 출력한다. 예로서, 256-지점 FFT는 256 주파수 빈들내의 256 스펙트럴 값들에 대응하는 256 복소수들을 출력한다.

크기 블록(121)(크기 결정기)은 각 캐리어를 위한 인페이즈(I) 및 구적(Q) 신호 성분들의 크기를 결정한다. 캐리어를 위한 인페이즈(I) 신호 값은 캐리어의제 2 하모닉과 연계된 주파수 빈으로부터 결정되고, 구적(Q) 신호는 캐리어의 제 1 하모닉과 연계된 주파수 빈 데이터로부터 결정된다. 부호 블록(123)(인페이즈 부호 형성기 및 구적 부호 형성기)은 I 및 Q를 위한 부호를 형성하는 단일 블록 또는 별개의 블록들일 수 있다. 캘리브레이션 경로(125)는 FFT 출력을 수신하고, 선택적으로 부호 블록(123)내에서 발생하는 부호 결정 프로세스에 유용할 수 있는 다양한 캘리브레이션 기능들을 수행한다. 주파수 빈 선택기(119), 크기 블록(121), 부호 블록(123) 및 캘리브레이션 경로(125)의 기능성에 대한 부가적인 세부사항들은 후술될 것이다. Q/I 몫의 아크탄젠트(127)를 취하는 프로세스는 원하는 복구된 신호를 산출한다. 수신된 신호에 대한 부가적인 처리도 수행될 수 있다.

다중 캐리어 위상 변조 신호로부터 n 번째 캐리어를 위한 신호(Φ_n(t))를 복구하기를 원하기 때문에, n 번째 캐리어를 위한 Φ_n(t)를 결정하기 위해 Q_n(t)와 I_n(t)를 획득하는 방식을 보이기 위해 이하가 제공된다.

[수학식 1]

V= A+Bcos(Ccosωt+Φ(t))

여기서 :

V = 신호의 전압

A = 전압의 DC(직류) 편위 성분

B = 전압의 시간 변화부의 피크 진폭

C = 위상 생성된 캐리어의 변조 깊이

ω = 변조 주파수

t = 시간 및

Φ(t) = 복구될 관심 신호

주파수 분할 합파(FDM) 시스템에서, 다중 캐리어 신호들이 존재하며, 각 캐리어 신호는 동시에 상기 방정식을 준수한다. 수학식 1을 다중 캐리어 시스템에 적용하는 것은, 이하를 산출한다

[수학식 2]

V_n= A_n+B_ncos(C_ncosω_nt+Φ_n(t))

여기서 :

V_n= n 번째 캐리어 신호의 전압

A_n= n 번째 캐리어 전압의 DC(직류) 편위 성분

B_n= n 번째 캐리어 전압의 시간 변화부의 피크 진폭

C_n= n 번째 위상 생성된 캐리어의 변조 깊이

ω_n= n 번째 캐리어의 변조 주파수

t = 시간 및

Φ_n(t) = 복구될 n 번째 캐리어 상의 관심 신호

도전체 같은 단일 통신 매체상에 존재할 때 조합된 신호는 하기와 같다 :

[수학식 3]

여기서 :

S = 모든 캐리어들의 조합된 신호

N = 캐리어들의 총 수, 및

V_n= n 번째 캐리어의 유도된 전압.

수학식 2는 Bessel 함수들을 사용하여 하기와 같이 다시 씌어질 수 있다 :

[수학식 4]

여기서 :

V_n= n 번째 캐리어 신호의 전압

A_n= n 번째 캐리어 전압의 DC(직류) 편위 성분

B_n= n 번째 캐리어 전압의 시간 변화부의 피크 진폭

C_n= n 번째 위상 생성된 캐리어의 변조 깊이

ω_n= n 번째 캐리어의 변조 주파수

t = 시간

Φ_n(t) = 복구될 n 번째 캐리어 상의 관심 신호 및

J_k= k 번째 차수의 제 1 종류의 Bessel 함수

수학식 4로부터 cosΦ_n(t) 및 sinΦ_n(t)을 제거하는 것은 관심 신호인 Φ_n(t)을 획득하는 것을 돕는다. 사인 및 코사인 항들에 아크탄젠트 함수를 적용함으로써, 원하는 신호 Φ_n(t)은 복구될 수 있다 :

[수학식 5]

Φ_n(t) = arctan(sinΦ_n(t)/cosΦ_n(t))

수학식 5의 코사인 및 사인 항들은 일반적으로 각각 인페이즈 및 구적 항들(I 및 Q)이라 불려진다. 따라서, I_n(t) = cosΦ_n(t)이고, Q_n(t) = sinΦ_n(t)이다. 이들 등가체를 수학식 5에 치환하면 이하를 산출한다 :

[수학식 6]

Φ_n(t) = arctan(Q_n(t)/I_n(t))

따라서, Q_n(t)와 I_n(t)를 발견하고, 그 몫의 아크탄젠트를 취하는 것은 n 번째 캐리어를 위한 원하는 신호 Q_n(t)를 산출한다.

수학식 4는 인페이즈 항이 ω_n의 우수(even) 하모닉들의 합으로 승산되고, 구적 항이 관련된 Bessel 함수들 및 ω_n의 기수 하모닉들의 합으로 승산된다는 것을 보여준다. 수학식 4의 합들이 무한으로 가기 때문에, 다수의 항들이 원하는 I 및 Q항들을 추출하기 위해 사용될 수 있다. 일반적으로, ω_n의 제 1 하모닉(즉, ω_n자체)과 그 제 2 하모닉(2ω_n)이 사용된다. 관심 항들을 유리하기 위해, 수학식 4의 나머지 항들은 일반적으로 소거된다.

인페이즈 및 구적 항들 사이의 전력의 평활한 균형을 갖도록 하기 위해, C_n를 위한 값은 일반적으로, J₂(C_n)와 J₁(C_n)이 같아지도록 선택된다. 이 양태에 적합한 값은 모든 n에 대하여 C_n= 2.62987이다. J₂(C_n) 및 J₁(C_n)의 실제 함수값은 이들이 동일한 한 중요하지 않으며, 그 이유는 아크탄젠트는 I와 Q의 비율을 취하고, J₂(C_n)와 J₁(C_n)의 실제 값은 소거되기 때문이다.

일반적으로 변조 깊이라 불려지는 C_n을 관리하고, DC(또는 0 주파수) 항들을 포함하는 수학식 4의 원하지 않는 항들을 소거하는 것에 의해, 인페이즈 및 구적 항들이 복구될 수 있다. 변조 깊이의 적절한 관리는 I 및 Q의 균형이라 불려지는 것에 직접적인 영향을 준다. 시간에 걸친 I 및 Q의 평균 크기는 동일한 것이 적합하며, 그 이외에, 수학식 5의 아크탄젠트 함수는 정확한 결과를 생성할 수 없다. 호모다인 접근법 및 FFT 접근법을 위한 I 및 Q의 균형의 관리를 위한 기술은 유사하다. 마찬가지로, 아크탄젠트 함수의 사용 및 I 및 Q가 얻어진 이후 최종적으로 원하는 데이터를 생성하기 위해 필요한 다른 후속 처리는 양 접근법에서 동일하다. 그러나, 수학식 4로부터의 I 및 Q의 획득은 FCM 시스템의 FFT 접근법을 사용하는 것은 호모다인 접근법과 다르다.

호모다인 및 FFT 접근법들은 일반적으로 시스템내의 최고 캐리어 주파수의 2 번째 하모닉 위의 대부분의 하모닉들을 제거하는 아날로그 프론트 엔드 필터로 시작한다. 종래의 헤테로다잉 라디오 시스템에서 수행되는 프로세스와 유사한 바와 같이, 호모다인 시스템은 결과를 DC로 스펙트럼적으로 이동시키기 위해 각 캐리어들과 그 2 번째 하모닉의 실수 혼합을 수행한다. DC로 이를 스펙트럼적으로 하강 이동시키기 위한 신호의 실수 혼합(실수 혼합은 복소수들과의 승산을 수행하는 복소 혼합과는 반대로 실수들과의 승산을 수행한다)은 또한 2배 주파수로 원하지 않는 신호를 생성하는 합산 항을 생성한다. 이들 원하지 않는 합산 항들은 일반적으로 저역 통과 필터로 필터링 제거된다. 호모다인형 FDM 시스템은 공통 도전체상에 존재하는 각 캐리어를 위해 두 개의 혼합기와 두 세트의 저역 통과 필터들을 필요로한다. 비록, 이는 디지털 환경에서 일반적으로 수행되지만, 호모다인 접근법은 아날로그 환경에서 수행될 수 있다. 디지털 호모다인 및 FFT 접근법들 양자 모두는 일반적으로 그 수신기들에서 아날로그 대 디지털 변환기들을 사용한다. 그러나, FFT 접근법은 혼합 연산들을 수행하지 않으며, 따라서, 필터링 제거될 필요가 있는 원하지 않는 합산 항들이 생성되지 않는다. 캐리어들 및 그 2 번째 하모닉들이 그들을 DC로 일차 스펙트럼 이동시킬 필요 없이 사용된다.

다중 캐리어 위상 변조 신호를 복조하는 방법을 보여주는 흐름도가 도 2에 도시되어 있다. 단계 201에서, 다중 캐리어 위상 변조 신호가 수신 및 샘플된다. 복조 프로세스는 예로서, PDD(111)를 적용하고, 수신된 신호를 증폭하고, 안티 알리아싱 필터(113)를 적용하고 및/또는 아날로그-대-디지털(A/D) 변환기(115)를 사용하는 것을 포함할 수 있다. 여기에 설명된 예에서, 데이터는 수학식 3으로 표현될 수 있는 바와 같이 A/D 변환기(115)에 의해 출력된 디지털 데이터이다. 단계 203에서, 디지털 데이터는 M 샘플들이 얻어질 때까지 수집된다. M은 그 값이 후술될 정수이다.

단계 205에서, 크기 M의 푸리에 변환이 수행된다. 푸리에 변환은 DFT 또는 FFT일 수 있다. 연산적 효율을 위해, 본 기술 분야에 잘 알려진 바와 같이, FFT가 사용된다. FFT 프로세스의 예는 E. Oran Brigham의 서명이 "고속 푸리에 변환(Prentic-Hall, Inc., Englewood Cliffs, NJ, 1974)"인 서적에 기술되어 있다. FFT는 기록된 바와 같이 수학식 7의 무작위(brute force) 사정 없이 동시에 아래의 수학식 7의 가능한 출력들 모두를 연산하기 위해 연산적으로 효율적인 방식이다. DFT/FFT 프로세스의 출력은 n 번째 캐리어들 각각과 연계된 복수의 실수 및 허수 엘리먼트들이다. 이 프로세스의 예의 세부사항들은 하기와 같다.

시간 도메인으로부터 주파수 도메인으로의 변환의 예는 하기와 같다 :

[수학식 7]

여기서 :

M = DFT/FFT의 크기라 일반적으로 불려지는, DFT/FFT를 계산하기 위해 사용될 시간 도메인의 입력 샘플들의 수

p = 샘플 인덱스; 샘플 0으로서 표시된 제 1 입력 샘플에 대한 0과 M-1 사이의 정수

T = 입력 샘플들 사이의 시간 주기

g(pT) = 시간 pT에서의 p 번째 시간 도메인 샘플(복소수 또는 실수일 수 있음)

h = 출력 주파수 빈 인덱스이며, 0과 M-1 사이의 정수임

h/MT = h 번째 빈에 의해 표현된 주파수, 및

G(h/MT) = h 번째 주파수 빈내의 복소 페이저를 나타내는 복소수 값.

샘플 레이트 주파수(F_s)가 종종 T 대신 사용되며, 이는 하기와 같이 표현된다.

[수학식 8]

F_s= 1.0/T

T가 초인 경우에, F_s는 Hz이다.

FFT를 사용한 최적화된 결과들, 예로서, 여과 제거될 필요가 있는 결과적인 잉여 노이즈 항들이 없는 최소 계산들을 위해, M은 각 캐리어의 주파수 및 각 캐리어의 제 2 하모닉의 주파수가 FFT 출력 빈의 주파수와 일치하도록 선택된다(또는 캐리어들이 선택될 수 있음). 이 최적화된 결과를 위해, 수학식 4로부터의 각 ω_n은 하기와 같이 표현된다 :

[수학식 9]

ω_n= 2π(h_n/M)F_s

여기서, h_n은 0≤h_n≤(M/2)-1인 정수.

ω_n의 제 2 하모닉, 즉, 2ω_n이 하나의 빈 내에 들고, 수학식 9가 충족될 때, 즉, 2ω_n=2π(h_n/M)F_s일 때, 부가적인 이득이 얻어진다. 달리 말해서, 주파수내의 빈 폭 또는 DFT의 출력의 주파수 해상도인, 모든 캐리어 주파수들 및 그 제 2 하모닉들이 2π(1.0/M)F_s의 정수 배수들일 때, DFT/FFT 계산들은 최적화된다.

주파수 캐리어들의 선택의 예를 예시하는 도면이 도 3에 도시되어 있다. 보다 큰 수의 캐리어들 및 다양한 다른 대역폭들이 사용될 수 있지만, 이 예는 3 주파수 캐리어들을 예시한다. 예시적 주파수 다이어그램은 3 캐리어 주파수들, f₁=3.0MHz, f₂=3.4MHz 및 f₃=3.8MHz를 예시한다. 이 예에서, 각 채널을 위한 대역폭은 각 주파수에 대하여 400KHz이다. 캐리어들 f₁, f₂및 f₃을 위한 제 2 하모닉들도 도면에 2f₁=6.0MHz, 2f₂=6.8MHz 및 f₃=7.6MHz로서 각각 도시되어 있다.

DFT/FFT에 대한 입력이 실수이기 때문에, 모든 허수 성분들은 0이며, 따라서, h_n은 총 가용 빈들의 범위의 절반에 한정된다. 처리 속도의 목적들을 위해, 2 실수 DFT/FFT들을 동시에 연산하기 위해 단일 복소 FFT가 사용될 수 있다. 이 상황에서, DFT/FFT 입력의 일부를 복소 입력 스트림의 실수부에 할당하고, DFT/FFT 입력의 다른 부분을 복소 입력 스트림의 허수부로서 할당함하고, 단일 복소 DFT/FFT를 수행함으로써, 복소 입력 스트림이 형성된다. 다수의 A/D 변환기들이 사용될 때, 2 A/D 변환기들의 출력들은 단일 DFT/FFT에 의해 처리될 수 있다. DFT/FFT가 완료될 때, 출력들의 단순한 조작은 2 실수 DFT/FFT들을 수행하는 것과 수학적으로 등가인 결과를 제공한다.

또한, 단계 205에서, 각 캐리어 및 그 제 2 하모닉(그리고, 예로서, 안티 알리아싱 필터(113)에 의해 이미 여과 제거되지 않은 다른 하모닉들)을 위해 FFT에 의해 출력된 실수 및 허수 엘리먼트들은 캐리어 주파수에 기초하여 주파수 빈들로 분리된다. 각 사용된 주파수 빈은 일반적으로 그 빈과 연계된 캐리어 주파수와 연계된 실수 엘리먼트 및 허수 엘리먼트를 가지는 단일 복소수의 형태의 FFT 출력을 포함한다. 아래의 표 1은 8-캐리어 시스템을 위한 실수 및 허수 엘리먼트들의 형태의 FFT 출력 데이터를 포함하는 주파수 빈들의 예를 보여준다. 이 예는 16 빈들을 포함하며, 각 빈은 실수 및 허수부를 가진다. 두 빈들은 각 캐리어 주파수와 연계되어 있으며, 하나의 빈은 캐리어 주파수의 제 1 하모닉에 대응하는 데이터를 포함하고(Q에 대응하는 데이터 포함), 두 번째 빈은 캐리어 주파수의 제 2 하모닉에 대응하는 데이터를 포함한다(I에 대응하는 데이터 포함).

	Q(제1하모닉)	I(제2하모닉)
	a(실수)	b(허수)	c(실수)	d(허수)
f₁	1.5	-7.8	7.88	7.43
f₂	-2.5	9.2	-8.34	1.1125
f₃	7.2	-0.11	6.21	-4.78
f₄	-4.1	8.55	-3.77	9.432
f₅	3.7	3.33	-9.05	6.771
f₆	-8.125	-7.21	-8.11	6.334
f₇	5.0978	8.78	5.77	-0.005
f₈	3.45	-9.88	7.654	-2.3974

각 주파수 빈에 출력된 복소수는 종종 페이저라 불려진다. 복소수는 회전 페이저이며, 그 이유는 FFT 입력이 입력 스트림에서 시간적으로 M 샘플들 앞으로 단차 전진되는 각 시기마다, FFT의 다름 연산이 회전된 페이저를 나타내기 때문이다. 캐리어들이 수학식 9를 따를 때, 회전은 항상 2π의 정수 배수라는 것을 볼 수 있다. 즉, 일 FFT로부터 다음으로의 캐리어 위상 각도 회전은 하기와 같다 :

[수학식 10]

ω_nMT = 2π(h_n/M)F_sMT = 2πh_n

FFT가 정확히 M 샘플 각 사이클로 단차될 때, 캐리어 페이저는 정적이며, 따라서, 캐리어는 효과적으로 소거된다. 호모다인 접근법은 각 캐리어를 DC로 가져가도록 혼합기들을 사용하며, 이 혼합기들은 여과 제거되어야할 필요가 있는 원하지 않는 하모닉들을 생성한다. 따라서, DFT/FFT 접근법은 연산적으로 효율적인 것에 부가하여, 혼합기들 및 원하지 않는 하모닉들을 제거하기 위한 필터링에 대한 필요성을 소거한다.

캐리어들은 일반적으로 한번에 하나씩 처리된다. 단계 207에서, 처리되는 캐리어를 위한 제 1 및 제 2 하모닉들을 위한 주파수 빈들이 선택된다. 단계 209에서, I_n(t)의 크기 및 Q_n(t)의 크기가 결정된다. n 번째 주파수 캐리어의 제 1 하모닉과 연계된 주파수 빈내의 복소수의 크기는 Q_n(t)의 크기에 정비례한다. n 번째 주파수 캐리어의 제 2 하모닉과 연계된 주파수 빈내의 복소수의 크기는 I_n(t)의 크기에 정비례한다. DFT/FFT 접근법은 원본 신호내의 소정의 DC 성분들이 제거되는 부가적인 장점을 가지며, 그 이유는 DC 성분들이 버려지는 0번째 주파수 빈에 나타나기 때문이다. 하기의 설명은 I_n(t)의 크기 및 Q_n(t)의 크기를 발견하기 위한 예를 기술하는 상세한 설명을 제공한다.

디지털 신호 처리 분석에 공통되는 이산 시간 샘플 표기법이 사용된다. 부가적으로, 캐리어 신호들의 위상 및 캐리어 공칭 제로 위상에 관한 FFT 데이터 세트의 시작 샘플 인덱스가 도시된다. 수학식 4에서 치환하면 하기와 같다 :

[수학식 11]

ω_nt ⇒ ω_n(p+L)T+Ψ_n

여기서 :

p=처리 시간의 시작에 대한 p 번째 샘플 인덱스를 나타내는 정수, 0≤p≤∞

L=FFT 입력의 시작, 즉, 시작 샘플 인덱스에 대한 샘플들의 상대 편위

T = 수학식 7에서와 동일할 수 있는 샘플링 주기, 및

Ψ_n= 시간 0에 대한 n 번째 캐리어의 상대 위상.

이들 항들이 아크탄젠트 계산에서 소거될 것이기 때문에, 수학식 4의 상기 치환 및 후속하는 수학식의 Bessel 항들 및 B_n의 소거 이후, 샘플 표기의 인페이즈 및 구적 항들과 정규화된 형태는 하기와 같이 기재될 수 있다 :

[수학식 12]

Q_np= cos[ω_n(p+L)T+Ψ_n]·sinΦ_n((p+L)T)

[수학식 13]

I_np= cos(2[ω_n(p+L)T+Ψ_n])·cosΦ_n((p+L)T)

직각 삼각계 동정화들 및 대수적 조작을 적용한 이후, 수학식 12 및 13은 하기와 같아진다.

[수학식 14]

Q_np= {cos(ω_npT)cos(ω_nLT+Ψ_n)-sin(ω_npT)sin(ω_nLT+Ψ_n)}ㆍsinΦ_n((p+L)T)

[수학식 15]

I_np={cos(2ω_npT)cos(2(ω_nLT+Ψ_n))-sin(2ω_npT)sin(2(ω_nLT+Ψ_n))}ㆍcosΦ_n((p+L)T)

Q 및 I는 수학식 14 및 15에서 규정된 바와 같이, 실수들이다. 주어진 주파수 빈내의 FFT의 출력은 복소수이다. 복소 FFT 출력과 수학식들 14 및 15의 실제 결과 사이의 관계는 하기와 같다. 주파수 빈내의 복소수의 크기는 Q 또는 I 중 어느 하나의 크기에 비례하며, 수학식 14 및 15가 양 또는 음일 수 있기 때문에, Q 및 I에 대해 정확한 부호가 형성될 필요가 있다. 수학식 7의 지수항을 확장하고, 오일러 공식을 적용함으로써, 하기와 같아진다 :

[수학식 16]

e^-j2πhp/M= cos(2πhp/M)-jsin(2πhp/M)

DFT/FFT가 입력이 실수일 때 복소수들을 포함하는 적들의 합이기 때문에, 사인 함수(0 위상을 가짐)와 연계된 것은 수학식 16의 허수부와 상관하고, 코사인 함수(0 위상을 가짐)와 연계된 것은 수학식 16의 실수부와 상관한다. 전술한 바와 같이, FFT는 수학식 14 및 15의 캐리어 부분들을 제거하며, 이는 cos(ω_npT), sin(ω_npT), cos(2ω_npT) 및 sin(2ω_npT) 항들의 소거와 등가이다. 따라서, 관심 주파수 빈들(제 1 및 제 2 하모닉들에 대응하는 빈들)을 위한 FFT의 출력의 실수 및 허수부들은 수학식 14 및 15의 코사인 및 사인 부분들에 대응하는 나머지에 비례한다. 변환 표기에서, ⇔는 "변환 쌍"이라는 것을 나타낸다 :

[수학식 17]

Re{Q_n} ⇔ cos(ω_nLT+Ψ_n)ㆍsinΦ_n((p+L)T)

[수학식 18]

Im{Q_n} ⇔ -sin(ω_nLT+Ψ_n)ㆍsinΦ_n((p+L)T)

[수학식 19]

Re{I_n} ⇔ cos(2(ω_nLT+Ψ_n))ㆍcosΦ_n((p+L)T)

[수학식 20]

Im{I_n} ⇔ -sin(ω_nLT+Ψ_n)ㆍcosΦ_n((p+L)T)

각 주파수 빈의 FFT 출력은 M 시간 도메인 입력들로부터 초래된 단일 복소수이다. 따라서, 단일 복소수의 실수 및 허수부들에 의해 표현되는 수학식 17, 18, 19 및 20의 sinΦ_n((p+L)T) 및 cosΦ_n((p+L)T) 부분은 시간 도메인 샘플 레이트가 아닌 FFT 연산 레이트에서 생성된 평균수이다. 즉, 사용가능한 Φ_n출력들의 레이트는 F_s/M이다. 원하는 출력 레이트 및 최종 데이터 해상도를 달성하기 위해, F_s및 M은 Φ_n(t)이 M 입력 샘플들의 간격에 걸쳐 작은 변화를 갖도록 선택된다. 수학식 17, 18, 19 및 20의 (ω_nLT + Ψ_n)의 코사인 및 사인을 가지는 항들은 상수들이며, 예로서, 마스터 클록의 위상 고정 루프를 사용함으로써, 모든 샘플링 클록들 및 캐리어들이 동기화되는 한 시간적으로 불변이다.

수학식 17, 18, 19 및 20에서 보다 편리하게 FFT의 출력을 표현하기 위해서, 시간 도메인 입력 레이트에서가 아닌 F_s/M 출력 레이트에서 출력 데이터를 표현하는 하기의 표기법들이 사용된다.

T_IQ= 1.0/(F_s/M) = 출력 샘플 데이터 간격,

F_IQ= 1.0/T_IQ= 출력 샘플 데이터 레이트,

a_nr= r 번째 출력 시간에서 Q_n에 대응하는 빈의 실수부,

b_nr= r 번째 출력 시간에서 Q_n에 대응하는 빈의 허수부,

c_nr= r 번째 출력 시간에서 I_n에 대응하는 빈의 실수부, 및

d_nr= r 번째 출력 시간에서 I_n에 대응하는 빈의 허수부.

r 번째 출력 시간에서 n 번째 캐리어를 위한 a, b, c 및 d를 위한 방정식들은 하기와 같다.

[수학식 21]

a_nr= cos(ω_nLT+Ψ_n)·sinΦ_nr

[수학식 22]

b_nr= -sin(ω_nLT+Ψ_n)·sinΦ_nr

[수학식 23]

c_nr= cos(2(ω_nLT+Ψ_n))·cosΦ_nr

[수학식 24]

d_nr= -sin(2(ω_nLT+Ψ_n))·cosΦ_nr

r 번째 시간에서 n 번째 캐리어를 위한 I 및 Q의 크기는 이때 하기와 같이 표현된다.

[수학식 25]

[수학식 26]

단계 211에서, 부호들(+ 또는 -)이 I_n(t) 및 Q_n(t) 양자 모두에 대하여 형성된다. 수학식 25 및 26이 Q 및 I의 크기들을 결정하기 때문에, Q 및 I를 아크탄젠트 함수에 입력하기 이전에 I 및 Q를 위해 부호가 형성될 필요가 있다.

한가지 방법은 Q의 부호를 위해 부호(a), 즉, a의 부호 또는 부호(b) 중 어느 하나를 임의적으로 채택하고, 마찬가지로, I의 부호를 위해 부호(c) 또는 부호(d) 중 어느 한쪽을 임의적으로 채택하는 것이다. 출력으로부터 출력으로 일관성이 유지되는 한, 이 방법은 신뢰성있는 결과들을 달성할 수 있다. 그러나, 이 방법은 몇몇 단점들을 갖는다. L 및 Ψ_n의 값들에 따라서, 부호를 결정하기 위해 채택된 항은 매우 작을 수 있으며, 사실 0일수 있다. 이 경우에, 부호 선택 프로세스의 불안정성이 아크탄젠트에 의한 구적의 적절한 선택이 불안정해지는 열악한 결과를 초래할 수 있다. 이 문제의 보정은 그들이 0인 것 같은 시작 샘플 지수(L 및 Ψ_n)를 조절하는 것이다. 시작 샘플 지수를 표현하는 L을 FFT내로 이동시키는 것은 비교적 쉽다. 이 프로세스는 FFT 입력 버퍼 로딩 이전에 입력 샘플들을 단순히 버림으로써 수행될 수 있다(시간적으로 전진방향으로 섭동시키는 것에 대응). Ψ_n의 값을 제어하는 것은 보다 어려울 수 있다. Ψ_n은 일반적으로 제어 또는 보정이 곤란하거나 많은 비용을 소요할 수 있는 제조 공차들 또는 케이블 길이 불일치들로 인한 경로 길이 차이들의 결과이다.

이하는 Q 및 I를 위한 부호들을 형성하는 보다 강인한 방법을 설명한다. 보다 높은 에너지 또는 강한 내용을 가지는 항(Q에 대해서는 a 또는 b, I에 대해서는 c 또는 d)의 부호가 부호 선택을 위해 사용되는 부호이다. 이 방법은 하기와 같이 표현될 수 있다.

[수학식 27]

a² _nr≥ b² _nr인 경우, 부호(Q_nr) = 부호 (a_nr)이고, 그 이외의 경우, 부호(Q_nr) = 부호(b_nr)

[수학식 28]

c² _nr≥ d² _nr인 경우, 부호(I_nr) = 부호 (c_nr)이고, 그 이외의 경우, 부호(I_nr) = 부호(d_nr)

달리 말하면, Q 및 I를 위해 선택된 부호는 가장큰 크기를 가지는 엘리먼트의 부호이다. 이 방법은 충분히 강인하지 못할 수 있으며, 우월한 노이즈가 존재할 때 같은 일부 상황들에서 잘못된 부호 선택을 초래할 수 있다.

보다 안정한 방법은 노이즈성 데이터의 영향들을 최소화 하기 위해 다수의 샘플들에 걸쳐 파워를 합산한다. 이 방법은 하기의 합산들을 사용한다 :

[수학식 29]

[수학식 30]

[수학식 31]

[수학식 32]

여기서, W = 합산까지의 출력 샘플들의 수이다. W를 위한 수의 양호한 예는 100이다. 수학식 29, 30, 32 및 32로부터의 S 항들은 논리적 수학식 27 및 28의 개별 항들의 위치에 사용되어 이하를 산출한다 :

[수학식 33]

S_na≥ S_nb인 경우, 부호(Q_nr) = 부호 (a_nr)이고, 그 이외의 경우, 부호(Q_nr) = 부호(b_nr)

[수학식 34]

S_nc≥ S_nd인 경우, 부호(I_nr) = 부호 (c_nr)이고, 그 이외의 경우, 부호(I_nr) = 부호(d_nr)

상기 S 항들을 결정하기 위한 이 합산 프로세스는 연속적으로 수행될 필요가 없다. 이 합산들은 단지 캐리어들이 소정의 Φ_n(t) 신호들의 존재를 가지거나 가지지 않을 때, 시스템 시동시 및/또는 소정의 캘리브레이션 사이클 동안 수행될 수 있다. 각 주파수 빈내의 페이저들이 유효하게 회전하지 않기 때문에, 각 r 번째 FFT 계산에서 동일한 선택된 항들이 항상 크기 항들에 부호를 부여하기 위해 사용된다. 선택된 항이 음의 부호를 가지는 경우, 연계된 크기 항은 음의 부호를 할당받는다. 선택된 항이 양의 부호를 가지는 경우, 연계된 크기 항은 양의 부호를 할당 받는다. 이 합산 프로세스는 캘리브레이션 경로(125)에서 이루어질 수 있다.

이 기술은 때때로, 최종 Φ_n(t) 데이터에 양-음 모호성을 가지는 결과를 산출할 수 있다. 데이터는 진정한 부호의 것과 반대의 부호를 가지고 연속적으로 도출될 수 있다. 다수의 경우들에서, 이런 결과는 문제가 되지 않는다. 관심 데이터가 상대 데이터일 때, 주어진 캐리어로부터의 출력 샘플로부터 출력 샘플로의 부호의 일관성 때문에 부호는 중요하지 않다. 그러나, 공통 도전체상의 다수의 캐리어들에 걸쳐, 또는 다수의 도전체들에 걸쳐 일관성이 필요한 경우에 문제가 발생할 수 있다. 이 특징은 특히 최종 데이터가 하류 처리에서 공간적 빔 형성기 또는 다른 유사한 디바이스에 입력되는 경우에 특히 중요하다.

상기 문제점은 L 및 특히 Ψ_n이 일반적으로 미지 상태라는 사실로부터 초래한다. L이 모든 캐리어에 대해 동일하지만, Ψ_n은 각 캐리어에 고유하다. 예로서,a_nr의 부호가 Q_nr의 부호를 위해 사용되는 것으로 가정한다. 수학식 21에서, cos(ω_nLT +Ψ_n)는 독립변수들에 따라 양 또는 음으로서 시작할 수 있다. L 및 Ψ_n이 미지상태이기 때문에, 모호성이 발생할 수 있다. 변수 L은 FFT를 전진 방향으로 섭동시킴으로써 조절될 수 있지만, 각 캐리어를 위한 Ψ_n은 결정하기가 보다 곤란하다. L 또는 Ψ_n중 어느 한쪽을 결정하는 것으로 고민하는 대신, 이 문제를 해결하기 위해 하기의 캘리브레이션 기술이 사용될 수 있다.

시동시 시스템내의 모든 n, 즉, 각 캐리어에 대해동일 캘리브레이션 신호 Φ_n(t) = Φ(t)를 전송함으로써, 부호 보정 벡터가 결정되고, 그에 의해 상기 문제가 소거될 수 있다. 부호 보정 벡터의 각 항은 +1 또는 -1 중 어느 한쪽이며, 지정 캐리어와 연계되어 있다. 부호 보정 벡터는 출력 처리 동안 부호를 반전 또는 비반전시키도록 각 캐리어의 Φ_n(t) 출력에 적용된다. 이 방식에서, 캐리어들에 걸친 일관성이 유지될 수 있다. 캘리브레이션 사이클은 필요에 따라, 예로서, 샘플 클록 또는 캐리어들이 동기화를 소실할 때, 또는 시스템이 재시동할 때 반복될 수 있다. 이 캘리브레이션 프로세스는 캘리브레이션 경로(125)에서 이루어질 수 있다. 이 문제는 FFT 접근법에 고유한 것이 아니며, 호모다인 접근법에도 존재한다. 따라서, 상기 캘리브레이션 기술은 부호들을 결정하는 상기 방법들 각각에 적용될 수 있으며, 호모다인 접근법에 유사한 방식으로 적용될 수 있다.

단계 213에서, Q_n(t)/I_n(t)의 아크탄젠트가 얻어지고, Φ_n(t)을 산출한다. 이프로세스 및 후속 처리 단계들은 FFT 및 호모다인 접근법들 양자 모두에 대해 유사하다. 단계 215에서, 더 이상의 처리 대상 캐리어들이 존재하는 경우, 프로세스는 단계 207로 이어지고, 그 이외에는 프로세스가 종료한다.

본 발명은 여과 제거될 필요가 있는 원하지 않는 신호들을 생성하지 않고, 다중 캐리어 위상 변조 신호들을 복조하기 위한 방법 및 장치를 제공한다. 본 발명은 먼저 데이터를 DC로 스펙트럼적으로 이동시킬 필요 없이, 푸리에 변환을 사용하여 데이터를 직접적으로 변환한다. FFT가 푸리에 변환으로서 사용될 때, 감소된 연산의 이득들이 실현되며, 이전 방법에 비교할 때, 저감된 전력 소모를 가지고, 보다 작은 공간에 설치되는 수신기를 초래한다.

본 발명은 그 개념 및 실질적 특징들로부터 벗어나지 않고 다른 특정 형태들로 구현될 수 있다. 기술된 실시예들은 모든 관점들에서 단지 예시적이며 제약이 제한적이지 않은 것으로서 이해되어야 한다. 따라서, 본 발명의 범주는 상기 설명에 의해서가 아니라 첨부된 청구 범위에 의해 나타내진다. 청구범위의 유효 범위 또는 의미내에서 도출되는 모든 변경들은 그 범주내에 포괄된다.

Claims

다중 캐리어 위상 변조 신호를 수신하는 단계,

상기 다중 캐리어 위상 변조 신호를 아날로그로부터 디지털로 변환하여, 디지털 신호를 산출하는 단계,

상기 디지털 신호상에 푸리에 변환을 수행하여, n이 정수인, n 번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들을 산출하는 단계,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들로부터 상기 n 번째 캐리어를 위한 인페이즈 성분의 크기 및 상기 n 번째 캐리어를 위한 구적 성분의 크기를 결정하는 단계,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 제 1 부분 집합으로부터 상기 n 번째 캐리어를 위한 상기 인페이즈 성분을 위한 부호를 형성하는 단계,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 제 2 부분 집합으로부터 상기 n 번째 캐리어를 위한 상기 구적 성분을 위한 부호를 형성하는 단계, 및

상기 n 번째 캐리어와 연계된 출력 신호를 산출하도록 상기 인페이즈 성분 및 상기 구적 성분을 처리하는 단계를 포함하는 방법.
제 1 항에 있어서, 상기 복수의 위상 변조 캐리어 신호들은 광 신호들이고,

상기 방법은 상기 수신 단계 이후에, 상기 광 신호들을 전기 신호들로 변환하는 단계를 추가로 포함하는 방법.
제 1 항에 있어서, 상기 수신 단계 이후에, 상기 복수의 위상 변조 캐리어 신호들을 안티-알리아스(anti-alias) 여과하는 단계를 추가로 포함하는 방법.
제 1 항에 있어서, 상기 푸리에 변환은 이산 푸리에 변환인 방법.
제 1 항에 있어서, 상기 푸리에 변환은 고속 푸리에 변환인 방법.
제 1 항에 있어서, 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합은 상기 n 번째 캐리어의 제 2 하모닉과 연계되는 방법.
제 1 항에 있어서, 상기 구적 성분의 상기 크기는 상기 n 번째 캐리어와 연계된 적어도 하나의 실수 및 적어도 하나의 허수 엘리먼트의 크기로부터 결정되고,

상기 인페이즈 성분의 크기는 상기 n 번째 캐리어의 제 2 하모닉과 연계된 적어도 하나의 실수 및 적어도 하나의 허수 엘리먼트의 크기로부터 결정되는 방법.
제 1 항에 있어서, r 번째 출력 시간에서 상기 구적 성분의 상기 크기는

이고,

상기 r 번째 출력 시간에서 상기 인페이즈 성분의 상기 크기는

이며,

여기서,

r은 정수이고,

a_nr은 상기 r 번째 출력 시간에서 Q_n에 대응하면서 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 실수부를 나타내고,

b_nr은 상기 r 번째 출력 시간에서 Q_n에 대응하면서 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 허수부를 나타내고,

c_nr은 상기 r 번째 출력 시간에서 I_n에 대응하면서 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 실수부를 나타내며,

d_nr은 상기 r 번째 출력 시간에서 I_n에 대응하면서 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 허수부를 나타내는 방법.
제 1 항에 있어서, 각 캐리어상에 캘리브레이션 신호를 전송하는 단계,

상기 n 번째 캐리어를 위한 n 번째 부호 보정 벡터를 결정하는 단계,

상기 n 번째 캐리어의 출력 신호에 상기 n 번째 부호 보정 벡터를 적용하는 단계를 추가로 포함하는 방법.
제 1 항에 있어서, 상기 인페이즈 성분을 위한 상기 부호를 형성하는 단계는 상기 n 번째 캐리어의 제 2 하모닉과 연계된 실수 엘리먼트의 부호 및 상기 n 번째 캐리어의 제 2 하모닉과 연계된 허수 엘리먼트의 부호 중 하나를 상기 인페이즈 성분을 위한 상기 부호로서 선택하는 것을 포함하는 방법.
제 1 항에 있어서, 상기 구적 성분을 위한 상기 부호를 형성하는 단계는 상기 n 번째 캐리어의 제 1 하모닉과 연계된 실수 엘리먼트의 부호 및 상기 n 번째 캐리어의 제 1 하모닉에 연계된 허수 엘리먼트의 부호 중 하나를 상기 구적 성분을 위한 상기 부호로서 선택하는 것을 포함하는 방법.
제 1 항에 있어서, 상기 인페이즈(I) 성분을 위한 상기 부호를 형성하는 단계는

c² _nr≥ d² _nr인 경우, 부호(I_nr) = 부호 (c_nr)이고, 그 이외의 경우, 부호(I_nr) = 부호(d_nr)이며,

여기서,

r은 출력 시간에 대응하는 정수이고,

c_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 실수부를 나타내며,

d_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 허수부를 나타내는 방법.
제 1 항에 있어서, 상기 구적(Q) 성분을 위한 상기 부호를 형성하는 단계는

a² _nr≥ b² _nr인 경우, 부호(Q_nr) = 부호 (a_nr)이고, 그 이외의 경우, 부호(Q_nr) = 부호(b_nr)이며,

여기서,

r은 출력 시간에 대응하는 정수이고,

a_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 실수부를 나타내며,

b_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의상기 제 2 부분 집합의 허수부를 나타내는 방법.
제 1 항에 있어서, 상기 인페이즈 성분(I)을 위한 상기 부호를 형성하는 단계는

S_nc≥ S_nd인 경우, 부호(I_nr) = 부호 (c_nr)이고, 그 이외의 경우, 부호(I_nr) = 부호(d_nr)이며,

여기서,

S_nc=이고,

S_nd=이고,

r은 출력 시간에 대응하는 정수이고,

W = 합을 위한 출력 샘플들의 수이며,

c_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 실수부를 나타내며,

d_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 허수부를 나타내는 방법.
제 1 항에 있어서, 상기 구적 성분(Q)을 위한 상기 부호를 형성하는 단계는

S_na≥ S_nb인 경우, 부호(Q_nr) = 부호 (a_nr)이고, 그 이외의 경우, 부호(Q_nr) = 부호(b_nr)이며,

여기서,

S_na=이고,

S_nb=이고,

r은 출력 시간에 대응하는 정수이고,

W = 합을 위한 출력 샘플들의 수이며,

a_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 실수부를 나타내며,

b_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 허수부를 나타내는 방법.
다중 캐리어 위상 변조 신호를 디지털 신호로 변환하도록 배열 및 구성된 아날로그-대-디지털 변환기,

상기 출력 신호상에 푸리에 변환을 수행하여 n이 정수인 n 번째 캐리어와 연계된 복수의 실수 및 허수 엘리먼트들을 산출하도록 배열 및 구성된 푸리에 변환기,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들로부터 상기 n 번째 캐리어를 위한 인페이즈 성분의 크기 및 상기 n 번째 캐리어를 위한 구적 성분의 크기를 결정하도록 배열 및 구성된 크기 결정기,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 제 1 부분 집합으로부터 상기 n 번째 캐리어를 위한 상기 인페이즈 성분을 위한 부호를 형성하도록 배열 및 구성된 인페이즈 부호 형성기,

상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 제 2 부분 집합으로부터 상기 n 번째 캐리어를 위한 상기 구적 성분을 위한 부호를 형성하도록 배열 및 구성된 구적 부호 형성기, 및

상기 n 번째 캐리어와 연계된 출력 신호를 산출하도록 상기 인페이즈 성분 및 상기 구적 성분을 처리하도록 배열 및 구성된 프로세서를 포함하는 장치.
제 16 항에 있어서, 각 캐리어상에 전송된 캘리브레이션 신호로부터 상기 n 번째 캐리어를 위한 n 번째 부호 보정 벡터를 결정하고, 상기 n 번째 부호 보정 벡터를 상기 n 번째 캐리어의 출력 신호에 적용하도록 배열 및 구성된 캘리브레이션 경로를 추가로 포함하는 장치.
제 16 항에 있어서, 상기 크기 결정기는 상기 n 번째 캐리어와 연계된 적어도 하나의 실수 및 적어도 하나의 허수 엘리먼트의 크기로부터 상기 구적 성분의 상기 크기를 결정하고, 상기 n 번째 캐리어의 제 2 하모닉과 연계된 적어도 하나의실수 및 적어도 하나의 허수 엘리먼트의 크기로부터 상기 인페이즈 성분의 상기 크기를 결정하도록 추가로 배열 및 구성되는 장치.
제 16 항에 있어서, 상기 인페이즈 부호 형성기는 상기 n 번째 캐리어의 제 2 하모닉과 연계된 적어도 하나의 실수 엘리먼트 및 적어도 하나의 허수 엘리먼트에 기초하여 상기 인페이즈 부호를 형성하도록 추가로 배열 및 구성되고,

상기 구적 부호 형성기는 상기 n 번째 캐리어의 제 1 하모닉과 연계된 적어도 하나의 실수 엘리먼트 및 적어도 하나의 허수 엘리먼트에 기초하여 상기 구적 부호를 형성하도록 추가로 배열 및 구성되는 장치.
제 16 항에 있어서, 상기 인페이즈 부호 형성기는

S_nc≥ S_nd인 경우, 부호(I_nr) = 부호 (c_nr)이고, 그 이외의 경우, 부호(I_nr) = 부호(d_nr)

을 수행함으로써 상기 인페이즈 성분(I)을 위한 상기 부호를 형성하도록 추가로 배열 및 구성되고,

여기서,

S_nc=이고,

S_nd=이고,

r은 출력 시간에 대응하는 정수이고,

W = 합을 위한 출력 샘플들의 수이며,

c_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 실수부를 나타내고,

d_nr은 상기 n 번째 캐리어의 제 2 하모닉과 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 1 부분 집합의 허수부를 나타내며,

상기 구적 부호 형성기는

S_na≥ S_nb인 경우, 부호(Q_nr) = 부호 (a_nr)이고, 그 이외의 경우, 부호(Q_nr) = 부호(b_nr)

을 수행함으로써, 상기 구적 성분(Q)을 위한 상기 부호를 형성하도록 추가로 배열 및 구성되며,

여기서,

S_na=이고,

S_nb=이고,

r은 출력 시간에 대응하는 정수이고,

W = 합을 위한 출력 샘플들의 수이며,

a_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의상기 제 2 부분 집합의 실수부를 나타내며,

b_nr은 상기 n 번째 캐리어와 연계된 상기 복수의 실수 및 허수 엘리먼트들의 상기 제 2 부분 집합의 허수부를 나타내는 장치.