KR20040045113A - Liquid Crystal Display device and Method for manufacturing at the same - Google Patents

Liquid Crystal Display device and Method for manufacturing at the same Download PDF

Info

Publication number
KR20040045113A
KR20040045113A KR1020020073134A KR20020073134A KR20040045113A KR 20040045113 A KR20040045113 A KR 20040045113A KR 1020020073134 A KR1020020073134 A KR 1020020073134A KR 20020073134 A KR20020073134 A KR 20020073134A KR 20040045113 A KR20040045113 A KR 20040045113A
Authority
KR
South Korea
Prior art keywords
line
gate
storage
data line
layer
Prior art date
Application number
KR1020020073134A
Other languages
Korean (ko)
Inventor
황의훈
김기종
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020073134A priority Critical patent/KR20040045113A/en
Publication of KR20040045113A publication Critical patent/KR20040045113A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42Arrangements for providing conduction through an insulating substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: An LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to reduce manufacturing processes by forming a data line, a gate line and a storage line at the same layer, thereby capable of increasing the productivity. CONSTITUTION: Plural gate lines(101) and data lines(102) for defining a pixel region are formed lengthwise and crosswise. A pixel electrode(108) is formed at the pixel region. A storage line(103) and a storage electrode(103a) are formed with a constant distance toward the same direction as that of the gate line(101). An active layer(105) is overlapped with the storage electrode(103a). A thin film transistor(104) switches a voltage applied to the pixel electrode(108). A material for connecting the gate line(101) with a portion crossing the data line(102) and the storage line(103), and a source electrode's material for connecting the data line(102) with the active layer(105) are all transparent conductive materials which are the same as that of the pixel electrode(108).

Description

액정표시장치 및 그 제조 방법{Liquid Crystal Display device and Method for manufacturing at the same}Liquid crystal display device and method for manufacturing at the same

본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로, 특히, 데이터 라인, 게이트 라인 및 스토리지 라인을 동일층에 형성하여 제조 공정을 단축시킴으로써 생산성을 높일 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same that form a data line, a gate line and a storage line on the same layer to shorten a manufacturing process. .

일반적으로 액정표시장치는 소형화, 경량화, 박형화가 가능한 표시장치로서 널리 사용되고 있다. 이와 같은 액정표시장치는 콘트라스트(Contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에, CRT(Cathode Ray Tube)의 단점을 극복할 수 있는 대체수단으로써 점차 그 사용 영역이 확대되고 있다.BACKGROUND ART In general, liquid crystal displays are widely used as displays that can be miniaturized, lightweight, and thin. Such liquid crystal display devices have a high contrast ratio, are suitable for gray scale display or moving image display, and have low power consumption. It is expanding.

이와 같은 액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막트랜지스터(Thin Film Transistor)와 박막트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.Such a liquid crystal display may be formed in various forms. Currently, an active matrix LCD (AM-LCD) having a thin film transistor and a pixel electrode connected to the thin film transistor is arranged in a matrix manner. And it is attracting the most attention because of its ability to implement video.

이러한 액정표시장치는 하부기판에 화소전극이 형성되어 있고, 상부 기판에 공통전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의전기장에 의해 액정 분자를 구동하는 방식이다.The liquid crystal display device has a structure in which a pixel electrode is formed on a lower substrate, and a common electrode is formed on an upper substrate, and the liquid crystal molecules are driven by an electric field perpendicular to the substrate applied between the two electrodes.

이하, 도면을 참조하여 종래 기술의 액정표시장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display of the prior art will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 따른 액정표시장치의 평면도이고, 도 2는 도 1의 I∼I'에 대한 단면도이다.1 is a plan view of a liquid crystal display according to the related art, and FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 1에 도시된 바와 같이, 종래 기술의 액정표시장치는 매트릭스 형태로 배열되는 화소영역을 정의하기 위해 서로 수직하는 복수개의 게이트 라인(1) 및 데이터 라인(2)과, 상기 게이트 라인(1)과 나란하도록 형성된 스토리지 라인(20)과, 상기 화소영역에 형성되는 화소전극(8)과, 상기 각 게이트 라인(1)과 데이터 라인(2)이 교차하는 부분에 형성되고 상기 각 게이트 라인(1)의 구동 신호에 따라 스위칭 되어 상기 데이터 라인(2)의 신호를 상기 화소전극(8)에 인가하는 복수개의 박막 트랜지스터(7)를 포함하여 구성된다.As shown in FIG. 1, the liquid crystal display according to the related art includes a plurality of gate lines 1 and data lines 2 perpendicular to each other to define pixel regions arranged in a matrix form, and the gate lines 1. The storage line 20 formed to be parallel to the pixel line, the pixel electrode 8 formed in the pixel region, and the gate line 1 and the data line 2 intersecting each other. And a plurality of thin film transistors 7 which are switched in accordance with a driving signal of the signal line and apply the signal of the data line 2 to the pixel electrode 8.

여기서, 상기 게이트 라인(1) 및 데이터 라인(2)은 전기적인 저항을 줄이기 위해 알루미늄계 화합물의 반투명 금속으로 이루어져 있고, 상기 화소전극(8)은 빛의 투과성이 양호한 투명 금속으로 이루어져 있다.Here, the gate line 1 and the data line 2 are made of a translucent metal of an aluminum compound to reduce electrical resistance, and the pixel electrode 8 is made of a transparent metal having good light transmittance.

그리고, 상기 박막트랜지스터(7)는 게이트 전극으로 사용되는 상기 게이트 라인(1)과, 상기 데이터 라인(2)에 연결된 소스 전극(16a)과, 상기 데이터 라인(2)에 전기적으로 연결되는 불순물 영역(도시하지 않음) 및 상기 게이트 라인(1)에 중첩되는 채널 영역(도시하지 않음)을 갖는 활성층(도시하지 않음)과, 상기 데이터 라인(2)에 대응하는 상기 활성층의 또 다른 불순물 영역에 전기적으로 연결되는 드레인 전극(16b)을 포함하여 이루어진다.The thin film transistor 7 includes an impurity region electrically connected to the gate line 1 used as a gate electrode, the source electrode 16a connected to the data line 2, and the data line 2. (Not shown) and an active layer (not shown) having a channel region (not shown) overlapping the gate line 1 and another impurity region of the active layer corresponding to the data line 2. It comprises a drain electrode (16b) connected to.

한편, 종래 기술에 따른 액정표시장치의 단면 구조는 상기 도 2와 같이, 하부기판(10) 상에 형성된 실리콘 산화막의 버퍼층(Buffer layer)(11)과, 상기 버퍼층(11) 상의 박막트랜지스터(도 1의 7)가 형성되는 부분에 섬모양으로 형성된 활성층(12)과, 상기 활성층(12)을 포함한 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13) 상에 일방향으로 형성된 게이트 라인(1)과, 상기 게이트 라인(1) 양측의 활성층(12)에 형성된 제 1 및 제 2 불순물 영역(Impurity region)(12a,12b)과, 상기 게이트 라인(1)을 포함하는 하부기판(10)의 전면에 형성된 층간 절연막(Inter layer)(15)과, 상기 제 1 및 제 2 불순물 영역(12a,12b)의 표면이 소정부분 노출되도록 형성된 제 1 콘택홀(19a)과, 상기 제 1 콘택홀(19a)을 통해 상기 제 1 및 제 2 불순물 영역(12a, 12b)과 전기적으로 연결되도록 형성된 데이터 라인(2) 및 드레인 전극(16b)과, 상기 드레인 전극(16b)을 포함하는 하부기판(10) 전면에 형성된 보호막(17)과, 상기 드레인 전극(16b)의 표면이 소정부분 노출되도록 형성된 제 2 콘택홀(19b)과, 상기 제 2 콘택홀(19b)을 통해 상기 드레인 전극(16b)에 전기적으로 연결되도록 형성된 화소전극(8)과, 상기 화소전극(8) 상에 형성된 제 1 배향막(21a)으로 이루어진다.Meanwhile, the cross-sectional structure of the liquid crystal display according to the related art is a buffer layer 11 of a silicon oxide film formed on the lower substrate 10 and a thin film transistor on the buffer layer 11 as shown in FIG. 2. An active layer 12 formed in an island shape in a portion where 7 of 1 is formed, a gate insulating film 13 formed on the entire surface of the substrate including the active layer 12, and a gate line formed in one direction on the gate insulating film 13. (1), a lower substrate 10 including first and second impurity regions 12a and 12b formed in the active layers 12 on both sides of the gate line 1, and the gate line 1. ), An interlayer insulating layer 15 formed on the entire surface of the semiconductor layer, a first contact hole 19a formed to expose a predetermined portion of the surfaces of the first and second impurity regions 12a and 12b, and the first contact. Formed to be electrically connected to the first and second impurity regions 12a and 12b through a hole 19a. A passivation layer 17 formed on the entire surface of the lower substrate 10 including the data line 2 and the drain electrode 16b, the drain electrode 16b, and a surface of the drain electrode 16b. A pixel electrode 8 formed to be electrically connected to the drain electrode 16b through a second contact hole 19b, the second contact hole 19b, and a first alignment layer formed on the pixel electrode 8; It consists of 21a.

이때, 상기 하부기판(10) 상에 형성된 상기 게이트 라인(1)의 일부, 활성층(12), 데이터 라인(2)의 일부 및 드레인 전극(16b)으로 박막 트랜지스터(도 1의 7)(Thin Film Transistor ; TFT)가 구성된다.In this case, a portion of the gate line 1 formed on the lower substrate 10, an active layer 12, a portion of the data line 2, and a drain electrode 16b may be formed of a thin film transistor (FIG. 7) (Thin Film). Transistor (TFT) is configured.

또한, 상기 하부기판(10)에 대향하는 상부기판(22) 상에, 상기 게이트라인(1), 데이터 라인(2) 및 박막트랜지스터(7)에 상응하는 부분에서의 빛이 투과됨을 막기 위해 형성된 차광막(23)과, 색상을 구현하기 위해 상기 각 화소영역에 대응되어 상기 차광막(23)에 겹쳐지도록 형성된 컬러필터층(24)과, 상기 컬러필터층(24) 및 차광막(23) 상에 형성된 공통전극(25)과, 상기 공통전극(25) 상에 액정의 규칙적인 배열을 위해 형성된 제 2 배향막(21b)이 있다.In addition, on the upper substrate 22 facing the lower substrate 10, the first substrate 22 is formed to prevent light from being transmitted from portions corresponding to the gate line 1, the data line 2, and the thin film transistor 7. The light blocking film 23 and the color filter layer 24 formed to overlap the light blocking film 23 corresponding to each pixel region to realize color, and the common electrode formed on the color filter layer 24 and the light blocking film 23. And a second alignment layer 21b formed on the common electrode 25 for regular arrangement of the liquid crystals.

그리고, 도시하지는 않았지만, 상기 하부기판(10)과, 상부기판(22)이 일정한 간격을 유지하기 위해 상기 하부기판(10)과 상부기판(22) 사이에 스페이서가 형성되고, 상기 박막트랜지스터(7)의 구동에 따른 화소전극(8)의 전압인가에 의해 배열을 달리하여 빛의 투과를 제어하기 위한 액정층이 상기 두 기판 사이에 형성되어 있다.Although not shown, a spacer is formed between the lower substrate 10 and the upper substrate 22 so that the lower substrate 10 and the upper substrate 22 maintain a constant gap, and the thin film transistor 7 A liquid crystal layer is formed between the two substrates to control the transmission of light by varying the arrangement by application of voltage of the pixel electrode 8 according to driving of the < RTI ID = 0.0 >

이와 같이 구성된 종래 기술에 따른 액정표시장치의 하부기판의 제조 방법은 다음과 같다.The manufacturing method of the lower substrate of the liquid crystal display according to the related art configured as described above is as follows.

도 3a 내지 도 3h는 종래 기술에 따른 액정표시장치의 제조 단면도이다.3A to 3H are cross-sectional views of manufacturing a liquid crystal display device according to the prior art.

먼저, 도 3a에 도시된 바와 같이, 하부기판(10) 상에 산화 실리콘과 같은 절연물질을 이용하여 버퍼층(11)을 형성하고, 상기 버퍼층(11) 상에 저온 CVD 증착법을 이용하여 비정질 실리콘층(도시하지 않음)을 형성한 후, 엑시머 레이저 등을 이용하여 상기 비정질 실리콘층을 다결정 실리콘층(11a)으로 결정화시킨다.First, as shown in FIG. 3A, a buffer layer 11 is formed on the lower substrate 10 using an insulating material such as silicon oxide, and an amorphous silicon layer is formed on the buffer layer 11 by using a low temperature CVD deposition method. After forming (not shown), the amorphous silicon layer is crystallized into the polycrystalline silicon layer 11a using an excimer laser or the like.

도 3b와 같이, 상기 결정화된 다결정 실리콘층(11a)을 사진인쇄 및 식각 공정을 통해 패터닝하여 활성층(12)을 형성한다.As shown in FIG. 3B, the crystallized polycrystalline silicon layer 11a is patterned through photo printing and etching to form an active layer 12.

다음, 도 3c와 같이, 상기 활성층(12)을 포함한 하부기판(10)에 게이트 절연막(13)을 형성하고, 상기 게이트 절연막(13)위에 금속층을 증착하고 상기 활성층(12) 상에 상기 금속층과 게이트 절연막(13)을 패터닝하여 게이트 라인(1)을 형성한다.Next, as shown in FIG. 3C, a gate insulating layer 13 is formed on the lower substrate 10 including the active layer 12, a metal layer is deposited on the gate insulating layer 13, and the metal layer is formed on the active layer 12. The gate insulating film 13 is patterned to form the gate line 1.

이때, 상기 게이트 라인(1)과 나란한 방향으로 스토리지 전극(18) 및 스토리지 라인(20)을 동시에 형성된다.In this case, the storage electrode 18 and the storage line 20 are simultaneously formed in parallel with the gate line 1.

도 3d와 같이, 상기 게이트 라인(1)을 마스크로 사용하여 하부기판(10) 전면에 불순물(예를 들면; 인(Phosphorus) 또는 보론(Boron)) 이온을 주입하여 상기 게이트 라인(1) 양측의 활성층(12)에 제 1 및 제 2 불순물 영역(12a,12b)을 형성한다.As shown in FIG. 3D, impurities (for example, Phosphorus or Boron) ions are implanted into the entire surface of the lower substrate 10 using the gate line 1 as a mask so that both sides of the gate line 1 are implanted. First and second impurity regions 12a and 12b are formed in the active layer 12.

이때, 상기 이온 주입법에 의해 도핑되는 제 1 및 제 2 불순물 영역(12a,12b)은 상기 이온에 의해 손상을 받기 쉽고 상기 활성층(12)의 표면 및 벌크(Bulk)층이 비정질화 될 수 있으므로, 상기 표면 및 벌크층의 안정화 및 결정화를 위해 엑시머 레이저 광 또는 열을 이용하여 활성화 할 수도 있다.In this case, since the first and second impurity regions 12a and 12b doped by the ion implantation method are easily damaged by the ions, the surface and the bulk layer of the active layer 12 may be amorphous. It may be activated using excimer laser light or heat for stabilization and crystallization of the surface and bulk layer.

도 3e와 같이, 상기 게이트 라인(1)을 포함한 하부기판(10) 상에 층간 절연막(Interlayer)(15)을 형성하고, 상기 제 1 및 제 2 불순물 영역(12a,12b)의 표면이 소정부분 노출되도록 상기 층간 절연막(15) 및 게이트 절연막(13)을 선택적으로 패터닝하여 제 1 콘택홀(19a)을 형성한다.As shown in FIG. 3E, an interlayer insulating layer 15 is formed on the lower substrate 10 including the gate line 1, and the surfaces of the first and second impurity regions 12a and 12b have a predetermined portion. The interlayer insulating layer 15 and the gate insulating layer 13 are selectively patterned to expose the first contact hole 19a.

다음, 도 3f와 같이, 상기 층간 절연막(15)을 포함하는 하부기판(10) 상에 도전성 금속층을 형성하고, 사진 인쇄 및 식각 공정을 통해 상기 도전성 금속층을 선택적으로 패터닝하여 상기 제 1 콘택홀(19a)을 통해 제 1 및 제 2 불순물영역(12a,12b)에 전기적으로 접촉하는 데이터 라인(2) 및 드레인 전극(16b)을 형성한다.Next, as illustrated in FIG. 3F, a conductive metal layer is formed on the lower substrate 10 including the interlayer insulating layer 15, and the patterned conductive metal layer is selectively patterned through photo printing and etching to form the first contact hole ( The data line 2 and the drain electrode 16b are formed in electrical contact with the first and second impurity regions 12a and 12b through 19a.

이때, 상기 데이터 라인(2)이 상기 제 1 불순물 영역(12a)에 전기적으로 연결되는 부분은 소스전극(16a)으로 사용된다.In this case, a portion of the data line 2 electrically connected to the first impurity region 12a is used as the source electrode 16a.

도 3g와 같이, 상기 데이터 라인(2)을 포함하는 하부기판(10) 상에 보호막(17)을 형성하고, 상기 드레인 전극(16b)의 표면이 소정부분 노출되도록 상기 보호막(17)을 선택적으로 제거하여 제 2 콘택홀(19b)을 형성한다.As shown in FIG. 3G, a passivation layer 17 is formed on the lower substrate 10 including the data line 2, and the passivation layer 17 is selectively exposed to expose a portion of the surface of the drain electrode 16b. To form a second contact hole 19b.

도 3h와 같이, 상기 보호막(17)이 형성된 하부기판(10) 상에 투명도전성 금속을 형성하고, 사진 인쇄 및 식각 공정을 통해 투명 도전성 금속을 선택적으로 제거하여 드레인 전극(16b)에 연결되는 화소 전극(8)을 형성한다. 마지막으로, 도시하지는 않았지만, 상기 화소 전극이 형성된 하부기판(10) 상에 제 1 배향막(21a)을 형성한다.As shown in FIG. 3H, a pixel is formed on the lower substrate 10 on which the passivation layer 17 is formed, and the pixel is connected to the drain electrode 16b by selectively removing the transparent conductive metal through a photo printing and etching process. The electrode 8 is formed. Finally, although not shown, the first alignment layer 21a is formed on the lower substrate 10 on which the pixel electrode is formed.

결국, 종래 기술에 따른 액정표시장치의 하부기판(10)은 버퍼층(11), 활성층(12), 게이트 라인(1) 및 스토리지 라인(20), 제 1 콘택홀(19a), 데이터 라인(2) 및 드레인 전극(16b), 제 2 콘택홀(19b) 및 화소전극(8)을 패터닝하기 위해 최소한 6개의 포토 마스크가 사용된다.As a result, the lower substrate 10 of the liquid crystal display according to the related art includes a buffer layer 11, an active layer 12, a gate line 1 and a storage line 20, a first contact hole 19a, and a data line 2. And at least six photo masks are used to pattern the drain electrode 16b, the second contact hole 19b and the pixel electrode 8.

즉, 게이트 라인 및 데이터 라인을 동일층 내에 형성되지 않고, 층간 절연막을 사이에 두고 각각 다른 층에 형성되기 때문에 패터닝에 사용되는 마스크의 수가 증가하여 생산성이 떨어진다.That is, since the gate line and the data line are not formed in the same layer but are formed in different layers with the interlayer insulating film interposed therebetween, the number of masks used for patterning increases and productivity is lowered.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 데이터 라인, 게이트 라인 및 스토리지 라인을 동일층에 형성하고, 데이터 라인과 교차되는 부분(홀)의 게이트 라인 및 스토리지 라인의 연결부를 화소 전극의 형성과 동시에 연결함으로써 생산성을 높일 수 있는 액정표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, the data line, the gate line and the storage line is formed on the same layer, the connection portion of the gate line and the storage line of the portion (hole) intersecting the data line pixel electrode It is an object of the present invention to provide a liquid crystal display device and a method for manufacturing the same, which can increase productivity by simultaneously forming the same.

도 1은 종래 기술에 따른 액정표시장치의 평면도이다.1 is a plan view of a liquid crystal display according to the prior art.

도 2는 도 1의 I∼I' 단면도이다.2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 3a 내지 도 3h는 종래 기술에 따른 액정표시장치의 제조 단면도이다.3A to 3H are cross-sectional views of manufacturing a liquid crystal display device according to the prior art.

도 4는 본 발명에 따른 액정표시장치의 평면도이다.4 is a plan view of a liquid crystal display according to the present invention.

도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 도 4의 Ⅱ∼Ⅱ'선상을 자른 단면도이다.5 is a cross-sectional view taken along line II-II 'of FIG. 4 of the liquid crystal display according to the first embodiment of the present invention.

도 6a 내지 도 6d는 본 발명의 제 1 실시예에 따른 액정표시장치 하부 기판의 제조 평면도이고, 도 7a 내지 도 7e는 제조 단면도이다.6A to 6D are plan views illustrating the lower substrate of the liquid crystal display according to the first exemplary embodiment of the present invention, and FIGS. 7A to 7E are cross-sectional views of the manufacturing process of FIG.

*도면의 주요부분에 대한 설명** Description of the main parts of the drawings *

100 : 하부기판101 : 게이트 라인100: lower substrate 101: gate line

102 : 데이터 라인103 : 스토리지 라인102: data line 103: storage line

103a : 스토리지 전극104 : 박막트랜지스터103a: storage electrode 104: thin film transistor

105 : 활성층106 : 버퍼층105: active layer 106: buffer layer

107 : 게이트 절연막108 : 화소 전극107 gate insulating film 108 pixel electrode

109 : 보호막110 : 콘택홀109: protective film 110: contact hole

111a : 소스 전극111b : 드레인 전극111a: source electrode 111b: drain electrode

113 : 상부기판114 : 차광막113: upper substrate 114: light shielding film

115 : 칼라필터116 : 공통전극115: color filter 116: common electrode

상기 목적을 달성하기 위한 본 발명의 액정표시장치는, 기판 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 활성층과, 상기 활성층을 포함하는 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 일방향을 갖고 형성되는 데이터 라인 및 상기 데이터 라인에 교차하는 부분이 단선되도록 형성된 게이트 라인 및 스토리지 라인과, 상기 게이트 라인 양측의 상기 활성층에 형성된 제 1 및 제 2 불순물 영역과, 상기 제 1 및 제 2 불순물 영역 및 데이터 라인, 게이트 라인, 스토리지 라인의 소정부분이 노출되는 복수개의 콘택홀을 갖도록 형성된 보호막과, 상기 콘택홀을 통해 상기 제 1 불순물 영역 및 상기 데이터 라인에 연결되는 소스 전극, 상기 단선된 게이트 라인을 연결하는 게이트 연결부, 상기 단선된 스토리지 라인을 연결하는 스토리지 연결부, 상기 제 2 불순물 영역에 연결되는 드레인 전극 및 화소 전극을 포함하여 구성된다.The liquid crystal display device of the present invention for achieving the above object has a buffer layer formed on a substrate, an active layer formed on the buffer layer, a gate insulating film formed on a substrate including the active layer, and one direction on the gate insulating film A gate line and a storage line formed to disconnect the data line to be formed and a portion crossing the data line, first and second impurity regions formed in the active layers on both sides of the gate line, the first and second impurity regions, A passivation layer formed to have a plurality of contact holes exposing predetermined portions of the data line, the gate line, and the storage line, a source electrode connected to the first impurity region and the data line through the contact hole, and the disconnected gate line. A gate connection for connecting and a storage connection for connecting the disconnected storage line Unit, the second is configured to include a drain electrode and a pixel electrode connected to the impurity region.

여기서, 상기 소스 전극, 게이트 연결부, 스토리지 연결부, 드레인 전극 및 화소 전극은 투명 도전성 금속으로 이루어짐을 특징으로 하는 액정표시장치.The liquid crystal display according to claim 1, wherein the source electrode, the gate connection part, the storage connection part, the drain electrode, and the pixel electrode are made of a transparent conductive metal.

또한, 본 발명의 다른 특징은 기판 상에 버퍼층을 형성하는 공정과, 상기 버퍼층 상에 활성층을 형성하는 공정과, 상기 활성층을 포함하는 기판의 전면에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 일방향의 데이터 라인과, 상기 데이터 라인에 교차하는 부분이 단선된 게이트 라인 및 스토리지 라인을 동시에 형성하는 공정과, 상기 게이트 라인 양측의 상기 활성층에 제 1 및 제 2 불순물 영역을 형성하는 공정과, 상기 게이트 라인을 포함하는 기판 전면에 보호막을 형성하는 공정과, 상기 제 1 및 제 2 불순물 영역, 데이터 라인, 게이트 라인 및 스토리지 라인의 소정부분이 노출되도록 상기 보호막을 선택적으로 제거하여 복수개의 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 제 1 불순물 영역 및 상기 데이터 라인에 연결되는 소스전극, 상기 단선된 게이트 라인을 연결하는 게이트 연결부, 상기 단선된 스토리지 라인을 연결하는 스토리지 연결부, 상기 제 2 불순물 영역에 연결되는 드레인 전극 및 화소전극을 동시에 형성하는 공정을 포함한다.In addition, another aspect of the present invention is to form a buffer layer on a substrate, to form an active layer on the buffer layer, to form a gate insulating film on the entire surface of the substrate including the active layer, the gate insulating film on Simultaneously forming a data line in one direction, a gate line and a storage line in which a portion crossing the data line is disconnected, and forming first and second impurity regions in the active layers on both sides of the gate line; Forming a passivation layer on the entire surface of the substrate including the gate line; and selectively removing the passivation layer to expose a predetermined portion of the first and second impurity regions, the data line, the gate line, and the storage line. Forming a gap between the first impurity region and the data line through the contact hole; And simultaneously forming a source electrode, a gate connection part connecting the disconnected gate line, a storage connection part connecting the disconnected storage line, a drain electrode connected to the second impurity region, and a pixel electrode.

이하, 본 발명에 따른 액정표시장치 및 그 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 액정표시장치의 평면도이다.4 is a plan view of a liquid crystal display according to the present invention.

도 4에 도시된 바와 같이, 본 발명의 액정표시장치는, 화소영역을 정의하기 위해 종횡으로 형성된 복수개의 게이트 라인(101) 및 데이터 라인(102)과, 상기 화소 영역에 형성된 화소 전극(108)과, 상기 게이트 라인(101)과 동일한 방향으로 일정한 간격을 갖고 형성된 스토리지 라인(103) 및 스토리지 전극(103a)과, 상기 스토리지 전극(103a)에 오버랩되는 활성층(105)을 구비하고, 상기 화소 전극(108)에 인가되는 전압을 스위칭 하기 위한 박막 트랜지스터(104)를 포함하여 구성된다.As shown in FIG. 4, the liquid crystal display of the present invention includes a plurality of gate lines 101 and data lines 102 formed vertically and horizontally to define a pixel region, and a pixel electrode 108 formed in the pixel region. And a storage line 103 and a storage electrode 103a formed at regular intervals in the same direction as the gate line 101, and an active layer 105 overlapping the storage electrode 103a. And a thin film transistor 104 for switching a voltage applied to the 108.

여기서, 상기 데이터 라인(102)과 교차하는 부분의 게이트 라인(101) 및 스토리지 라인(103) 각각을 서로 연결하는 물질과, 상기 데이터 라인(102) 및 상기 활성층(105)을 연결하기 위한 소스 전극(111a)의 물질은 상기 화소 전극(108)과 동일한 투명 도전성 물질이다.Here, a material connecting each of the gate line 101 and the storage line 103 at the portion crossing the data line 102 and a source electrode for connecting the data line 102 and the active layer 105 to each other. The material of 111a is the same transparent conductive material as the pixel electrode 108.

즉, 도시하지는 않았지만, 상기 데이터 라인(102)에 분리되는 게이트 라인(101) 및 스토리지 라인(103)은 상기 화소 전극(108)과 동시에 형성되고, 각각의 콘택홀(도시하지 않음)을 통하여 상기 데이터 라인(102)과 교차하는 부분에서 각각의 콘택홀을 통하여 징검다리 모양으로 서로 연결된다.That is, although not shown, the gate line 101 and the storage line 103 which are separated from the data line 102 are formed at the same time as the pixel electrode 108 and through the respective contact holes (not shown). At each intersection with the data line 102, each contact hole is connected to each other in the shape of a stepping bridge.

또한, 상기 데이터 라인(102)과 상기 활성층(105)의 단면구조에서 상기 두 층 사이에 형성된 게이트 절연막(도시하지 않음)을 제거하기 위해 상기 데이터 라인(102)과 상기 활성층(105)을 오버랩시키지 않고, 분리하여 상기 데이터 라인(102) 및 활성층(105) 상부의 층을 제거하고 각각의 콘택홀을 형성한 후, 상기 화소 전극(108)과 동일한 물질로 서로 연결된다.In addition, the data line 102 and the active layer 105 do not overlap to remove the gate insulating layer (not shown) formed between the two layers in the cross-sectional structure of the data line 102 and the active layer 105. After the separation, the layers on the data line 102 and the active layer 105 are removed to form respective contact holes, and then connected to each other using the same material as the pixel electrode 108.

도 5는 4의 Ⅱ∼Ⅱ'선상을 자른 단면도이다.5 is a cross-sectional view taken along the line II-II 'of 4;

도 5에 도시된 바와 같이, 본 발명의 액정표시장치는 하부기판(100) 상에 형성된 실리콘 산화막의 버퍼층(106)과, 상기 버퍼층 상에 섬모양의 다결정 실리콘으로 형성된 활성층(105)이 형성되어 있다.As shown in FIG. 5, in the liquid crystal display of the present invention, a buffer layer 106 of a silicon oxide film formed on the lower substrate 100 and an active layer 105 formed of island-like polycrystalline silicon are formed on the buffer layer. have.

또한, 상기 활성층(105)을 포함하는 하부기판(100) 전면에 형성되는 게이트 절연막(107)과, 상기 게이트 절연막(107) 상에 서로 일정한 간격을 갖고 형성된 게이트 라인(101), 스토리지 전극(103a) 및 데이터 라인(102)이 형성되어 있다.In addition, the gate insulating film 107 formed on the entire surface of the lower substrate 100 including the active layer 105, the gate line 101 and the storage electrode 103a formed at regular intervals on the gate insulating film 107. ) And data lines 102 are formed.

그리고, 상기 데이터 라인(102), 게이트 라인(101) 및 스토리지 라인(103)을 포함한 하부기판(100) 상에 형성된 보호막(109)과, 상기 데이터 라인(102)과 상기 활성층(105) 상의 상기 보호막(109) 및 게이트 절연막(107)이 식각된 콘택홀(110)을 통하여 전기적으로 연결되는 소스 전극(111a)과, 상기 게이트 라인(101)을 중심으로 상기 소스 전극(111a)에 대응되는 드레인 전극(111b)으로 상기 활성층(105) 상의 상기 보호막(109) 및 게이트 절연막(107)이 식각된 콘택홀(110)을 통하여 전기적으로 연결되도록 형성된 화소전극(112)이 형성되어 있다.In addition, the passivation layer 109 formed on the lower substrate 100 including the data line 102, the gate line 101, and the storage line 103, and the data on the data line 102 and the active layer 105. A source electrode 111a electrically connected to the passivation layer 109 and the gate insulating layer 107 through an etched contact hole 110, and a drain corresponding to the source electrode 111a around the gate line 101. A pixel electrode 112 is formed to be electrically connected to the protective layer 109 and the gate insulating layer 107 on the active layer 105 through the etched contact hole 110.

도시되지는 않았지만, 상기 데이터 라인(102)과 교차되는 게이트 라인(101) 및 스토리지 라인(103)은 상기 콘택홀(110)을 통해 상기 화소 전극(108)과 동시에 형성된 물질로 각각이 서로 연결되어 있다.Although not shown, the gate line 101 and the storage line 103 intersecting the data line 102 are made of a material formed simultaneously with the pixel electrode 108 through the contact hole 110, and are connected to each other. have.

또한, 상기 하부기판(100)에 대향하는 상부기판(113) 상에 차광막(114)과, 상기 차광막(114) 상에 R.G.B 색상을 구현하기 위한 칼라필터(115)와, 상기 칼라필터(115) 상에 공통전극(116)이 형성되어 있다.In addition, a light blocking film 114 on the upper substrate 113 facing the lower substrate 100, a color filter 115 for implementing RGB color on the light blocking film 114, and the color filter 115. The common electrode 116 is formed thereon.

그리고, 상기 하부기판(100)의 화소 전극(108)과, 상기 상부기판(113)의 공통전극(116) 상에 각각의 배향막이 더 형성되어 있다.Further, respective alignment layers are further formed on the pixel electrode 108 of the lower substrate 100 and the common electrode 116 of the upper substrate 113.

여기서, 상기 데이터 라인(102), 게이트 라인(101) 및 스토리지 전극(103a)이 모두 동일층에 형성됨으로써, 상기 데이터 라인(102)과 활성층(105)을 서로 연결하는 징검다리 모양의 상기 소스 전극(111a)은 ITO(Indium Tin Oxide)와 같은 상기 화소 전극(108)과 동일한 물질로 형성된다.Here, the data line 102, the gate line 101, and the storage electrode 103a are all formed on the same layer, and thus the stepped source electrode connecting the data line 102 and the active layer 105 to each other is formed. 111a is formed of the same material as the pixel electrode 108 such as indium tin oxide (ITO).

이때, 상기 화소 전극(108)을 이루는 물질과 접촉하는 상기 데이터라인(102), 게이트 라인(101), 스토리지 라인(103) 및 활성층(105)과의 접촉 저항이 낮아야 한다.In this case, the contact resistance of the data line 102, the gate line 101, the storage line 103, and the active layer 105 in contact with the material forming the pixel electrode 108 should be low.

또한, 상기 소스 전극(111a)과 드레인 전극(111b)이 형성되는 부분의 활성층(105)은 이온주입에 의한 불순물 영역(105a,105b)이 되어야 한다.In addition, the active layer 105 in the portion where the source electrode 111a and the drain electrode 111b are formed should be impurity regions 105a and 105b by ion implantation.

따라서, 상기 게이트 라인(101)의 양쪽에 해당되는 불순물 영역을 형성하기 위해서는 상기 게이트 라인(101)을 마스크로 하여 상기 하부기판(100) 상에 불순물을 이온주입 해야 하므로, 상기 게이트 라인(101)과 동시에 형성되는 상기 데이터 라인(102)이 상기 활성층(105)과 일부 오버랩되거나, 오버랩되지 않아야 한다.Therefore, in order to form impurity regions corresponding to both sides of the gate line 101, impurities must be implanted onto the lower substrate 100 using the gate line 101 as a mask, so that the gate line 101 is formed. And the data line 102 formed at the same time as or partially overlap the active layer 105.

결국, 상기 데이터 라인(102)과 상기 활성층(105)에 불순물이 주입된 상기 불순물 영역(105a)은 상기 화소전극(112)과 동시에 형성되는 소스 전극(111a)에 의해 서로 연결된다.As a result, the impurity region 105a in which impurities are injected into the data line 102 and the active layer 105 is connected to each other by the source electrode 111a which is simultaneously formed with the pixel electrode 112.

또한, 상기 데이터 라인(102), 게이트 라인(101) 및 스토리지 전극(103a)이 모두 동일층에 형성함으로써, 상기 데이터 라인(102)에 교차하는 부분에서 상기 게이트 라인(101) 및 스토리지 라인(도 4의 103)을 각각을 서로 연결시키는 게이트 연결부(120) 및 스토리지 연결부(121)가 형성된다.In addition, the data line 102, the gate line 101, and the storage electrode 103a are all formed on the same layer, so that the gate line 101 and the storage line (FIG. 3) intersect the data line 102. A gate connection portion 120 and a storage connection portion 121 that connect each of 103 to 4 are formed.

이와 같은 구성을 갖는 본 발명에 따른 액정표시장치의 제조 공정을 살펴보면 다음과 같다.Looking at the manufacturing process of the liquid crystal display according to the present invention having such a configuration as follows.

도 6a 내지 도 6d는 본 발명의 액정표시장치 하부 기판의 제조 평면도이고, 도 7a 내지 도 7e는 제조 단면도이다.6A to 6D are plan views illustrating the lower substrate of the liquid crystal display device of the present invention, and FIGS. 7A to 7E are cross-sectional views of the manufacturing process.

먼저, 도 7a와 같이, 하부기판(100) 상에 산화 실리콘을 이용하여버퍼층(106)을 형성하고, 상기 버퍼층(106) 상에 비정질 실리콘을 증착한 후 엑시머 레이저 등을 이용하여 다결정 실리콘(106a)으로 결정화한다.First, as shown in FIG. 7A, a buffer layer 106 is formed on the lower substrate 100 using silicon oxide, amorphous silicon is deposited on the buffer layer 106, and then polycrystalline silicon 106a is formed using an excimer laser or the like. Crystallize

이때, 화살표 방향으로 엑시머 레이저광을 조사한다.At this time, excimer laser light is irradiated in the direction of the arrow.

도 6a 또는 도 7b와 같이, 사진 인쇄 및 식각공정을 통해 상기 다결정 실리콘(도 6a의 106a)을 선택적으로 제거하여 활성층(105)을 형성한다.6A or 7B, the polycrystalline silicon (106a of FIG. 6A) is selectively removed through photo printing and etching to form an active layer 105.

도 6b 또는 도 7c와 같이, 상기 활성층(105)이 형성된 하부기판(100)의 전면에 게이트 절연막(107)을 형성하고, 상기 게이트 절연막(107)이 형성된 하부기판(100) 상에 도전성이 우수한 알루미늄계 금속을 이용하여 금속층(도시하지 않음)을 형성하고, 사진 인쇄 및 식각 공정을 통해 상기 금속층을 선택적으로 제거하여 상기 게이트 절연막(107) 상에 서로 이격된 스토리지 전극(103a), 데이터 라인(102) 및 게이트 라인(101)을 형성한다.As shown in FIG. 6B or 7C, the gate insulating layer 107 is formed on the entire surface of the lower substrate 100 on which the active layer 105 is formed, and the conductivity is excellent on the lower substrate 100 on which the gate insulating layer 107 is formed. A metal layer (not shown) is formed by using an aluminum-based metal, and the metal layer is selectively removed through a photo printing and etching process so that the storage electrodes 103a and the data lines are spaced apart from each other on the gate insulating layer 107. 102 and the gate line 101 are formed.

이때, 상기 데이터 라인(102)과 교차되는 부분의 상기 게이트 라인(101) 및 스토리지 라인(103)은 상기 데이터 라인(102)과 교차하는 부분이 단선되어 있다.In this case, the gate line 101 and the storage line 103 of the portion crossing the data line 102 are disconnected from the portion of the gate line 101 and the storage line 103.

다음, 상기 게이트 라인(101)을 마스크로 이용하여 불순물 이온을 주입함으로써, 상기 게이트 라인(101) 양측의 활성층(105)에 제 1 및 제 2 불순물 영역(105a,105b)을 형성한다.Next, impurity ions are implanted using the gate line 101 as a mask to form first and second impurity regions 105a and 105b in the active layer 105 at both sides of the gate line 101.

도 6c 또는 도 7d와 같이, 게이트 라인(101)을 포함한 하부기판(100) 상에 보호막(109)을 형성하고, 데이터 라인(102)과, 상기 데이터 라인(102)과 교차하는 게이트 라인(101) 및 스토리지 라인(103)의 단선 부분과, 상기 활성층(105)의 제 1 및 제 2 불순물 영역(105a,105b)의 표면이 소정부분 노출되도록 상기 보호막(109)및 게이트 절연막(107)을 선택적으로 제거하여 콘택홀(110)을 형성한다.As shown in FIG. 6C or 7D, the passivation layer 109 is formed on the lower substrate 100 including the gate line 101, and the data line 102 and the gate line 101 intersect the data line 102. ) And the passivation layer 109 and the gate insulating layer 107 so that the disconnection portion of the storage line 103 and the surfaces of the first and second impurity regions 105a and 105b of the active layer 105 are partially exposed. To form a contact hole 110.

도 6d 또는 도 7e와 같이, 상기 콘택홀(110)을 포함한 보호막(109)이 형성된 하부기판(100)의 전면에 ITO와 같은 투명 도전성 금속을 형성한 후, 상기 데이터 라인(102) 및 제 1 불순물 영역(105a)을 연결하는 소스 전극(111a)과, 상기 데이터 라인(102)에 교차되도록 게이트 라인(101) 및 스토리지 라인(103) 각각을 서로 연결하는 게이트 연결부(120) 및 스토리지 연결부(121)와, 상기 제 2 불순물 영역(105b)에 연결되는 드레인 전극(111b) 및 화소 전극(108)을 형성한다.6D or 7E, after the transparent conductive metal such as ITO is formed on the entire surface of the lower substrate 100 on which the passivation layer 109 including the contact hole 110 is formed, the data line 102 and the first line are formed. A source electrode 111a connecting the impurity region 105a and a gate connection portion 120 and a storage connection portion 121 connecting the gate line 101 and the storage line 103 to each other so as to intersect the data line 102. ) And a drain electrode 111b and a pixel electrode 108 connected to the second impurity region 105b.

여기서, 상기 드레인 전극(111b) 및 화소전극(108)은 일체형으로 되어 있다.Here, the drain electrode 111b and the pixel electrode 108 are integrated.

이때, 본 발명에 따른 액정표시장치의 제조 방법은 상기 활성층(105)의 형성과, 상기 데이터 라인(102), 게이트 라인(101) 및 스토리지 라인(103)의 형성과, 콘택홀(110)의 형성과, 상기 소스 전극(111a), 게이트 연결부(120) 및 스토리지 연결부(121), 드레인 전극(111b) 및 화소 전극(108)의 형성에 따른 4번의 패터닝이 필요하다.In this case, the manufacturing method of the liquid crystal display according to the present invention may include forming the active layer 105, forming the data line 102, the gate line 101 and the storage line 103, and forming the contact hole 110. Formation and four patterning operations are required according to the formation of the source electrode 111a, the gate connector 120 and the storage connector 121, the drain electrode 111b and the pixel electrode 108.

따라서, 본 발명에 따른 액정표시장치의 제조방법은 탑 게이트 방식으로 데이터 라인(102), 게이트 라인(101) 및 스토리지 라인(103)을 모두 동일층에 형성함으로써, 4개의 패터닝 마스크를 이용하여 하부기판(100)을 패터닝하여 제조 비용을 줄일 수 있기 때문에 생산성을 향상시킬 수 있다.Accordingly, in the method of manufacturing the liquid crystal display according to the present invention, the data line 102, the gate line 101, and the storage line 103 are all formed on the same layer by using a top gate method, thereby using four patterning masks. Since the manufacturing cost can be reduced by patterning the substrate 100, productivity can be improved.

이상 상술한 바와 같이, 본 발명의 액정표시장치 및 그의 제조 방법은 다음과 같은 효과가 있다.As described above, the liquid crystal display of the present invention and its manufacturing method have the following effects.

본 발명의 액정표시장치 및 그의 제조 방법은 데이터 라인, 게이트 라인 및 스토리지 라인을 동일 층에 형성하여 제조 공정을 줄일 수 있기 때문에 생산성을 높일 수 있다.The liquid crystal display of the present invention and its manufacturing method can increase productivity because data lines, gate lines, and storage lines can be formed on the same layer to reduce the manufacturing process.

Claims (5)

기판 상에 형성된 버퍼층과,A buffer layer formed on the substrate, 상기 버퍼층 상에 활성층과,An active layer on the buffer layer, 상기 활성층을 포함하는 기판 상에 형성된 게이트 절연막과,A gate insulating film formed on the substrate including the active layer; 상기 게이트 절연막 상에 일방향을 갖고 형성되는 데이터 라인 및 상기 데이터 라인에 교차하는 부분이 단선되도록 형성된 게이트 라인 및 스토리지 라인과,A gate line and a storage line formed to have a data line formed in one direction on the gate insulating layer and a portion crossing the data line disconnected; 상기 게이트 라인 양측의 상기 활성층에 형성된 제 1 및 제 2 불순물 영역과,First and second impurity regions formed in the active layer on both sides of the gate line; 상기 제 1 및 제 2 불순물 영역 및 데이터 라인, 게이트 라인, 스토리지 라인의 소정부분이 노출되는 복수개의 콘택홀을 갖도록 형성된 보호막과,A protective film formed to have a plurality of contact holes through which the first and second impurity regions and predetermined portions of the data line, the gate line, and the storage line are exposed; 상기 콘택홀을 통해 상기 제 1 불순물 영역 및 상기 데이터 라인에 연결되는 소스 전극, 상기 단선된 게이트 라인을 연결하는 게이트 연결부, 상기 단선된 스토리지 라인을 연결하는 스토리지 연결부, 상기 제 2 불순물 영역에 연결되는 드레인 전극 및 화소 전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.A source electrode connected to the first impurity region and the data line through the contact hole, a gate connector connecting the disconnected gate line, a storage connector connecting the disconnected storage line, and a second impurity region. And a drain electrode and a pixel electrode. 제 1 항에 있어서,The method of claim 1, 상기 소스 전극, 게이트 연결부, 스토리지 연결부, 드레인 전극 및 화소 전극은 투명 도전성 금속으로 이루어짐을 특징으로 하는 액정표시장치.The source electrode, the gate connection part, the storage connection part, the drain electrode, and the pixel electrode are made of a transparent conductive metal. 제 2 항에 있어서,The method of claim 2, 상기 투명 도전성 금속은 ITO임을 특징으로 하는 액정표시장치.And the transparent conductive metal is ITO. 기판 상에 버퍼층을 형성하는 공정과,Forming a buffer layer on the substrate, 상기 버퍼층 상에 활성층을 형성하는 공정과,Forming an active layer on the buffer layer; 상기 활성층을 포함하는 기판의 전면에 게이트 절연막을 형성하는 공정과,Forming a gate insulating film on the entire surface of the substrate including the active layer; 상기 게이트 절연막 상에 일방향의 데이터 라인과, 상기 데이터 라인에 교차하는 부분이 단선된 게이트 라인 및 스토리지 라인을 동시에 형성하는 공정과,Simultaneously forming a data line in one direction and a gate line and a storage line in which a portion crossing the data line is disconnected; 상기 게이트 라인 양측의 상기 활성층에 제 1 및 제 2 불순물 영역을 형성하는 공정과,Forming first and second impurity regions in the active layer on both sides of the gate line; 상기 게이트 라인을 포함하는 기판 전면에 보호막을 형성하는 공정과,Forming a protective film on an entire surface of the substrate including the gate line; 상기 제 1 및 제 2 불순물 영역, 데이터 라인, 게이트 라인 및 스토리지 라인의 소정부분이 노출되도록 상기 보호막을 선택적으로 제거하여 복수개의 콘택홀을 형성하는 공정과,Forming a plurality of contact holes by selectively removing the passivation layer so that predetermined portions of the first and second impurity regions, data lines, gate lines, and storage lines are exposed; 상기 콘택홀을 통해 상기 제 1 불순물 영역 및 상기 데이터 라인에 연결되는 소스전극, 상기 단선된 게이트 라인을 연결하는 게이트 연결부, 상기 단선된 스토리지 라인을 연결하는 스토리지 연결부, 상기 제 2 불순물 영역에 연결되는 드레인 전극 및 화소전극을 동시에 형성하는 공정을 포함함을 특징으로 하는 액정표시장치의 제조 방법.A source electrode connected to the first impurity region and the data line through the contact hole, a gate connection portion connecting the disconnected gate line, a storage connection portion connecting the disconnected storage line, and a second impurity region. And forming a drain electrode and a pixel electrode at the same time. 제 4 항에 있어서,The method of claim 4, wherein 상기 소스 전극, 게이트 연결부, 스토리지 연결부, 드레인 전극 및 화소 전극은 투명 도전성 금속으로 형성됨을 특징으로 하는 액정표시장치.The source electrode, the gate connection part, the storage connection part, the drain electrode, and the pixel electrode are formed of a transparent conductive metal.
KR1020020073134A 2002-11-22 2002-11-22 Liquid Crystal Display device and Method for manufacturing at the same KR20040045113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073134A KR20040045113A (en) 2002-11-22 2002-11-22 Liquid Crystal Display device and Method for manufacturing at the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073134A KR20040045113A (en) 2002-11-22 2002-11-22 Liquid Crystal Display device and Method for manufacturing at the same

Publications (1)

Publication Number Publication Date
KR20040045113A true KR20040045113A (en) 2004-06-01

Family

ID=37341151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073134A KR20040045113A (en) 2002-11-22 2002-11-22 Liquid Crystal Display device and Method for manufacturing at the same

Country Status (1)

Country Link
KR (1) KR20040045113A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188948B2 (en) 2007-11-09 2012-05-29 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
KR20130019744A (en) * 2011-08-17 2013-02-27 엘지디스플레이 주식회사 Method for fabricating liquid crystal display device
US8492765B2 (en) 2011-01-20 2013-07-23 Samsung Display Co., Ltd. Display device and method of fabricating the same
US9647005B2 (en) 2015-01-28 2017-05-09 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188948B2 (en) 2007-11-09 2012-05-29 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US8305311B2 (en) 2007-11-09 2012-11-06 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US8492765B2 (en) 2011-01-20 2013-07-23 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20130019744A (en) * 2011-08-17 2013-02-27 엘지디스플레이 주식회사 Method for fabricating liquid crystal display device
US9647005B2 (en) 2015-01-28 2017-05-09 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101152528B1 (en) Liquid crystal display device capable of reducing leakage current and fabrication method thereof
US20080265254A1 (en) Thin film transistor array substrate, method of manufacturing same, and display device
JP3579492B2 (en) Method for manufacturing display device
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
US20100200860A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20090060756A (en) Display panel and manufacturing method thereof
JP2727562B2 (en) Display device
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US20060051886A1 (en) Liquid crystal display device and fabrication method thereof
JP2008311545A (en) Display device
KR20040045113A (en) Liquid Crystal Display device and Method for manufacturing at the same
KR20040016222A (en) Liquid crystal display panel
US6812493B2 (en) Thin-film semiconductor element and method of producing same
US7920220B2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device
KR20010003439A (en) TFT array substrate of TFT-LCD
US6940568B2 (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
KR100909053B1 (en) Thin film transistor
KR100525437B1 (en) Liquid crystal display device and method for fabricating the same
KR100499569B1 (en) Liquid Crystal Display Devices and Method of manufacturing the same
KR100459211B1 (en) Polysilicon Thin Film Transistor, Method For Fabricating The Same And Method For Fabricating Liquid Crystal Display Device By Said Method
KR100798311B1 (en) Wire structure of display device and liquid crystal display device
KR100683142B1 (en) Method for fabricating tft lcd
KR100517594B1 (en) Thin film transistor substrate for liquid crystal display (LCD) and Method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination