KR20040043664A - Apparatus for fusing of FPGA - Google Patents

Apparatus for fusing of FPGA Download PDF

Info

Publication number
KR20040043664A
KR20040043664A KR1020020072074A KR20020072074A KR20040043664A KR 20040043664 A KR20040043664 A KR 20040043664A KR 1020020072074 A KR1020020072074 A KR 1020020072074A KR 20020072074 A KR20020072074 A KR 20020072074A KR 20040043664 A KR20040043664 A KR 20040043664A
Authority
KR
South Korea
Prior art keywords
fusing
port
fpga
pin
buffer
Prior art date
Application number
KR1020020072074A
Other languages
Korean (ko)
Inventor
이충렬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020072074A priority Critical patent/KR20040043664A/en
Publication of KR20040043664A publication Critical patent/KR20040043664A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE: A fusing system of an FPGA(Field Programmable Gate Array) is provided to perform a fusing operation by using an RS-232 port exposed on a front face of a PBA(Print Board Array) though the PBA is being driven. CONSTITUTION: The system comprises an RS-232 port(10) and a data selector(30). The RS-232 port(10) is connected to a PC(40) which stores a fusing software. The data selector(30), connected to the RS-232 port(10), writes configuration data to an FPGA PROM(24) within the PBA, namely performs a fusing operation or transmits data to an RS-232 transceiver(22). The data selector(30) includes an inverter(31), a monitor buffer(32) and a fusing buffer(33). The inverter(31) receives an enable signal of the RS-232 port(10), and inverts the enable signal. The monitor buffer(32) performs a buffering operation for transmitting signals of the RS-232 port(10) to the RS-232 transceiver(22) according to the inverted enable signal. The fusing buffer(33) performs a buffering operation for writing the signals of the RS-232 port(10) into the FPGA PROM according to the enable signal of the RS-232 port(10).

Description

에프피지에이의 퓨징 장치{Apparatus for fusing of FPGA}FFIAGEA fusing device {Apparatus for fusing of FPGA}

본 발명은 FPGA(Field Programmable Gate Array, 필드 프로그래머블 게이트 어레이)의 퓨징(Fusing) 장치에 관한 것으로, 특히 PBA(Print Board Assembly)의 전면부에 노출된 RS-232(Recommended Standard - 232) 포트를 이용하여 퓨징을 수행하여 시스템에 PBA가 실장되어 동작 중에도 아무런 제약없이 FPGA 퓨징을 하기에 적당하도록 한 FPGA의 퓨징 장치에 관한 것이다.The present invention relates to a fusing device of a Field Programmable Gate Array (FPGA), in particular using an RS-232 (Recommended Standard-232) port exposed on the front side of a PBA (Print Board Assembly). The present invention relates to an FPGA fusing device that performs a fusing process so that a PBA is mounted in a system and suitable for fusing without any restrictions during operation.

일반적으로 퓨징(Fusing)이란 FPGA의 구성 데이터(Configuration Data)를 보드 내의 PROM(Programmable Read Only Memory, 프로그램 가능 롬)에 쓰는 과정을 말한다.In general, fusing is a process of writing configuration data of an FPGA to a programmable read only memory (PROM) in a board.

여기서 구성 데이터(Configuration Data)는 사용자가 코딩한 로직을 FPGA 벤더(Vendor)가 제공하는 소프트웨어로 포맷을 맞춰 생성된 파일을 말한다.Configuration data refers to a file created by formatting user-coded logic with software provided by an FPGA vendor.

이렇게 PROM에 쓰여진 데이터는 보드의 전원이 오프(Off) 되더라도 지워지지 않고 남아 있다가 다시 전원이 온(On) 되면 FPGA에 쓰여져 FPGA를 구성(Configuration)하게 된다.The data written to the PROM remains undeleted even when the board is powered off, and when the power is turned on again, the data is written to the FPGA to configure the FPGA.

그래서 퓨징을 하기 위해서는 퓨징 소프트웨어가 인스톨되어 있는 노트북과 같은 일반 PC와 PROM 사이를 연결해 줄 케이블이 필요한데, 이를 퓨징 케이블이라고 한다. 일반적으로 퓨징 케이블에 대해 정해진 규격은 없고 FPGA 벤더별로 규격이 다르다.For fusing, you need a cable that connects your PC to a PROM, such as a laptop with fusing software installed. In general, there are no specifications for fusing cables, and specifications vary by FPGA vendor.

도 1은 종래 FPGA의 퓨징 장치의 블록구성도이다.1 is a block diagram of a fusing device of a conventional FPGA.

여기서 참조번호 10은 RS-232 포트이고, 20은 FPGA가 있는 PBA 컴포넌트 사이드(Component Side)이며, 21은 퓨징 접속부이고, 40은 퓨징 소프트웨어가 있는 노트북과 같은 일반 PC이다.Here, reference numeral 10 is an RS-232 port, 20 is a PBA Component Side with an FPGA, 21 is a fusing connection, and 40 is a typical PC such as a notebook with fusing software.

그리고 노트북(40) 등에 있는 퓨징 소프트웨어는 파일을 PROM에 쓰기 위해 사용되는 소프트웨어이다. 이때 파일은 사용자가 VHDL(high-leVel Hardware Description Language) 등의 언어로 코딩한 로직을 컴파일러(Compiler)와 같은 합성툴을 거쳐 특정 포맷으로 만든 것이다.The fusing software in the notebook 40 or the like is software used for writing a file to a PROM. In this case, the file is a logic that the user codes in a language such as a high-leVel Hardware Description Language (VHDL) to a specific format through a synthesis tool such as a compiler.

또한 FPGA는 사용자가 프로그램을 통해 특정 기능을 하드웨어적으로 수행하도록 만들 수 있는 IC(Integrated Circuit, 집적 회로)이다. 여기서 프로그램이란 FPGA를 사용하기 원하는 기능을 수행하도록 하드웨어적으로 구성하는 작업을 의미한다. 이러한 구성 정보가 퓨징 데이터가 된다.FPGAs are also integrated circuits (ICs) that allow users to programmatically perform specific functions in hardware. In this context, a program is a hardware configuration that performs the functions you want to use the FPGA. This configuration information becomes fusing data.

그래서 종래에는 노트북(40)을 퓨징 케이블을 이용하여 PBA 컴포넌트 사이드(10)의 퓨징 접속부(21)에 연결하여 노트북(40)의 퓨징 소프트웨어를 PBA 컴포넌트 사이드(10)에 퓨징하였다.Thus, conventionally, the notebook 40 was connected to the fusing connection 21 of the PBA component side 10 using a fusing cable to fuse the fusing software of the notebook 40 to the PBA component side 10.

도 2는 RS-232 포트와 연동되는 그 주변 장치의 블록구성도이다.2 is a block diagram of a peripheral device interworking with the RS-232 port.

여기서 참조번호 10은 RS-232 포트이고, 22는 PBA 컴포넌트 사이드에 있으면서 RS-232포트(10)와 데이터를 송/수신(RX_DATA, TX_DATA)하는 RS-232트랜시버(Transceiver)이며, 23은 RS-232 트랜시버(22)와 TTL(Transistor-Transistor Logic, 트랜지스터-트랜지스터 논리 회로) 레벨에서 데이터를 송/수신하여 UART(Universal Asynchronous Receiver Transmitter, 범용 비동기 송수신기) 제어 기능을 수행하는 CPU(Central Processing Unit, 중앙처리장치)이다.Here, reference numeral 10 is an RS-232 port, 22 is an RS-232 transceiver (RX_DATA, TX_DATA) that transmits / receives data (RX_DATA, TX_DATA) with the RS-232 port 10 on the PBA component side, and 23 is an RS-232 port. Central processing unit (CPU) that performs UART (Universal Asynchronous Receiver Transmitter) control by sending and receiving data at 232 transceiver 22 and TTL (Transistor-Transistor Logic) level Processing device).

도 3은 도 1에서 PBA 컴포넌트 사이드에서 FPGA와 그 주변 장치의 블록구성도이다.FIG. 3 is a block diagram of an FPGA and its peripheral devices in the PBA component side of FIG. 1.

여기서 참조번호 21은 퓨징 접속부이고, 24는 FPGA PROM인데, 퓨징 접속부(21)와 FPGA PROM(24)은 TDI(Test Data Input, 시험 데이터 입력), TDO(Test Data Output, 시험 데이터 출력), TCK(Test ClocK, 시험 클럭), TMS(Test Mode Select, 시험 모드 선택)의 단자를 통해 서로 데이터를 주고받는다.Here, reference numeral 21 is a fusing connection, 24 is an FPGA PROM, and the fusing connection 21 and the FPGA PROM 24 are TDI (Test Data Input), TDO (Test Data Output), and TCK. (Test ClocK, Test Clock) and TMS (Test Mode Select) to exchange data with each other.

도 4는 도 1에서 RS-232 포트의 컨넥터 단자의 접속 단면도이다.4 is a cross-sectional view of the connector terminal of the RS-232 port in FIG.

참조번호 11은 RS-232 포트의 컨넥터 단자로써, 1번 핀은 DCD(Data Carrier Detect)이고, 2번 핀은 RXD(Receive Data, 수신 데이터)이며, 3번 핀은 TXD(Transmit Data, 송신 데이터)이고, 4번 핀은 DTR(Data Terminal Ready, 데이터 터미널준비 완료)이며, 5번 핀은 GND(GrouND, 접지)이다. 또한 6번 핀은 DSR(Data Set Ready, 데이터 설정 준비 완료)이고, 7번 핀은 RTS(Request To Send, 송신 요구)이며, 8번 핀은 CTS(Clear To Send, 송신 허가)이고, 9번 핀은 RI(Receive Interrupt flag)이다.Reference numeral 11 is the connector terminal of the RS-232 port. Pin 1 is DCD (Data Carrier Detect), pin 2 is RXD (Receive Data), and pin 3 is TXD (Transmit Data). Pin 4 is DTR (Data Terminal Ready) and Pin 5 is GND (GrouND, Ground). In addition, pin 6 is DSR (Data Set Ready), pin 7 is RTS (Request To Send), pin 8 is CTS (Clear To Send), and pin 9 The pin is a RI (Receive Interrupt flag).

그래서 종래에는 RS-232 포트(10)에서 컨넥터 단자(11)의 2번과 3번 핀을 모니터의 송/수신 데이터용으로 사용하고 나머지는 인벤토리(Inventory)EEPROM(Electrically Erasable and Programmable Read Only Memory, 전기적 삭제 가능 프로그램 가능 판독 기억 장치)의 읽기/쓰기용으로 사용된다.Therefore, conventionally, pins 2 and 3 of the connector terminal 11 are used for the transmit / receive data of the monitor in the RS-232 port 10, and the rest are inventory EEPROM (Electrically Erasable and Programmable Read Only Memory, Electrically erasable programmable read memory).

그러나 이러한 종래의 퓨징 케이블을 이용하여 PBA 컴포넌트 사이드(20)에 노트북(40)을 연결하여 FPGA를 퓨징하는 기술은 PBA 컴포넌트 사이드(20)가 시스템에 실장되어 있을 경우 퓨징이 곤란한 문제점이 있었다.However, the technology for fusing the FPGA by connecting the notebook 40 to the PBA component side 20 using the conventional fusing cable has a problem in that fusing is difficult when the PBA component side 20 is mounted in the system.

또한 인접되어 실장된 PBA가 있을 경우 컴포넌트 면에 케이블을 직접 연결할 수 없어 퓨징을 할 수 없었고, 퓨징을 하기 위해서는 인접되어 실장된 PBA를 제거해야만 하는 불편함도 있었다.In addition, when there are adjacently mounted PBAs, fusing was not possible because the cable could not be directly connected to the component surface, and in order to fuse, there was an inconvenience of having to remove adjacently mounted PBAs.

이는 퓨징 케이블의 연결지점을 PBA의 컴포넌트 면에 위치하게 하여 발생된 문제이다.This is caused by placing the connection point of the fusing cable on the component side of the PBA.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 PBA의 전면부에 노출된 RS-232 포트를 이용하여 퓨징을 수행하여 시스템에 PBA가 실장되어 동작 중에도 아무런 제약없이 FPGA 퓨징을 할 수 있는 FPGA의 퓨징 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, the object of the present invention is to perform the fusing by using the RS-232 port exposed to the front portion of the PBA PBA is mounted on the system during operation It is to provide an FPGA fusing device that can perform FPGA fusing without any limitation.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 FPGA의 퓨징 장치는,In order to achieve the above object, the fusing device of the FPGA according to an embodiment of the present invention,

퓨징 소프트웨어가 저장된 PC와 연결되는 RS-232 포트와; 상기 RS-232 포트와 연결되어 PBA 내의 FPGA PROM으로 퓨징이 수행되거나 RS-232 트랜시버로 데이터 전송이 수행되도록 하는 데이터 선택부를 포함하여 이루어짐을 그 기술적 구성상의특징으로 한다.An RS-232 port for connecting to a PC on which the fusing software is stored; Technical features of the present invention include a data selector connected to the RS-232 port so that fusing to the FPGA PROM in the PBA or data transmission to the RS-232 transceiver is performed.

도 1은 종래 FPGA의 퓨징 장치의 블록구성도이고,1 is a block diagram of a fusing device of a conventional FPGA,

도 2는 도 1에서 RS-232와 그 주변 장치의 블록구성도이며,FIG. 2 is a block diagram of RS-232 and peripheral devices thereof in FIG. 1;

도 3은 도 1에서 PBA 컴포넌트 사이드에서 FPGA와 그 주변 장치의 블록구성도이고,3 is a block diagram of the FPGA and its peripheral devices in the PBA component side in FIG.

도 4는 도 1에서 RS-232 포트의 컨넥터 단자의 접속 단면도이며,4 is a cross-sectional view of the connector terminal of the RS-232 port in FIG.

도 5는 본 발명이 적용되는 FPGA의 퓨징 장치의 블록구성도이고,5 is a block diagram of a fusing apparatus of an FPGA to which the present invention is applied,

도 6은 본 발명에 의한 FPGA의 퓨징 장치가 포함된 블록구성도이며,6 is a block diagram including a fusing device of the FPGA according to the present invention,

도 7은 도 6에서 RS-232 포트에서 퓨징용으로 케이블 핀을 사용할 경우의 컨넥터 단자의 접속 단면도이고,7 is a cross-sectional view of the connector terminal when the cable pin is used for fusing in the RS-232 port in FIG.

도 8은 도 6에서 RS-232 포트에서 모니터용으로 케이블 핀을 사용할 경우의 컨넥터 단자의 접속 단면도이다.FIG. 8 is a cross-sectional view of the connector terminal when the cable pin is used for the monitor in the RS-232 port in FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : RS-232 11 : RS-232 컨넥터 단자10: RS-232 11: RS-232 Connector Terminal

20 : PBA 컴포넌트 사이드 21 : 퓨징 접속부20: PBA component side 21: fusing connection

22 : RS-232 트랜시버 23 : CPU22: RS-232 transceiver 23: CPU

24 : FPGA PROM 30 : 데이터 선택부24: FPGA PROM 30: data selector

31 : 인버터 32 : 모니터용 버퍼31 Inverter 32 Monitor buffer

33 : 퓨징용 버퍼 40 : 노트북33: fusing buffer 40: notebook

이하, 상기와 같이 구성된 본 발명, FPGA의 퓨징 장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention and the fusing apparatus of the FPGA configured as described above will be described in detail with reference to the accompanying drawings.

도 5는 본 발명이 적용되는 FPGA의 퓨징 장치의 블록구성도이고, 도 6은 본 발명에 의한 FPGA의 퓨징 장치가 포함된 블록구성도이다.5 is a block diagram of a fusing apparatus of an FPGA to which the present invention is applied, and FIG. 6 is a block diagram of a fusing apparatus of an FPGA according to the present invention.

이에 도시된 바와 같이, 퓨징 소프트웨어가 저장된 PC(40)와 연결되는 RS-232 포트(10)와; 상기 RS-232 포트와 연결되어 PBA(20) 내의 FPGA PROM(24)으로 퓨징이 수행되거나 RS-232 트랜시버(22)로 데이터 전송이 수행되도록 하는 데이터 선택부(30)를 포함하여 구성된다.As shown therein, an RS-232 port 10 is connected to the PC 40 in which the fusing software is stored; And a data selector 30 connected to the RS-232 port to allow fusing to the FPGA PROM 24 in the PBA 20 or data transmission to the RS-232 transceiver 22.

상기에서 데이터 선택부(30)는, 상기 RS-232 포트(10)의 인에이블 신호를 입력받아 위상반전시키는 인버터(31)와; 상기 인버터(31)의 위상반전된 인에이블 신호에 따라 상기 RS-232 포트(10)의 신호가 RS-232 트랜시버(22)로 전송되도록 버퍼링하는 모니터용 버퍼(32)와; 상기 RS-232 포트(10)의 인에이블 신호에 따라 상기 RS-232 포트(10)의 신호가 FPGA PROM(24)으로 퓨징되도록 버퍼링하는 퓨징용 버퍼(33)를 포함하여 구성된다.The data selector 30 includes: an inverter 31 for receiving an enable signal of the RS-232 port 10 and reversing a phase; A monitor buffer (32) for buffering a signal of the RS-232 port (10) to be transmitted to an RS-232 transceiver (22) according to the phase-inverted enable signal of the inverter (31); And a fusing buffer 33 for buffering the signal of the RS-232 port 10 to the FPGA PROM 24 according to the enable signal of the RS-232 port 10.

상기에서 모니터용 버퍼(32)는, 상기 RS-232 포트(10)의 컨넥터 단자(11)의 2번 핀으로부터는 수신 데이터를 입력받고 3번 핀으로부터는 송신 데이터를 입력받는다.The monitor buffer 32 receives the received data from pin 2 of the connector terminal 11 of the RS-232 port 10 and the transmit data from pin 3 of the monitor buffer 32.

상기에서 퓨징용 버퍼(33)는, 상기 RS-232 포트(10)의 컨넥터 단자(11)의 2번 핀으로부터는 TDI(Test Data Input, 시험 데이터 입력)를 입력받고, 3번 핀으로부터는 TDO(Test Data Output, 시험 데이터 출력)를 입력받으며, 4번 핀으로부터는 TCK(Test ClocK, 시험 클럭)를 입력받고, 6번 핀으로부터는 TMS(Test Mode Select, 시험 모드 선택)를 입력받는다.The fusing buffer 33 receives a TDI (Test Data Input) from pin 2 of the connector terminal 11 of the RS-232 port 10 and TDO from pin 3. It receives (Test Data Output), TCK (Test ClocK) from Pin 4, and TMS (Test Mode Select) from Pin 6.

이와 같이 구성된 본 발명에 의한 FPGA의 퓨징 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the fusing apparatus of the FPGA according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 PBA의 전면부에 노출된 RS-232 포트를 이용하여 퓨징을 수행하여 시스템에 PBA가 실장되어 동작 중에도 아무런 제약없이 FPGA 퓨징하고자 한 것이다.First, the present invention intends to fuse the FPGA without any restrictions during operation by mounting the PBA in the system by performing the fusing using the RS-232 port exposed to the front of the PBA.

그래서 퓨징을 수행할 때 PBA 컴포넌트 사이드(20)의 전면부에 노출되어 있는 RS-232 포트(10)를 이용하게 되면, PBA가 시스템에 실장된 상태에서도 손쉽게 퓨징 케이블을 연결할 수 있게 된다. 이를 위해서는 기존의 모니터링 신호와 퓨징 데이터 간의 구분이 필요하다.Therefore, when performing the fusing using the RS-232 port 10 exposed on the front portion of the PBA component side 20, it is possible to easily connect the fusing cable even when the PBA is mounted in the system. This requires a distinction between traditional monitoring signals and fusing data.

이를 위해 데이터 선택부(30)가 기능을 수행하게 되는데, 데이터 선택부(30)를 모니터용 버퍼(32)와 퓨징용 버퍼(33)로 구분하여 구성하여 두 가지 신호를 동적으로 분리할 수 있게 된다.To this end, the data selector 30 performs a function. The data selector 30 is divided into a monitor buffer 32 and a fusing buffer 33 to dynamically separate the two signals. do.

도 7은 도 6에서 RS-232 포트에서 퓨징용으로 케이블 핀을 사용할 경우의 컨넥터 단자의 접속 단면도이다.FIG. 7 is a cross-sectional view of a connector terminal when using a cable pin for fusing in the RS-232 port in FIG.

그래서 RS-232 포트(10)에서, 퓨징용으로 사용할 경우 컨넥터 단자(11)의 2번 핀은 TDI(Test Data Input, 시험 데이터 입력)로 사용하고, 3번 핀은 TDO(TestData Output, 시험 데이터 출력)로 사용하며, 4번 핀은 TCK(Test ClocK, 시험 클럭)로 사용하고, 6번 핀은 TMS(Test Mode Select, 시험 모드 선택)로 사용하며, 7번 핀은 GND(GrouND, 접지)로 사용한다.Therefore, when used for fusing in RS-232 port 10, pin 2 of connector terminal 11 is used as TDI (Test Data Input), and pin 3 is TDO (Test Data Output, test data). Pin 4 is used as TCK (Test ClocK), pin 6 is used as TMS (Test Mode Select), pin 7 is GND (GrouND, ground) Used as.

도 8은 도 6에서 RS-232 포트에서 모니터용으로 케이블 핀을 사용할 경우의 컨넥터 단자의 접속 단면도이다.FIG. 8 is a cross-sectional view of the connector terminal when the cable pin is used for the monitor in the RS-232 port in FIG.

그래서 RS-232 포트(10)에서, 모니터용으로 사용할 경우 2번 핀은 RXD로 연결되고, 3번 핀은 TXD로 연결되며, 5번 핀은 GND로 연결된다.So in the RS-232 port 10, pin 2 is connected to RXD, pin 3 is connected to TXD, and pin 5 is connected to GND.

그래서 FPGA 퓨징용 케이블의 7번 핀을 접지와 연결해 놓아 퓨징용 케이블이 RS-232 포트(10)에 꽂히면, 퓨징용 버퍼(33)가 인에이블(Enable)되고 인버터(31)에 의해 위상 반전된 인에이블 신호가 제어신호로 입력되는 모니터용 버퍼(32)는 디스에이블(Disable)된다.So, connect pin 7 of the FPGA fusing cable to ground so that the fusing cable is plugged into the RS-232 port 10. The fusing buffer 33 is enabled and the phase is reversed by the inverter 31. The monitor buffer 32 into which the enabled signal is input as a control signal is disabled.

또한 모니터 케이블이 꽂힐 경우에는 RS-232 포트(10)의 컨넥터 단자(11)의 7번 핀이 접지로 연결되어 있지 않게 되므로 풀업(Pull-Up) 신호가 퓨징 경로 쪽의 버퍼인 퓨징용 버퍼(33)의 제어 신호로 들어가 퓨징용 버퍼를 디스에이블 시키고, 모니터 경로 쪽의 모니터용 버퍼(32)는 인버터(31)에 의해 위상반전된 풀업 신호가 제어 신호로 들어가 인에이블된다.In addition, when the monitor cable is plugged in, pin 7 of the connector terminal 11 of the RS-232 port 10 is not connected to ground, so the pull-up signal is a fusing buffer (a buffer on the fusing path side). 33, the fusing buffer is disabled and the monitor buffer 32 on the monitor path side is enabled with the pull-up signal phase-inverted by the inverter 31 as the control signal.

이처럼 본 발명은 PBA의 전면부에 노출된 RS-232 포트를 이용하여 퓨징을 수행하여 시스템에 PBA가 실장되어 동작 중에도 아무런 제약없이 FPGA 퓨징을 하게 되는 것이다.As such, the present invention is to perform the fusing using the RS-232 port exposed to the front of the PBA is a PBA is mounted in the system to FPGA fusing without any restrictions during operation.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 즉, 본 발명은 기존에 디버깅용으로 사용되던 RS-232 포트를 이용하여 FPGA 퓨징도 겸할 수 있도록 한 것으로, RS-232를 통한 디버깅과 퓨징 기능이 있는 하드웨어에는 모두 적용 가능하다. 특히, 이동통신 시스템의 하드웨어 분야에는 더욱 잘 적용된다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. In other words, the present invention is to enable the FPGA fusing using the RS-232 port, which was used for debugging, and is applicable to both hardware with debugging and fusing function through RS-232. In particular, it is better applied to the hardware field of the mobile communication system.

따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 FPGA의 퓨징 장치는 PBA의 전면부에 노출된 RS-232 포트를 이용하여 퓨징을 수행하여 시스템에 PBA가 실장되어 동작 중에도 아무런 제약없이 FPGA 퓨징을 할 수 있는 효과가 있게 된다.As described above, the fusing apparatus of the FPGA according to the present invention can perform the fusing using the RS-232 port exposed to the front of the PBA to the system can be FPGA fusing without any restrictions while the PBA is mounted in the system It will work.

Claims (4)

퓨징 소프트웨어가 저장된 PC와 연결되는 RS-232 포트와;An RS-232 port for connecting to a PC on which the fusing software is stored; 상기 RS-232 포트와 연결되어 PBA 내의 FPGA PROM으로 퓨징이 수행되거나 RS-232 트랜시버로 데이터 전송이 수행되도록 하는 데이터 선택부를 포함하여 구성된 것을 특징으로 하는 FPGA의 퓨징 장치.And a data selector connected to the RS-232 port to perform fusing to the FPGA PROM in the PBA or to transmit data to the RS-232 transceiver. 제 1 항에 있어서, 상기 데이터 선택부는,The method of claim 1, wherein the data selector, 상기 RS-232 포트의 인에이블 신호를 입력받아 위상반전시키는 인버터와;An inverter for receiving the enable signal of the RS-232 port and inverting a phase; 상기 인버터의 위상반전된 인에이블 신호에 따라 상기 RS-232 포트의 신호가 RS-232 트랜시버로 전송되도록 버퍼링하는 모니터용 버퍼와;A monitor buffer buffering a signal of the RS-232 port to be transmitted to an RS-232 transceiver according to the phase inverted enable signal of the inverter; 상기 RS-232 포트의 인에이블 신호에 따라 상기 RS-232 포트의 신호가 FPGA PROM으로 퓨징되도록 버퍼링하는 퓨징용 버퍼를 포함하여 구성된 것을 특징으로 하는 FPGA의 퓨징 장치.And a fusing buffer configured to buffer the RS-232 port signal to be fused to the FPGA PROM according to the enable signal of the RS-232 port. 제 2 항에 있어서, 상기 모니터용 버퍼는,The method of claim 2, wherein the buffer for monitoring, 상기 RS-232 포트의 컨넥터 단자의 2번 핀으로부터는 수신 데이터를 입력받고 3번 핀으로부터는 송신 데이터를 입력받는 것을 특징으로 하는 FPGA의 퓨징 장치.The fusing device of the FPGA, characterized in that the receiving data is received from the pin 2 of the connector terminal of the RS-232 port and the transmit data from the pin 3. 제 2 항에 있어서, 상기 퓨징용 버퍼는,The method of claim 2, wherein the fusing buffer, 상기 RS-232 포트의 컨넥터 단자의 2번 핀으로부터는 TDI를 입력받고, 3번 핀으로부터는 TDO를 입력받으며, 4번 핀으로부터는 TCK를 입력받고, 6번 핀으로부터는 TMS를 입력받는 것을 특징으로 하는 FPGA의 퓨징 장치.TDI is input from pin 2 of the connector terminal of the RS-232 port, TDO is input from pin 3, TCK is input from pin 4, and TMS is input from pin 6. FPGA fusing device.
KR1020020072074A 2002-11-19 2002-11-19 Apparatus for fusing of FPGA KR20040043664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020072074A KR20040043664A (en) 2002-11-19 2002-11-19 Apparatus for fusing of FPGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020072074A KR20040043664A (en) 2002-11-19 2002-11-19 Apparatus for fusing of FPGA

Publications (1)

Publication Number Publication Date
KR20040043664A true KR20040043664A (en) 2004-05-24

Family

ID=37340099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072074A KR20040043664A (en) 2002-11-19 2002-11-19 Apparatus for fusing of FPGA

Country Status (1)

Country Link
KR (1) KR20040043664A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195327A (en) * 2017-05-10 2017-09-22 电子科技大学 A kind of prom memory of optimization programs the design of method for burn-recording

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195327A (en) * 2017-05-10 2017-09-22 电子科技大学 A kind of prom memory of optimization programs the design of method for burn-recording
CN107195327B (en) * 2017-05-10 2020-05-08 电子科技大学 Design of optimized PROM memory programming burning method

Similar Documents

Publication Publication Date Title
CA2109682C (en) Multiple bus interface
US7231560B2 (en) Apparatus and method for testing motherboard having PCI express devices
EP1771020B1 (en) Communication interface for an electric device
WO2016144456A1 (en) System debug using an all-in-one connector
US7000057B1 (en) Method and apparatus for adding OTG dual role device capability to a USB peripheral
KR20090004508A (en) Pci express interface apparatus
US20060248391A1 (en) State machine-based command line debugger
KR101107903B1 (en) Automatic configuration of a communication port as transmitter or receiver depending on the sensed transfer direction of a connected device
EP1406178A2 (en) Simplifying integrated circuits with a common communication bus
JPH10301898A (en) Electronic equipment and interface circuit
CN112041827A (en) Automatic USB host detection and port configuration
US7584381B2 (en) Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus
JP4169172B2 (en) General-purpose asynchronous transmitter / receiver with IC card reading interface and IC card reading system using the same
US6470404B1 (en) Asynchronous communication device
KR100801759B1 (en) Device and system for debugging device using control bus
KR20040043664A (en) Apparatus for fusing of FPGA
CN103365735A (en) Transmission interface and method for determining transmission signal
KR100426304B1 (en) Smart card emulator and emulation method thereof
KR200439053Y1 (en) Device having reconfigurable chip for interacting with processor using serial communication channel and system thereof
CN112416837A (en) Method, circuit and electronic device for forwarding data from SPI module to UART module
CN111913904A (en) Method for automatically assigning mutually different addresses to a plurality of slave devices using a master-slave communication protocol and device therefor
KR100809259B1 (en) Device for interface of communication module
CN220290208U (en) Computer equipment and adapter card
CN113407470A (en) Method, device and equipment for multiplexing less-pin interface and universal asynchronous receiver-transmitter interface
KR20050072615A (en) Usb port testing jig

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination