KR20050072615A - Usb port testing jig - Google Patents
Usb port testing jig Download PDFInfo
- Publication number
- KR20050072615A KR20050072615A KR1020040000970A KR20040000970A KR20050072615A KR 20050072615 A KR20050072615 A KR 20050072615A KR 1020040000970 A KR1020040000970 A KR 1020040000970A KR 20040000970 A KR20040000970 A KR 20040000970A KR 20050072615 A KR20050072615 A KR 20050072615A
- Authority
- KR
- South Korea
- Prior art keywords
- port
- usb port
- speed device
- mode
- host controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3812—USB port controller
Abstract
본 발명은, 호스트컨트롤러에 연결된 USB 포트를 검사하기 위한 USB 포트 검사장치에 관한 것으로서, 상기 USB 포트에 접속되는 접속부와; 풀-스피드 디바이스(full-speed device) 모드와 로우-스피드 디바이스(low-speed device) 모드를 교번적으로 절환하며, 각 모드에 해당하는 테스트데이터를 상기 접속부를 통해 상기 호스트컨트롤러로 송신하고, 상기 접속부를 통해 상기 호스트컨트롤러로부터 수신되는 응답데이터에 따라 각 모드별 상기 USB 포트의 이상유무를 판단하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 간단하게 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 동시에 테스트할 수 있으며, 디바이스 인식 및 데이터 통신까지 테스트가 가능하도록 한 USB 포트 검사장치를 제공할 수 있다. The present invention relates to a USB port inspecting apparatus for inspecting a USB port connected to a host controller, comprising: a connection portion connected to the USB port; Alternately switch between full-speed device mode and low-speed device mode, and transmit test data corresponding to each mode to the host controller through the connection unit; And a controller for determining whether the USB port is abnormal for each mode according to the response data received from the host controller through a connection unit. As a result, it is possible to simply test the full-speed device mode and the low-speed device mode at the same time, and provide a USB port test apparatus that enables the device recognition and data communication.
Description
본 발명은, USB 포트 검사장치에 관한 것으로서, 보다 상세하게는, 간단하게 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 동시에 테스트할 수 있으며, 디바이스 인식 및 데이터 통신까지 테스트가 가능하도록 한 USB 포트 검사장치에 관한 것이다. The present invention relates to a USB port test apparatus, and more particularly, a USB port that can test both a full-speed device mode and a low-speed device mode at the same time, and can even test the device recognition and data communication. It relates to an inspection apparatus.
USB(Universal Serial Bus)는 주변기기 접속용 인터페이스를 말하며, 하나의 호스트(host)와 여러 개의 USB 디바이스로 구성될 수 있다. USB (Universal Serial Bus) refers to an interface for connecting peripherals, and may be composed of one host and multiple USB devices.
여기서, USB 디바이스는 호스트의 USB 포트를 통해 접속되며, 데이터 전송속도에 따라 풀-스피드 디바이스(full-speed device)와 로우-스피드 디바이스(low-speed device)로 구분될 수 있다. Here, the USB device is connected through a USB port of the host, and may be classified into a full-speed device and a low-speed device according to the data transfer rate.
풀-스피드 디바이스는 500Kbps~12Mbps의 전송속도를 가지는 프린터, 스캐너 등을 포함하고, 로우-스피드 디바이스는 10~100Kbps의 전송속도를 가지는 키보드, 마우스, 조이스틱 등을 포함한다. Full-speed devices include printers, scanners, and the like, having transmission rates of 500 Kbps to 12 Mbps, and low-speed devices include keyboards, mice, joysticks, and the like, having transmission rates of 10 to 100 Kbps.
호스트는 USB 포트를 통해 풀-스피드 디바이스가 접속되는지, 로우-스피드 디바이스가 접속되는지 인식가능하며, 디바이스 인식 후에 접속된 USB 디바이스와 통신을 수행한다. The host can recognize whether a full-speed device or a low-speed device is connected through the USB port, and communicates with the connected USB device after device recognition.
그런데, USB 포트가 이상이 있는 경우에는 호스트와 USB 디바이스 간의 통신이 제대로 수행되지 못한다. 이를 사전에 방지하기 위해, 도 1과 같은 USB 포트 테스트지그를 사용하여 USB 포트를 테스트한다. However, if the USB port is abnormal, communication between the host and the USB device may not be performed properly. To prevent this in advance, the USB port test jig as shown in FIG. 1 is used to test the USB port.
도 1a 및 도 1b는 각각 "풀-스피드 디바이스"타입 테스트지그 및 "로우-스피드 디바이스"타입 테스트지그의 회로도이다. 1A and 1B are circuit diagrams of a "full-speed device" type test jig and a "low-speed device" type test jig, respectively.
USB 디바이스 중 풀-스피드 디바이스는 도 1a에 도시된 바와 같이, D+ 신호단이 전원단(Vcc)에 풀업(pull-up)되어 있는 반면, 로우-스피드 디바이스는 도 1b에 도시된 바와 같이, D- 신호단이 전원단(Vcc)에 풀업(pull-up)되어 있다. Among the USB devices, a full-speed device has a D + signal terminal pulled up to the power supply terminal Vcc as shown in FIG. 1A, while a low-speed device has a D as shown in FIG. 1B. -The signal stage is pulled up to the power supply terminal (Vcc).
따라서, 호스트의 USB 포트에 도 1a의 테스트지그를 접속하면, 호스트는 풀-스피드 디바이스가 접속된 것으로 인식하고, 도 1b의 테스트지그를 접속하면, 호스트는 로우-스피드 디바이스가 접속된 것으로 인식한다. 이에, 호스트가 정상적으로 USB 디바이스를 인식하고 있다는 것을 판단하게 된다.Therefore, when the test jig of FIG. 1A is connected to the USB port of the host, the host recognizes that the full-speed device is connected, and when the test jig of FIG. 1B is connected, the host recognizes that the low-speed device is connected. . As a result, it is determined that the host normally recognizes the USB device.
그러나, 종래의 USB 포트 테스트지그는 단순히 디바이스 인식만을 테스트하기 때문에, 실제적으로 호스트와 USB 디바이스 간의 통신 상태를 테스트하지 못하는 한계가 있다. However, since the conventional USB port test jig simply tests device recognition, there is a limit in that the communication state between the host and the USB device cannot be actually tested.
또한, 풀-스피드 디바이스 타입 및 로우-스피드 디바이스 타입이 각각 개별적으로 마련되어 있어 테스트시 불편함이 있다. 즉, 풀-스피드 디바이스와 하이-스피드 디바이스를 모두 테스트하기 위해서는 2회에 걸친 테스트 과정이 필요하다.In addition, the full-speed device type and the low-speed device type is provided separately, which is inconvenient in testing. In other words, two tests are required to test both full-speed devices and high-speed devices.
따라서, 본 발명의 목적은, 간단하게 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 동시에 테스트할 수 있으며, 디바이스 인식 및 데이터 통신까지 테스트가 가능하도록 한 USB 포트 검사장치를 제공하는 것이다. Accordingly, it is an object of the present invention to provide a USB port inspection apparatus that can test both a full-speed device mode and a low-speed device mode at the same time, and can even test the device recognition and data communication.
상기 목적은, 본 발명에 따라, 호스트컨트롤러에 연결된 USB 포트를 검사하기 위한 USB 포트 검사장치에 있어서, 상기 USB 포트에 접속되는 접속부와; 풀-스피드 디바이스(full-speed device) 모드와 로우-스피드 디바이스(low-speed device) 모드를 교번적으로 절환하며, 각 모드에 해당하는 테스트데이터를 상기 접속부를 통해 상기 호스트컨트롤러로 송신하고, 상기 접속부를 통해 상기 호스트컨트롤러로부터 수신되는 응답데이터에 따라 각 모드별 상기 USB 포트의 이상유무를 판단하는 제어부를 포함하는 것을 특징으로 하는 USB 포트 검사장치에 의해 달성된다.According to an aspect of the present invention, there is provided a USB port test apparatus for inspecting a USB port connected to a host controller, comprising: a connection portion connected to the USB port; Alternately switch between full-speed device mode and low-speed device mode, and transmit test data corresponding to each mode to the host controller through the connection unit; It is achieved by the USB port test device, characterized in that it comprises a control unit for determining the abnormality of the USB port for each mode according to the response data received from the host controller through a connection.
여기서, 상기 제어부는 상기 호스트컨트롤러와의 데이터 송수신을 위한 정데이터포트 및 부데이터포트와, 상기 호스트컨트롤러로부터 전원을 입력받기 위한 전원입력포트를 포함하고; 상기 제어부는 상기 풀-스피드 디바이스 모드시 상기 정데이터포트를 상기 전원입력포트를 통해 입력된 전원에 풀업시키며, 상기 로우-스피드 디바이스 모드시 상기 부데이터포트를 상기 전원입력포트를 통해 입력된 전원에 풀업시키는 것이 바람직하다. The control unit may include a positive data port and a sub data port for data transmission and reception with the host controller, and a power input port for receiving power from the host controller; The control unit pulls up the positive data port to the power input through the power input port in the full-speed device mode, and the sub data port to the power input through the power input port in the low-speed device mode. It is preferable to pull up.
그리고, 상기 제어부는 상기 전원입력포트를 통해 입력된 전원에 연결된 복수의 보조전원포트와, 소정의 신호를 입력받는 GPIO(General Purpose Input/Output) 포트를 더 포함하고; 상기 보조전원포트 중 어느 하나와 상기 정데이터포트 사이에 접속되는 제1풀업저항과, 상기 보조전원포트 중 다른 하나와 상기 부데이터포트 사이에 접속되는 제2풀업저항을 더 포함하며; 상기 제어부는 상기 GPIO 포트로 입력되는 신호에 따라, 상기 제1풀업저항이 접속된 보조전원포트로 입력되는 전원과 상기 제2풀업저항이 접속된 보조전원포트로 입력되는 전원을 교번적으로 온/오프시키는 것이 바람직하다. The control unit may further include a plurality of auxiliary power ports connected to power input through the power input port, and a general purpose input / output (GPIO) port for receiving a predetermined signal; A first pull-up resistor connected between one of the auxiliary power ports and the positive data port, and a second pull-up resistor connected between the other one of the auxiliary power ports and the sub data port; The controller alternately turns on / off the power input to the auxiliary power port to which the first pull-up resistor is connected and the power input to the auxiliary power port to which the second pull-up resistor is connected according to the signal input to the GPIO port. It is preferable to turn it off.
그리고, 상기 테스트데이터는 소정의 샘플데이터와 상기 각 디바이스 모드의 절환시 발생되는 모드식별신호를 포함한다. The test data includes predetermined sample data and a mode identification signal generated when the device mode is switched.
상기 제어부는 상기 호스트컨트롤러로부터 소정의 인식주기 내에 응답데이터가 수신되지 아니하는 경우, 상기 USB 포트가 이상이 있는 것으로 판단하는 것이 바람직하다.The controller preferably determines that the USB port is abnormal when response data is not received from the host controller within a predetermined recognition period.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 호스트의 USB 포트에 풀-스피드 디바이스(full-speed device) 모드를 수행하는 USB 포트 검사장치가 접속된 상태의 블록도이며, 도 3은 호스트의 USB 포트에 로우-스피드 디바이스(low-speed device) 모드를 수행하는 USB 포트 검사장치가 접속된 상태의 블록도이다. FIG. 2 is a block diagram of a USB port test apparatus for performing a full-speed device mode connected to a USB port of a host, and FIG. 3 is a low-speed device connected to a USB port of a host. This is a block diagram of a USB port tester connected to a speed device mode.
이들 도면에 도시된 바와 같이, 본 발명에 따른 USB 포트 검사장치는, 호스트컨트롤러(10)에 연결된 USB 포트(12)에 접속되는 접속부(14)와, 풀-스피드 디바이스(full-speed device) 모드와 로우-스피드 디바이스(low-speed device) 모드를 교번적으로 절환하며, 각 모드에 해당하는 테스트데이터를 접속부(14)를 통해 호스트컨트롤러(10)로 송신하고, 접속부(14)를 통해 호스트컨트롤러(10)로부터 수신되는 응답데이터에 따라 각 모드별 USB 포트(12)의 이상유무를 판단하는 제어부(16)를 포함한다. As shown in these figures, the USB port inspection apparatus according to the present invention includes a connection portion 14 connected to a USB port 12 connected to the host controller 10, and a full-speed device mode. And low-speed device modes are alternately switched, and test data corresponding to each mode is transmitted to the host controller 10 through the connection unit 14, and the host controller through the connection unit 14. And a controller 16 that determines whether there is an abnormality of the USB port 12 for each mode according to the response data received from (10).
제어부(16)는 정데이터포트(D+ 포트), 부데이터포트(D- 포트), 호스트컨트롤러(10)로부터의 전원을 입력받는 전원입력포트(Vcc 포트), 그라운드포트(GND 포트), 전원입력포트(Vcc 포트)를 통해 입력된 전원에 연결된 복수의 보조전원포트(Vcc1 포트, Vcc2 포트)와, 신호발생부(18)로부터 발생된 소정의 신호를 입력받는 GPIO(General Purpose Input/Output) 포트를 갖는 USB 컨트롤러인 것이 바람직하다. The control unit 16 includes a positive data port (D + port), a sub data port (D- port), a power input port (Vcc port) that receives power from the host controller 10, a ground port (GND port), and a power input. A plurality of auxiliary power ports (Vcc1 port, Vcc2 port) connected to the power input through the port (Vcc port), and GPIO (General Purpose Input / Output) port for receiving a predetermined signal generated from the signal generator 18 It is preferable that it is a USB controller having.
여기서, 전원입력포트(Vcc 포트), 그라운드포트(GND 포트)는 호스트컨트롤러(10)로부터 전원을 공급받기 위한 것이며, D+ 포트, D- 포트는 호스트컨트롤러(10)와 데이터 통신을 위한 것이다. 이에, 호스트컨트롤러(10)와 제어부(16)는 USB 포트(12)와 접속부(14)를 통해 Vcc, GND, D+, D- 신호 라인으로 상호 연결된다.Here, the power input port (Vcc port) and the ground port (GND port) are for receiving power from the host controller 10, and the D + port and the D- port are for data communication with the host controller 10. Thus, the host controller 10 and the controller 16 are connected to the Vcc, GND, D +, and D- signal lines through the USB port 12 and the connection unit 14.
또한, 본 USB 포트 검사장치는, 보조전원포트 중 어느 하나(Vcc1 포트)와 D+ 포트 사이에 접속되는 제1풀업저항(20)과, 보조전원포트 중 다른 하나(Vcc2 포트)와 D- 포트 사이에 접속되는 제2풀업저항(22)을 더 포함한다. In addition, the USB port inspection apparatus includes a first pull-up resistor 20 connected between any one of the auxiliary power ports (Vcc1 port) and the D + port, and between the other one of the auxiliary power ports (Vcc2 port) and the D- port. It further includes a second pull-up resistor 22 connected to.
제어부(16)는 GPIO 포트로 입력되는 신호에 따라, 제1풀업저항(20)이 접속된 보조전원포트(Vcc1 포트)로 입력되는 전원과 제2풀업저항(22)이 접속된 보조전원포트(Vcc2 포트)로 입력되는 전원을 교번적으로 온/오프시킨다. According to a signal input to the GPIO port, the control unit 16 is connected to the auxiliary power port to which the power inputted to the auxiliary power port (Vcc1 port) to which the first pullup resistor 20 is connected and the second pullup resistor 22 are connected. Vcc2 port) turns on / off power alternately.
여기서, 신호발생부(18)는 주기적으로 1과 0을 출력하도록 구성되며, 제어부(16)는 GPIO 포트로 1이 입력되면 도 2에 도시된 바와 같이, 제1풀업저항(20)이 접속된 보조전원포트(Vcc1 포트)로 입력되는 전원을 온시키고, 제2풀업저항(22)이 접속된 보조전원포트(Vcc2 포트)로 입력되는 전원을 오프시키는 한편, GPIO 포트로 0이 입력되면 도 3에 도시된 바와 같이, 제1풀업저항(20)이 접속된 보조전원포트(Vcc1 포트)로 입력되는 전원을 오프시키고, 제2풀업저항(22)이 접속된 보조전원포트(Vcc2 포트)로 입력되는 전원을 온 시키도록 구성될 수 있다.Here, the signal generator 18 is configured to periodically output 1 and 0, and the controller 16 is connected to the first pull-up resistor 20 when 1 is input to the GPIO port, as shown in FIG. When the power input to the auxiliary power port (Vcc1 port) is turned on and the power input to the auxiliary power port (Vcc2 port) to which the second pull-up resistor 22 is connected is turned off, while 0 is input to the GPIO port, FIG. 3. As shown in FIG. 2, the power input to the auxiliary power port (Vcc1 port) to which the first pull-up resistor 20 is connected is turned off, and the input power is input to the auxiliary power port (Vcc2 port) to which the second pull-up resistor 22 is connected. Can be configured to turn on the power supply.
제1풀업저항(20)이 접속된 보조전원포트(Vcc1 포트)로 입력되는 전원을 온시키면 D+ 포트가 전원(Vcc)에 풀업되며(플-스피드 디바이스 모드), 제2풀업저항(22)이 접속된 보조전원포트(Vcc2 포트)로 입력되는 전원을 온시키면 D- 포트가 전원(Vcc)에 풀업된다(로우-스피드 디바이스 모드). When the power input to the auxiliary power port (Vcc1 port) to which the first pullup resistor 20 is connected is turned on, the D + port is pulled up to the power source Vcc (full speed device mode), and the second pullup resistor 22 is turned on. When the power input to the connected auxiliary power port (Vcc2 port) is turned on, the D-port is pulled up to the power supply (Vcc) (low-speed device mode).
이에, 제어부(16)는 주기적으로 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 절환하며, 풀-스피드 디바이스 모드 수행시에는 접속부(14)를 통해 호스트컨트롤러(10)로 모드식별신호로서 하이(high) 레벨의 D+ 신호를 인가하고, 로우-스피드 디바이스 모드 수행시에는 접속부(14)를 통해 호스트컨트롤러(10)로 모드식별신호로서 하이 레벨의 D- 신호를 인가하여 호스트컨트롤러(10)가 각 디바이스 모드를 인식하도록 한다. Accordingly, the controller 16 periodically switches between the full-speed device mode and the low-speed device mode, and when the full-speed device mode is performed, the controller 16 transmits the high (high) mode signal to the host controller 10 through the connection unit 14. high level D + signal, and when performing the low-speed device mode, the host controller 10 applies a high level D- signal as a mode identification signal to the host controller 10 through the connection unit 14. Recognize the device mode.
도 5를 참조하여 본 USB 포트 검사장치의 검사과정을 간략히 설명하면 다음과 같다. 설명하기에 앞서, 제어부(16)가 로우-스피드 디바이스 모드를 우선적으로 절환하는 것으로 도시하였다. Referring to Figure 5 briefly described the inspection process of the USB port test apparatus as follows. Prior to the description, the controller 16 preferentially switches the low-speed device mode.
제어부(16)는 먼저 로우-스피드 디바이스 모드로 절환하면서 접속부(14)를 통해 하이 레벨의 D- 신호를 호스트컨트롤러(10)로 인가한다. 그리고, 호스트컨트롤러(10)로부터 로우-스피드 디바이스 모드 인식에 따른 응답데이터가 수신되기를 기다린다(Wait 단계). The controller 16 first applies a high level D- signal to the host controller 10 through the connection unit 14 while switching to the low-speed device mode. Then, the host controller 10 waits for the response data according to the low-speed device mode recognition to be received (Wait step).
상기 Wait 단계에서 제어부(16)가 호스트컨트롤러(10)로부터 로우-스피드 디바이스 모드 인식에 따른 응답데이터를 수신하면, 로우-스피드 디바이스 인식에 이상이 없는 것으로 판단하고, 소정의 테스트 시간 동안 접속부(14)를 통해 호스트컨트롤러(10)에 소정의 샘플데이터를 송신하고, 호스트컨트롤러(10)로부터 응답데이터를 수신받아 로우-스피드 디바이스 모드에 따른 USB 포트(12)의 데이터 통신 정상 동작여부를 확인한다(Low Speed Test 단계). When the controller 16 receives the response data according to the low-speed device mode recognition from the host controller 10 in the wait step, it is determined that there is no abnormality in the low-speed device recognition, and the connection unit 14 for a predetermined test time. Transmit predetermined sample data to the host controller 10 through the host controller 10, and receive response data from the host controller 10 to check whether data communication of the USB port 12 in the low-speed device mode is normally performed ( Low Speed Test Step).
그리고, 제어부(16)는 풀-스피드 디바이스 모드로 절환하여(Switch 단계), 호스트컨트롤러(10)로부터 풀-스피드 디바이스 모드 인식에 따른 응답데이터가 수신되기를 기다린다(Wait 단계).The controller 16 switches to the full-speed device mode (Switch step), and waits for the response data according to the full-speed device mode recognition from the host controller 10 to be received (the Wait step).
제어부(16)는 호스트컨트롤러(10)로부터 풀-스피드 디바이스 모드 인식에 따른 응답데이터가 수신되면, 풀-스피드 디바이스 인식에 이상이 없는 것으로 판단하고, 소정의 테스트 시간 동안 접속부(14)를 통해 호스트컨트롤러(10)에 소정의 샘플데이터를 송신하고, 호스트컨트롤러(10)로부터 응답데이터를 수신받아 풀-스피드 디바이스 모드에 따른 USB 포트(12)의 데이터 통신 정상 동작여부를 확인한다(Full Speed Test).If the response data according to the full-speed device mode recognition is received from the host controller 10, the controller 16 determines that there is no abnormality in the full-speed device recognition, and the host 16 through the connection unit 14 for a predetermined test time. Sends predetermined sample data to the controller 10, receives response data from the host controller 10, and checks whether the USB port 12 operates normally according to the full-speed device mode (Full Speed Test). .
상기의 과정들에서, 소정의 인식주기(도 4 참조) 내에 호스트컨트롤러(10)로부터 각 디바이스 모드 인식 또는 송신된 샘플데이터에 대한 응답데이터의 수신이 없으면, 제어부(16)는 "fail"을 기록하고, 소정의 인식 주기 내에 응답데이터가 수신되면 "pass"를 기록한다. In the above processes, if there is no reception of response data for each device mode recognition or transmitted sample data from the host controller 10 within a predetermined recognition period (see FIG. 4), the controller 16 records "fail". If response data is received within a predetermined recognition period, " pass " is recorded.
한편, 전술한 실시예에서는 보조전원포트(Vcc1, Vcc2)에 풀업저항(20, 22)을 각각 연결하고, 제어부(16)가 보조전원포트(Vcc1, Vcc2)로 입력되는 전원을 온/오프하여 각 디바이스 모드를 절환하였으나, GPIO 포트와 D+ 포트 사이 및 GPIO 포트와 D- 포트 사이에 각각 풀업저항을 연결하여, 제어부(16)에서 각 GPIO 포트로 하이신호/로우신호를 교번적으로 출력하여 각 디바이스 모드를 절환할 수도 있음은 물론이다.Meanwhile, in the above-described embodiment, the pull-up resistors 20 and 22 are connected to the auxiliary power ports Vcc1 and Vcc2, respectively, and the controller 16 turns on / off the power input to the auxiliary power ports Vcc1 and Vcc2. Each device mode was switched, but a pull-up resistor was connected between the GPIO port and the D + port, and between the GPIO port and the D- port, respectively, and the control unit 16 alternately outputs a high signal / low signal to each GPIO port. Of course, the device mode can be switched.
이와 같이, 본 발명은 풀-스피드 디바이스(full-speed device) 모드와 로우-스피드 디바이스(low-speed device) 모드를 교번적으로 절환하며, 각 모드에 해당하는 테스트데이터를 접속부(14)를 통해 호스트컨트롤러(10)로 송신하고, 접속부(14)를 통해 호스트컨트롤러(10)로부터 수신되는 응답데이터에 따라 각 모드별 USB 포트(12)의 이상유무를 판단함으로써, 간단하게 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 동시에 테스트할 수 있으며, 효율적인 테스트가 가능하도록 한다. As described above, the present invention alternately switches between the full-speed device mode and the low-speed device mode, and the test data corresponding to each mode is connected through the connection unit 14. By transmitting to the host controller 10 and determining the abnormality of the USB port 12 for each mode according to the response data received from the host controller 10 through the connection unit 14, the full-speed device mode and The low-speed device mode can be tested simultaneously, enabling efficient testing.
본 발명은 상술한 실시예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. The present invention is not limited to the above-described embodiment and can be modified by those skilled in the art within the spirit of the invention.
이상 설명한 바와 같이, 본 발명에 따르면, 간단하게 풀-스피드 디바이스 모드와 로우-스피드 디바이스 모드를 동시에 테스트할 수 있으며, 디바이스 인식 및 데이터 통신까지 테스트가 가능하도록 한 USB 포트 검사장치가 제공된다.As described above, according to the present invention, there is provided a USB port test apparatus that can test the full-speed device mode and the low-speed device mode at the same time, and can test the device recognition and data communication.
도 1a 및 도 1b는 종래 USB 포트 테스트지그의 회로도,1A and 1B are circuit diagrams of a conventional USB port test jig,
도 2는 호스트의 USB 포트에 풀-스피드 디바이스(full-speed device) 모드를 수행하는 USB 포트 검사장치가 접속된 상태의 블록도, 2 is a block diagram of a USB port test apparatus connected to a USB port of a host performing a full-speed device mode;
도 3은 호스트의 USB 포트에 로우-스피드 디바이스(low-speed device) 모드를 수행하는 USB 포트 검사장치가 접속된 상태의 블록도, 3 is a block diagram of a USB port test apparatus connected to a USB port of a host performing a low-speed device mode;
도 4는 소정의 인식주기를 나타낸 도면, 4 is a view showing a predetermined recognition period;
도 5는 본 발명에 따른 USB 포트 검사장치의 검사과정을 간략히 나타낸 도면이다. 5 is a view briefly showing the inspection process of the USB port test apparatus according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 호스트컨트롤러 12 : USB 포트10: Host Controller 12: USB Port
14 : 접속부 16 : 제어부14 connection part 16 control part
18 : 신호발생부 20 : 제1풀업저항18: signal generator 20: first pull-up resistor
22 : 제2풀업저항 22: second pull-up resistor
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000970A KR20050072615A (en) | 2004-01-07 | 2004-01-07 | Usb port testing jig |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000970A KR20050072615A (en) | 2004-01-07 | 2004-01-07 | Usb port testing jig |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050072615A true KR20050072615A (en) | 2005-07-12 |
Family
ID=37261975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040000970A KR20050072615A (en) | 2004-01-07 | 2004-01-07 | Usb port testing jig |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050072615A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104317684A (en) * | 2014-09-28 | 2015-01-28 | 浪潮电子信息产业股份有限公司 | Method for synchronously automatic testing of bandwidth and transmission rate of multiple USB (Universal Serial Bus) interfaces |
| KR101712175B1 (en) | 2016-11-04 | 2017-03-03 | (주)스마트인디지털 | The computer function test apparatus |
| KR102174744B1 (en) | 2020-09-02 | 2020-11-05 | 제이엠아이 주식회사 | Execution error check device of internal program stored on USB flash memory card |
-
2004
- 2004-01-07 KR KR1020040000970A patent/KR20050072615A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104317684A (en) * | 2014-09-28 | 2015-01-28 | 浪潮电子信息产业股份有限公司 | Method for synchronously automatic testing of bandwidth and transmission rate of multiple USB (Universal Serial Bus) interfaces |
| KR101712175B1 (en) | 2016-11-04 | 2017-03-03 | (주)스마트인디지털 | The computer function test apparatus |
| KR102174744B1 (en) | 2020-09-02 | 2020-11-05 | 제이엠아이 주식회사 | Execution error check device of internal program stored on USB flash memory card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085876B2 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| EP1248203B1 (en) | Universal serial bus circuit to detect connection status | |
| CN112041827B (en) | Automatic USB host detection and port configuration method and device | |
| WO2002077835A1 (en) | Communication control semiconductor device and interface system | |
| WO1985000260A1 (en) | Multiplexer | |
| JP2009048522A (en) | Manufacturing method and testing method for data transfer apparatus, and data transfer apparatus | |
| US7490277B2 (en) | Peripheral connector with boundary-scan test function | |
| JPH10301898A (en) | Electronic equipment and interface circuit | |
| US20120096286A1 (en) | Charging management method, charging control circuit and the host apparatus having the same | |
| US8063663B2 (en) | Differential signal transmitting apparatus and differential signal receiving apparatus | |
| CN109992551B (en) | USB C-type interface information reading method and information reading circuit | |
| KR20050072615A (en) | Usb port testing jig | |
| KR20090009512A (en) | Serial ata electronic device and test method for the serial ata electronic device | |
| CN112948186A (en) | Detection device and detection method of interface signal | |
| US11334506B2 (en) | Interface connection device, system and method thereof | |
| KR20030072980A (en) | The method and equipment for USB Host/Client mode detection and changing | |
| CN114385527A (en) | Hard disk compatible platform, mainboard and control method | |
| KR101824518B1 (en) | Method and apparatus for controlling device in electronic equipment | |
| KR100809259B1 (en) | Device for interface of communication module | |
| CN116126765B (en) | Signal transmission circuit and method | |
| KR100617764B1 (en) | Mobile terminal and expansion connector for connecting testor via interface connector | |
| WO2003088568A2 (en) | Digital control circuit for serial uart transmissions | |
| KR100604841B1 (en) | Circuit for detecting disc drive | |
| TWI447589B (en) | Data exchange between an electronic payment terminal and a maintenance tool over a usb connection | |
| CN110362349B (en) | Virtual input management device and management method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |