KR20040039001A - Method of manufacturing multi- standard sample of semiconductor device - Google Patents
Method of manufacturing multi- standard sample of semiconductor device Download PDFInfo
- Publication number
- KR20040039001A KR20040039001A KR1020020066616A KR20020066616A KR20040039001A KR 20040039001 A KR20040039001 A KR 20040039001A KR 1020020066616 A KR1020020066616 A KR 1020020066616A KR 20020066616 A KR20020066616 A KR 20020066616A KR 20040039001 A KR20040039001 A KR 20040039001A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- film
- thin film
- photoresist pattern
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000013074 reference sample Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 238000005259 measurement Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 238000005464 sample preparation method Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 96
- 239000000523 sample Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 반도체 장치의 기준 시료 제조방법에 관한 것으로, 보다 상세하게는 반도체 공정 모니터링 시스템의 두께 측정용 반도체 검사 장비의 멀티 기준 시료 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a reference sample of a semiconductor device, and more particularly, to a method for manufacturing a multi-reference sample of semiconductor inspection equipment for measuring thickness of a semiconductor process monitoring system.
최근, 상기 반도체 장치는 고용량의 데이터를 단시간에 처리 및 고속의 응답 속도 등을 구현하기 위해 제품에 적용되고 있는 반도체 장치는 초집적화, 미세화 되어가고 있는 추세이다. 따라서, 반도체 장치 내에 형성되는 수많은 박막의 두께는 더욱 더 얇아지고 있기 때문에 보다 미세한 영역의 구조적, 화학적 분석에 필요한 분석 장치 또는 분석 기술의 중요성이 부각되고 있다.Recently, semiconductor devices that are applied to products in order to process high-capacity data in a short time and implement high-speed response speeds have been increasingly integrated and miniaturized. Therefore, as the thickness of many thin films formed in the semiconductor device is getting thinner and thinner, the importance of an analytical device or analytical technology necessary for structural and chemical analysis of finer regions is highlighted.
일반적으로, 반도체 장치는 반도체 기판 상에 전기적 특성을 갖는 패턴을 형성하기 위한 막 형성, 식각, 확산, 금속 배선 등의 단위 공정을 반복적으로 수행함으로서 제조되는데 상기와 같은 각각의 공정을 진행하기 전에 반도체 장치의 불량을 판별하기 위해, 각 공정별로 형성된 박막의 두께를 측정한다.In general, a semiconductor device is manufactured by repeatedly performing a unit process such as film formation, etching, diffusion, metal wiring, etc. for forming a pattern having electrical characteristics on a semiconductor substrate. In order to determine the failure of the device, the thickness of the thin film formed for each process is measured.
그러나, 동일 장비를 이용하여 반도체 장치의 박막의 두께를 측정하더라도 각 공정별로 설치된 두께 측정장비 간의 공정 데이터의 오차로 인해, 동일한 두께의 박막에 대한 측정값이 서로 달라 공정의 혼선을 초래할 수 있다. 따라서, 반도체 장치의 제조공정을 진행하면서 형성되는 박막의 두께를 측정하고 상기 박막 두께의 신뢰도를 확인하기 위해서는 공정 중에 측정된 측정값과 비교할 수 있는 기준 시료의 측정값이 중요하다.However, even if the thickness of the thin film of the semiconductor device is measured using the same equipment, due to an error in the process data between the thickness measuring equipment installed for each process, the measured values for the thin film having the same thickness may be different from each other, resulting in confusion of the process. Therefore, in order to measure the thickness of the thin film formed during the manufacturing process of the semiconductor device and to confirm the reliability of the thin film thickness, the measured value of the reference sample which can be compared with the measured value measured during the process is important.
상기 기준 시료는 실제 공정 중에 형성하려는 동일한 성질을 갖는 박막과 동일한 두께로 형성되어 상기 공정 중에 형성된 박막에 대해 절대값의 역할을 한다. 즉, 각 단계마다 설치된 두께 측정장비로 동일한 기준 시료의 두께를 측정한 후, 상기 기준 시료의 실제 두께와 각 단계에 설치된 두께 측정장비의 측정값을 비교하여 상기 측정값의 오차 여부에 따라 상기 공정 단계에 설치된 측정장비의 프로그램을 수정하여 공정 중에 형성된 반도체 장치의 박막 두께에 대한 정확한 측정값을 얻게 된다.The reference sample is formed to have the same thickness as the thin film having the same properties to be formed during the actual process serves as an absolute value for the thin film formed during the process. That is, after measuring the thickness of the same reference sample with the thickness measuring equipment installed in each step, and compares the actual thickness of the reference sample and the measured value of the thickness measuring equipment installed in each step the process according to the error of the measured value The program of the measuring equipment installed in the step is modified to obtain an accurate measurement of the film thickness of the semiconductor device formed during the process.
그러나, 반도체 장치를 제조하기 위한 공정은 서로 다른 물질로 형성된 박막 및 두께가 서로 다른 박막이 다양하게 적용되기 때문에 상기 박막 종류 및 박막의 두께별로 각각의 기준 시료를 제작해야 하기 때문에 상기 기준 시료를 대량으로 제작하여야 한다. 뿐만 아니라, 반도체 장치의 디자인룰(design rule) 또는 성능을 향상시키기 위해 상기 박막의 두께 및 박막을 형성하는데 적용되는 물질이 급속하게 변화됨에 따라 상기 기준 시료 제작의 횟수 또한 증가하여 부가적인 작업을 더 필요로 한다. 특히, 서로 다른 물질로 이루어진 다층박막의 두께를 측정하게 되면, 실제 반도체 제조 공정에 포함되어 있는 많은 변수들로 인해 하부의 층이 기준 시료의 실제 두께와 부합하더라도, 후속에 상부에 박막이 형성되면서 하부에 형성된 박막의 원래 두께가 수축되는 경우가 있다. 따라서, 상기 다층박막의 경우까지 고려하게 되면, 기준 시료의 개수는 급속하게 증가하게 된다.However, in the process for manufacturing a semiconductor device, since a thin film formed of different materials and thin films having different thicknesses are applied in various ways, each reference sample must be manufactured for each type of thin film and the thickness of the thin film. It should be manufactured as. In addition, as the thickness of the thin film and the material applied to form the thin film are rapidly changed in order to improve the design rule or performance of the semiconductor device, the number of times of manufacturing the reference sample is also increased to further perform additional work. in need. In particular, when the thickness of a multilayer thin film made of different materials is measured, a thin film is formed on the upper part even if the lower layer matches the actual thickness of the reference sample due to many variables included in the actual semiconductor manufacturing process. The original thickness of the thin film formed on the lower part may shrink. Therefore, when considering the case of the multilayer thin film, the number of reference samples increases rapidly.
또한, 박막의 특성 및 두께별로 다양한 종류를 갖는 기준 시료의 증가로 인해 기준 시료의 오염 및 관리가 용이하지 못할 뿐만 아니라, 측정 설비에 도입되는 기준 시료의 순서가 뒤바뀌는 현상이 발행하여 반도체 장치의 박막 두께 측정값의 오차가 발생한다.In addition, due to the increase in the number of reference samples having various kinds of thin film characteristics and thicknesses, contamination and management of the reference samples are not easy, and the order of the reference samples introduced into the measurement equipment is reversed. An error in the thickness measurement occurs.
이로 인해, 반도체 제조 공정에 대한 비용의 증가 및 공정의 스루풋을 감소시키는 문제점을 초래한다.This leads to an increase in costs for the semiconductor manufacturing process and a problem of reducing the throughput of the process.
따라서, 본 발명의 목적은 반도체 기판상에 복수개의 다층박막으로 이루어진 반도체 검사 설비의 멀티 기준 시료 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for producing a multi-reference sample of a semiconductor inspection equipment comprising a plurality of multilayer thin films on a semiconductor substrate.
도 1a 내지 도 1i는 본 발명의 제1실시예로서 반도체 측정 설비에 적용되는 멀티 기준 시료의 제조방법을 나타내는 공정 단면도이다.1A to 1I are cross-sectional views illustrating a method of manufacturing a multi-reference sample applied to a semiconductor measuring device as a first embodiment of the present invention.
도 2a 내지 도 2d는 본 발명의 제1실시예로서 반도체 측정 설비에 적용되는 멀티 기준 시료의 제조방법을 나타내는 공정 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a multi-reference sample applied to a semiconductor measuring device as a first embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 기판 110 : 제1박막100: substrate 110: first thin film
120 : 제1포토레지스트 패턴130 : 제2박막120: first photoresist pattern 130: second thin film
140 : 제2포토레지스트 패턴150 : 제3박막140: second photoresist pattern 150: third thin film
160 : 제3포토레지스트 패턴 170 : 제4포토레지스트 패턴160: third photoresist pattern 170: fourth photoresist pattern
180 : 제5박막190: 제5포토레지스트 패턴180: fifth thin film 190: fifth photoresist pattern
상기 목적을 달성하기 위한 반도체 장치의 기준 시료 제조방법은,Reference sample manufacturing method of a semiconductor device for achieving the above object,
n개(n은 2이상의 자연수이다)의 영역으로 구분될 수 있는 기판 상에 제1막을 형성한다. 이어서, 상기 n개의 영역에 포함되는 제1영역의 기판 상에 위치하는 제1막을 제1식각함으로서 제1막 패턴을 형성한다. 이어서, 상기 제1영역의 기판 및 제1막 패턴 상에 제2막을 균일하게 형성한다. 상기 제1영역의 이외 영역이고, 상기 n개의 영역에 포함되는 제2영역 및 제3영역의 기판 상에 위치하는 제2막을 제2식각함으로서 제2막 패턴을 형성한다. 이어서, 상기 제1막 패턴 및 제2막 패턴 상에 제3막을 균일하게 형성한다. 상기 제1영역 및 제3영역 상에 존재하는 제3막을 제3식각함으로서 제3막 패턴을 형성한다. 그리고, 상기 제1영역, 제2영역 및 제3영역에 형성된 막들이 반도체 기판 상에서 소정의 간격으로 이격된 다수개의 패턴으로 형성되도록 상기 막들을 일정한 간격으로 분할 식각함으로서 반도체 측정 장비의 멀티 기준 시료를 제조할 수 있다.A first film is formed on a substrate that can be divided into n areas (n is a natural number of two or more). Subsequently, a first layer pattern is formed by first etching the first layer positioned on the substrate of the first region included in the n regions. Subsequently, a second film is uniformly formed on the substrate and the first film pattern of the first region. A second film pattern is formed by second etching the second film located on the substrate of the second region and the third region included in the n regions, except for the first region. Subsequently, a third film is uniformly formed on the first film pattern and the second film pattern. A third layer pattern is formed by third etching the third layer existing on the first region and the third region. In addition, by dividing and etching the films at regular intervals so that the films formed in the first region, the second region, and the third region are formed in a plurality of patterns spaced at predetermined intervals on the semiconductor substrate, the multi-referenced sample of the semiconductor measuring equipment is prepared. It can manufacture.
이와 같이, 하나의 반도체 기판 상에 두께 및 적층된 막 종류가 서로 다른 패턴들을 포함하는 다수개의 기준 시료들을 제작함으로써, 하나의 반도체 기판 형된 서로 다층박막 패턴을 포함하는 기준 시료를 이용하여 다수의 반도체 공정에 대응할 수 있다.As such, by fabricating a plurality of reference samples including patterns having different thicknesses and stacked film types on one semiconductor substrate, a plurality of semiconductors are formed by using the reference samples including the multilayer thin film patterns formed on one semiconductor substrate. It can respond to a process.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
실시예 1Example 1
도 1a 내지 도 1i는 본 발명의 제1실시예로서 반도체 측정 설비에 적용되는 멀티 기준 시료의 제조방법을 나타내는 공정 단면도이다.1A to 1I are cross-sectional views illustrating a method of manufacturing a multi-reference sample applied to a semiconductor measuring device as a first embodiment of the present invention.
도 1a를 참조하면, Si로 이루어지고, n개(n은 2이상의 자연수이다.)의 영역으로 구분될 수 있는 반도체 기판(100)의 전면에 제1박막(110)을 균일한 두께를 갖도록 형성한다. 상기 반도체 기판(100)은 n개의 영역에 포함되는 제1영역, 제2영역 및 제3영역으로 구분될 수 있는 크기를 갖고, 상기 제1박막(110)의 형성 방법은 화학 기상 증착 방법(Chemical Vapor Deposition), 물리적 기상 증착 방법(Physical Vapor Deposition)등을 이용하여 형성할 수 있다. 여기서 제1박막(110)은 실리콘 산화물(SiO2)과 같이 광을 투과시킬 수 있는 절연물질이고, 제1박막(110)의 두께는 실제 공정에서 사용되는 두께로서 필요에 따라 다양하게 조절할 수 있다.Referring to FIG. 1A, the first thin film 110 is formed to have a uniform thickness on the entire surface of the semiconductor substrate 100, which may be made of Si and may be divided into n (n is a natural number of 2 or more). do. The semiconductor substrate 100 may have a size that may be divided into a first region, a second region, and a third region included in n regions, and the method of forming the first thin film 110 may be a chemical vapor deposition method. Vapor Deposition), physical vapor deposition (Physical Vapor Deposition) can be formed using. Here, the first thin film 110 is an insulating material that can transmit light, such as silicon oxide (SiO 2 ), and the thickness of the first thin film 110 may be variously adjusted as necessary as a thickness used in an actual process. .
도 1b를 참조하면, 반도체 기판의 전면에 증착되어 있는 제1박막(110) 상에 포토레지스트를 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 상기 포토레지스트가 막이 형성되어 있는 반도체 기판의 제1영역(A)에 해당하는 제1박막(110a)을 노출시킬 수 있도록 상기 포토레지스트 막에 통상의 사진 식각 공정을 적용하여 반도체 기판의 제2영역(B) 및 제3영역(B)에 해당하는 위치에 제1포토레지스트 패턴(120)을 형성한다.Referring to FIG. 1B, a photoresist is applied on the first thin film 110 deposited on the entire surface of the semiconductor substrate to form a photoresist film (not shown). The second region of the semiconductor substrate by applying a conventional photolithography process to the photoresist layer so that the photoresist exposes the first thin film 110a corresponding to the first region A of the semiconductor substrate on which the film is formed. The first photoresist pattern 120 is formed at positions corresponding to (B) and the third region (B).
상기 제1포토레지스트 패턴(130)에 의해 노출된 반도체 기판의 제1영역 상에 존재하는 제1박막(110)을 제1식각함으로서, 상기 제2영역 및 제3영역에만 존재하는 제1박막(110a)을 형성한다.By first etching the first thin film 110 present on the first region of the semiconductor substrate exposed by the first photoresist pattern 130, the first thin film present only in the second region and the third region ( 110a).
도 1c를 참조하면, 상기 제1포토레지스트 패턴을 제거한 후, 반도체 기판의 전면 즉, 반도체 기판의 제2영역과 제3영에만 형성되어 있는 제1박막(110a) 및 반도체 기판의 제1영역 상에 제2박막(130)을 균일한 두께를 갖도록 연속적으로 형성한다.Referring to FIG. 1C, after removing the first photoresist pattern, an entire surface of the semiconductor substrate, that is, the first thin film 110a formed only on the second region and the third region of the semiconductor substrate and on the first region of the semiconductor substrate, may be formed. The second thin film 130 is formed continuously to have a uniform thickness.
여기서 제2박막(130)을 도포하는 방식은 제1박막(110)의 도포 방식과 같은 일반적인 반도체 장치의 제조공정에서 사용하고 있는 방법이다. 또한, 제2박막(130)은 질화물(SiN)과 같은 절연물질이고, 제2박막(130)의 두께는 실제 공정에서 사용되는 질화막의 두께로서 필요에 따라 다양하게 조절할 수 있다Here, the method of applying the second thin film 130 is a method used in a general semiconductor device manufacturing process such as the method of applying the first thin film 110. In addition, the second thin film 130 is an insulating material such as nitride (SiN), and the thickness of the second thin film 130 may be variously adjusted as necessary as the thickness of the nitride film used in the actual process.
도 1d를 참조하면, 반도체 기판의 제2박막 전면에 포토레지스트를 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 상기 포토레지스트가 막이 형성되어 있는 반도체 기판의 제2영역 및 제3영역에 해당하는 제2박막(130)을 노출시킬 수 있도록 상기 포토레지스트 막에 통상의 사진 식각 공정을 적용하여 반도체 기판의 제1영역에 해당하는 위치에 제2포토레지스트 패턴(140)을 형성한다.Referring to FIG. 1D, a photoresist is coated on the entire surface of the second thin film of the semiconductor substrate to form a photoresist film (not shown). A first photolithography process is applied to the photoresist film to expose the second thin film 130 corresponding to the second region and the third region of the semiconductor substrate on which the photoresist is formed. The second photoresist pattern 140 is formed at a position corresponding to the region.
이어서, 상기 제2포토레지스트 패턴(140)에 의해 노출된 제2영역 및 제3영역 상에 존재하는 제2박막(130)을 제2식각함으로서, 상기 제2영역 및 제3영역 상에 존재하는 제2박막(130)을 모두 제거하여 제1영역에만 존재하는 제2박막(130a)을 형성한다.Subsequently, a second etching of the second thin film 130 existing on the second and third regions exposed by the second photoresist pattern 140 may be performed on the second and third regions. The second thin film 130 is removed to form the second thin film 130a existing only in the first region.
도 1e를 참조하면, 상기 제2포토레지스트 패턴(140)을 제거한 후, 반도체 기판의 전면 즉, 반도체 기판의 제1영역에 형성되어 있는 제2박막(130a) 및 제2영역과 제3영에 형성되어 있는 제1박막(110a) 상에 제3박막(150)을 균일한 두께를 갖도록 연속적으로 형성한다.Referring to FIG. 1E, after the second photoresist pattern 140 is removed, the second thin film 130a, the second region, and the third region formed on the entire surface of the semiconductor substrate, that is, the first region of the semiconductor substrate. The third thin film 150 is continuously formed on the formed first thin film 110a to have a uniform thickness.
여기서 상기 제3박막(150)을 도포하는 방법은 상기 제1박막(110)의 도포 방법과 같은 일반적인 반도체 장치의 제조공정에서 사용하고 있는 방법이다. 또한, 제3박막(150)은 폴리실리콘과 같은 도전물질이고, 제3박막(150)의 두께는 실제 공정에서 사용되는 도전막 두께로서 필요에 따라 다양하게 조절될 수 있다.The method of applying the third thin film 150 is a method used in a general semiconductor device manufacturing process such as the method of applying the first thin film 110. In addition, the third thin film 150 is a conductive material such as polysilicon, and the thickness of the third thin film 150 may be variously adjusted as necessary as the thickness of the conductive film used in the actual process.
도 1f를 참조하면, 반도체 기판의 제3박막(150) 전면에 포토레지스트를 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 이어서, 상기 포토레지스트가 막이 형성되어 있는 반도체 기판의 제1영역에 해당하는 제3박막(130)을 노출시킬 수 있도록 상기 포토레지스트 막에 통상의 사진 식각 공정을 적용하여 반도체 기판의 제2영역 및 제3영역에 해당하는 위치에 제3포토레지스트 패턴(160)을 형성한다.Referring to FIG. 1F, a photoresist is coated on the entire surface of the third thin film 150 of the semiconductor substrate to form a photoresist film (not shown). Subsequently, the photoresist film may be subjected to a conventional photolithography process so that the photoresist exposes the third thin film 130 corresponding to the first region of the semiconductor substrate on which the film is formed. The third photoresist pattern 160 is formed at a position corresponding to the third region.
이어서, 상기 제3포토레지스트 패턴(160)에 의해 노출된 제1영역 상에 존재하는 제3박막(150)을 제3식각함으로서, 상기 제1영역 상에 존재하는 제3박막(150)을 모두 제거하여 제2영역 및 제3영역에만 존재하는 제3박막(150a)을 형성한다.Subsequently, the third thin film 150 existing on the first region exposed by the third photoresist pattern 160 is third etched, thereby removing all of the third thin film 150 present on the first region. The third thin film 150a is formed only in the second region and the third region.
도 1g를 참조하면, 상기 제3포토레지스트 패턴(160)을 제거한 후, 도체 기판의 전면에 포토레지스트를 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 이어서, 상기 포토레지스트가 막이 형성되어 있는 반도체 기판의 제2영역에 해당하는 제3박막(130a)을 노출시킬 수 있도록 상기 포토레지스트 막에 통상의 사진 식각공정을 적용하여 반도체 기판의 제1영역 및 제3영역에 해당하는 위치에 제4포토레지스트 패턴(170)을 형성한다.Referring to FIG. 1G, after removing the third photoresist pattern 160, a photoresist is coated on the entire surface of the conductor substrate to form a photoresist film (not shown). Subsequently, a conventional photolithography process is applied to the photoresist film so that the photoresist exposes the third thin film 130a corresponding to the second region of the semiconductor substrate on which the film is formed. The fourth photoresist pattern 170 is formed at a position corresponding to the third region.
이어서, 상기 제4포토레지스트 패턴(170)에 의해 노출된 제3영역 상에 존재하는 제3박막(150a)을 제4식각함으로서, 상기 제3영역 상에 존재하는 제3박막(150a)을 모두 제거하여 제2영역에만 존재하는 제3박막(150b)을 형성한다.Subsequently, the third thin film 150a existing on the third region exposed by the fourth photoresist pattern 170 is fourth etched to completely remove all of the third thin film 150a present on the third region. The third thin film 150b that exists only in the second region is removed to form the third thin film 150b.
여기서, 도 1f 및 도 1g에 해당하는 두 개의 식각공정으로 형성되는 제2박막 (150b)는 포토레지스트 패턴의 형성 방법을 달리하면 단 한번의 식각공정으로 형성될 수 있다. 이의 방법은 반도체 기판의 제1영역 및 제3영역을 노출시키는 포토레지스트 패턴을 제2영역의 제3막(150) 상에 형성한다. 이어서, 상기 포토레지스트 패턴에 의해 노출된 제1영역 및 제3영역 상에 존재하는 제3막을 제거함으로서 제2영역에만 존재하는 제3막(150b)을 형성한다.Here, the second thin film 150b formed by two etching processes corresponding to FIGS. 1F and 1G may be formed by only one etching process according to a method of forming a photoresist pattern. The method forms a photoresist pattern on the third film 150 of the second region, which exposes the first and third regions of the semiconductor substrate. Subsequently, the third layer 150b existing only in the second region is formed by removing the third layer existing on the first region and the third region exposed by the photoresist pattern.
도 1h 및 1i를 참조하면, 상기 제4포토레지스트 패턴(170)을 제거한 후 반도체 기판 상에 형성된 단층 및 다층박막을 제1영역, 제2영역 및 제3영역 상에서 소정의 간격으로 이격된 다수개의 패턴을 형성하도록 상기 막들을 일정한 간격으로 분할 식각하는 단계를 수행하여 각각의 영역별로 두께 및 종류가 서로다른 박막이 형성된 기준 시료를 완성한다.1H and 1I, after removing the fourth photoresist pattern 170, a plurality of single and multilayer thin films formed on the semiconductor substrate are spaced apart at predetermined intervals on the first region, the second region, and the third region. Subsequently, the films are divided and etched at regular intervals to form a pattern, thereby completing a reference sample in which thin films having different thicknesses and types are formed for each region.
이와 같은 방법을 반복하여 상기 두께 및 종류가 서로 다른 박막으로 이루어진 기준 시료는 필요에 따라 더 구비할 수 있다.By repeating such a method, a reference sample made of thin films having different thicknesses and types may be further provided as necessary.
실시예2Example 2
도 2a 내지 도 2d는 본 발명의 제2실시예로서 반도체 측정 설비에 적용되는멀티 기준 시료의 제조방법을 나타내는 공정 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a multi-reference sample applied to a semiconductor measuring device as a second embodiment of the present invention.
실시예2의 제조방법은 제4포토레지스트 패턴을 제거하기까지 실시예1과 동일한 방법으로 진행되므로 중복되는 설명은 생략하기로 한다. 그러나 상기 제1실시예에서 도시된 제1영역은 A영역으로, 제2영역은 C 영역 및 D영역으로, 제3영역은 B영역으로 나타낸다.Since the manufacturing method of Example 2 proceeds in the same manner as in Example 1 until the fourth photoresist pattern is removed, overlapping description will be omitted. However, the first region shown in the first embodiment is represented by region A, the second region is represented by region C and D, and the third region is represented by region B.
도 2a를 참조하면, 통상적으로 제조 공정에서 사용되는 방법으로 상기 결과물의 전면에 제4박막(180)을 균일하게 도포한다.Referring to FIG. 2A, the fourth thin film 180 is uniformly coated on the entire surface of the resultant by a method used in a manufacturing process.
여기서 상기 제4박막(180)을 도포하는 방법은 상기 제1박막(110)의 도포 방법과 같은 일반적인 반도체 장치의 제조공정에서 사용하고 있는 방법이다. 제4박막(180)은 도전 물질 또는 절연 물질이고, 제4박막(180)의 두께는 실제 공정에 적용되는 두께로서 필요에 따라 다양하게 조절될 수 있다The method of coating the fourth thin film 180 is a method used in a general semiconductor device manufacturing process such as the method of applying the first thin film 110. The fourth thin film 180 is a conductive material or an insulating material, and the thickness of the fourth thin film 180 may be variously adjusted as necessary as a thickness applied to an actual process.
도 2b를 참조하면, 반도체 기판의 제4박막(180) 전면에 포토레지스트를 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 이어서, 상기 포토레지스트가 막이 형성되어 있는 반도체 기판의 D영역에 해당하는 제4박막(180)을 노출시킬 수 있도록 상기 포토레지스트 막에 통상의 사진 식각 공정을 적용하여 반도체 기판의 A영역, B영역 및 C영역에 해당하는 위치에 제5포토레지스트 패턴(190)을 형성한다.Referring to FIG. 2B, a photoresist is coated on the entire surface of the fourth thin film 180 of the semiconductor substrate to form a photoresist film (not shown). Subsequently, a photolithography process is applied to the photoresist film so that the photoresist exposes the fourth thin film 180 corresponding to the D region of the semiconductor substrate on which the film is formed. And a fifth photoresist pattern 190 at a position corresponding to region C.
도 2c를 참조하면, 상기 제5포토레지스트 패턴(190)에 의해 노출된 D영역 상에 존재하는 제4박막(180)을 식각함으로서, 상기 A영역, B영역 및 C영역상에 존재하는 제4박막(180)을 모두 제거하여 D영역에만 존재하는 제4박막(190a)을 형성한다.Referring to FIG. 2C, the fourth thin film 180 existing on the D region exposed by the fifth photoresist pattern 190 is etched to form a fourth layer on the A, B, and C regions. All of the thin films 180 are removed to form a fourth thin film 190a existing only in the D region.
도 2d를 참조하면, 상기 제5포토레지스트 패턴(190)을 제거한 후 반도체 기판 상에 형성된 단층 및 다층박막을 A영역, B영역, C영역 및 D영역 상에서 소정의 간격으로 이격되어 격자 형상의 다수개의 패턴을 형성하도록 상기 막들을 일정한 간격으로 분할 식각하는 단계를 수행하여 각각의 영역별로 두께 및 종류가 서로다른 박막이 형성된 기준 시료를 완성한다.Referring to FIG. 2D, after removing the fifth photoresist pattern 190, a plurality of lattice shapes are spaced apart at predetermined intervals on the A, B, C, and D regions of the single layer and the multilayer thin film formed on the semiconductor substrate. The films are divided and etched at regular intervals to form two patterns, thereby completing a reference sample in which thin films having different thicknesses and types are formed for each region.
실제 공정에서는 여러 종류의 박막이 여러층으로 적층된다. 따라서, 상기 실리콘 기판 상에 제1박막을 형성하는 것과 같이 제1박막상에 제2박막 또는 제3박막을 적층하면 하부층에 존재하는 제1박막의 두께가 변화된다. 즉, 상부에 형성된 제2박막 또는 제3박막에 의해 하부의 제1박막의 밀도가 높아지는 현상이 발생하여 상기 상기 제2박막 또는 제3박막을 형성한 후에 상기 제1박막의 두께는 상대적으로 감소하게 된다. 따라서, 이와 같은 변수를 고려하여, 여러 종류의 다층박막으로 이루어진 기준시편을 이용하여 반도체 장치의 박막의 두께를 측정할 수 있다.In the actual process, several kinds of thin films are stacked in multiple layers. Therefore, when the second thin film or the third thin film is laminated on the first thin film as the first thin film is formed on the silicon substrate, the thickness of the first thin film existing in the lower layer is changed. That is, the density of the lower first thin film is increased by the second thin film or the third thin film formed on the upper side, and the thickness of the first thin film is relatively reduced after the second thin film or the third thin film is formed. Done. Therefore, in consideration of such a variable, it is possible to measure the thickness of the thin film of the semiconductor device by using a reference specimen composed of several types of multilayer thin films.
상술한 바와 같이 본 발명에 의하면, 반도체 장치의 제조공정 중 박막의 두께를 측정하기 위한 기준 시료에 있어서, 서로 다른 종류의 다층박막이 여러 영역으로 구분하여 각 영역마다 두께를 다르게 형성한다. 이와 같이 하나의 반도체 기판에 두께 및 적층된 박막의 종류가 서로 다른 여러 영역을 정의하여 기준 시료를 제작함으로써, 하나의 기판에 형성된 다수개의 기준 시료로 다수의 반도체 공정에 대응할 수 있다.As described above, according to the present invention, in the reference sample for measuring the thickness of the thin film during the manufacturing process of the semiconductor device, different types of multilayer thin films are divided into various regions to form different thicknesses for each region. As described above, a plurality of reference samples formed on one substrate may be used to support a plurality of semiconductor processes by defining a plurality of regions having different thicknesses and types of thin films stacked on one semiconductor substrate.
따라서, 여러 종류의 박막에 대응하는 기준 시료를 하나의 반도체 기판상에제작함으로 공정의 편의를 도모하며, 상기 기준 시료를 제작하기 위해 소요되는 비용을 절감시킬 수 있다. 즉, 상기 비용의 절감으로 반도체 장치의 제작에 소요되는 원가를 절감시킬 수 있다.Therefore, by fabricating a reference sample corresponding to various types of thin films on one semiconductor substrate, the process can be facilitated, and the cost required to produce the reference sample can be reduced. That is, the cost of manufacturing the semiconductor device can be reduced by reducing the cost.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066616A KR20040039001A (en) | 2002-10-30 | 2002-10-30 | Method of manufacturing multi- standard sample of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066616A KR20040039001A (en) | 2002-10-30 | 2002-10-30 | Method of manufacturing multi- standard sample of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040039001A true KR20040039001A (en) | 2004-05-10 |
Family
ID=37336858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020066616A KR20040039001A (en) | 2002-10-30 | 2002-10-30 | Method of manufacturing multi- standard sample of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040039001A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02127622A (en) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | Method for etching cr-containing film and production of active matrix substrate |
| KR980012163A (en) * | 1996-07-04 | 1998-04-30 | 김광호 | Method for measuring thin film thickness of semiconductor device |
| KR20040034913A (en) * | 2002-10-17 | 2004-04-29 | 삼성전자주식회사 | Method of manufacturing standard sample of semiconductor device |
-
2002
- 2002-10-30 KR KR1020020066616A patent/KR20040039001A/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02127622A (en) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | Method for etching cr-containing film and production of active matrix substrate |
| KR980012163A (en) * | 1996-07-04 | 1998-04-30 | 김광호 | Method for measuring thin film thickness of semiconductor device |
| KR20040034913A (en) * | 2002-10-17 | 2004-04-29 | 삼성전자주식회사 | Method of manufacturing standard sample of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11043460B2 (en) | Measurement method of overlay mark structure | |
| KR101328611B1 (en) | pattern matching method for semiconductor memory device manufacturing | |
| US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
| US6410357B1 (en) | Structure of critical dimension bar | |
| KR100474579B1 (en) | Method for manufacturing a standard wafer used in surface analysis system | |
| KR20040039001A (en) | Method of manufacturing multi- standard sample of semiconductor device | |
| JP3214279B2 (en) | Method for manufacturing semiconductor device | |
| KR100370791B1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| KR20040048545A (en) | method of manufacturing monitoring wafer of inspection equipment | |
| US6479307B2 (en) | Method of monitoring loss of silicon nitride | |
| KR20040034913A (en) | Method of manufacturing standard sample of semiconductor device | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR100403351B1 (en) | Method for forming etch monitoring box in dual damascene process | |
| KR0184954B1 (en) | Manufacturing method of metal wiring | |
| KR100257770B1 (en) | Method for forming fine conduction film of semiconductor device | |
| CN115547980A (en) | Multilayer interconnection structure and manufacturing method thereof | |
| KR20000012913A (en) | Bit line contact inspection method in semiconductor device | |
| KR100499412B1 (en) | Method for measuring CD using capacitance | |
| KR0179561B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100278646B1 (en) | Pattern formation method for thickness monitor of semiconductor device | |
| KR0148326B1 (en) | Fabrication method of semiconductor device | |
| KR100299516B1 (en) | Method for forming overlay measurement pattern of semiconductor device | |
| KR100209337B1 (en) | Method for forming metal wiring with sog oxide film | |
| KR100192578B1 (en) | Pattern forming method for checking via resistance | |
| JPH04116948A (en) | Method for measuring size of insulating layer through hole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |