KR20040048545A - method of manufacturing monitoring wafer of inspection equipment - Google Patents
method of manufacturing monitoring wafer of inspection equipment Download PDFInfo
- Publication number
- KR20040048545A KR20040048545A KR1020020076414A KR20020076414A KR20040048545A KR 20040048545 A KR20040048545 A KR 20040048545A KR 1020020076414 A KR1020020076414 A KR 1020020076414A KR 20020076414 A KR20020076414 A KR 20020076414A KR 20040048545 A KR20040048545 A KR 20040048545A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- pattern
- region
- substrate
- area
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 238000012544 monitoring process Methods 0.000 title abstract description 18
- 238000007689 inspection Methods 0.000 title description 2
- 239000010409 thin film Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 abstract description 37
- 239000013074 reference sample Substances 0.000 abstract description 12
- 238000005259 measurement Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 8
- 238000011109 contamination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 반도체 설비의 모니터링 기판 제조방법에 관한 것으로, 보다 상세하게는 반도체 제조 공정에서 모니터링 시스템의 두께 측정용 반도체 측정 설비의 모니터링 기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a monitoring substrate of a semiconductor device, and more particularly, to a method for manufacturing a monitoring substrate of a semiconductor measuring device for measuring thickness of a monitoring system in a semiconductor manufacturing process.
최근, 상기 반도체 장치는 고용량의 데이터를 단시간에 처리 및 고속의 응답속도 등을 구현하기 위해 제품에 적용되고 있는 반도체 장치는 초집적화, 미세화 되어가고 있는 추세이다. 따라서, 반도체 장치 내에 형성되는 수많은 박막의 두께는 더욱 더 얇아지고 있기 때문에 보다 미세한 영역의 구조적, 화학적 분석에 필요한 분석 장치 또는 분석 기술의 중요성이 부각되고 있다.Recently, semiconductor devices that have been applied to products to process high-capacity data in a short time, and implement high-speed response speeds have been increasingly integrated and miniaturized. Therefore, as the thickness of many thin films formed in the semiconductor device is getting thinner and thinner, the importance of an analytical device or analytical technology necessary for structural and chemical analysis of finer regions is highlighted.
일반적으로, 반도체 장치는 반도체 기판 상에 전기적 특성을 갖는 패턴을 형성하기 위한 막 형성, 식각, 확산, 금속 배선 등의 단위 공정을 반복적으로 수행함으로서 제조되는데 상기와 같은 각각의 공정을 진행하기 전에 반도체 장치의 불량을 판별하기 위해, 각 공정별로 형성된 박막의 두께를 측정한다.In general, a semiconductor device is manufactured by repeatedly performing a unit process such as film formation, etching, diffusion, metal wiring, etc. for forming a pattern having electrical characteristics on a semiconductor substrate. In order to determine the failure of the device, the thickness of the thin film formed for each process is measured.
그러나, 동일 장비를 이용하여 반도체 장치의 박막의 두께를 측정하더라도 각 공정별로 설치된 두께 측정장비 간의 공정 데이터의 오차로 인해, 동일한 두께의 박막에 대한 측정값이 서로 달라 공정의 혼선을 초래할 수 있다. 따라서, 반도체 장치의 제조공정을 진행하면서 형성되는 박막의 두께를 측정하고 상기 박막 두께의 신뢰도를 확인하기 위해서는 공정 중에 측정된 측정값과 비교할 수 있는 기준 시료의 측정값이 중요하다.However, even if the thickness of the thin film of the semiconductor device is measured using the same equipment, due to an error in the process data between the thickness measuring equipment installed for each process, the measured values for the thin film having the same thickness may be different from each other, resulting in confusion of the process. Therefore, in order to measure the thickness of the thin film formed during the manufacturing process of the semiconductor device and to confirm the reliability of the thin film thickness, the measured value of the reference sample which can be compared with the measured value measured during the process is important.
상기 기준 시료를 포함하는 모니터링 기판은 실제 공정 중에 형성하려는 동일한 성질을 갖는 박막과 동일한 두께로 형성되어 상기 공정 중에 형성된 박막에 대해 절대값의 역할을 한다. 즉, 각 단계마다 설치된 두께 측정장비로 동일한 기준 시료의 두께를 측정한 후, 상기 기준 시료의 실제 두께와 각 단계에 설치된 두께 측정장비의 측정값을 비교하여 상기 측정값의 오차 여부에 따라 상기 공정 단계에 설치된 측정장비의 프로그램을 수정하여 공정 중에 형성된 반도체 장치의 박막 두께에 대한 정확한 측정값을 얻게 된다.The monitoring substrate including the reference sample is formed to have the same thickness as the thin film having the same properties to be formed during the actual process and serves as an absolute value for the thin film formed during the process. That is, after measuring the thickness of the same reference sample with the thickness measuring equipment installed in each step, and compares the actual thickness of the reference sample and the measured value of the thickness measuring equipment installed in each step the process according to the error of the measured value The program of the measuring equipment installed in the step is modified to obtain an accurate measurement of the film thickness of the semiconductor device formed during the process.
그러나, 반도체 장치를 제조하기 위한 공정은 서로 다른 물질로 형성된 박막 및 두께가 서로 다른 박막이 다양하게 적용되기 때문에 상기 박막 종류 및 박막의 두께별로 각각의 기준 시료를 제작해야 하기 때문에 상기 기준 시료를 대량으로 제작하여야 한다. 뿐만 아니라, 반도체 장치의 디자인룰(design rule) 또는 성능을 향상시키기 위해 상기 박막의 두께 및 박막을 형성하는데 적용되는 물질이 급속하게 변화됨에 따라 상기 기준 시료 제작의 횟수 또한 증가하여 부가적인 작업을 더 필요로 한다. 특히, 서로 다른 물질로 이루어진 다층박막의 두께를 측정하게 되면, 실제 반도체 제조 공정에 포함되어 있는 많은 변수들로 인해 하부의 층이 기준 시료의 실제 두께와 부합하더라도, 후속에 상부에 박막이 형성되면서 하부에 형성된 박막의 원래 두께가 수축되는 경우가 있다. 따라서, 상기 다층박막의 경우까지 고려하게 되면, 기준 시료의 개수는 급속하게 증가하게 된다.However, in the process for manufacturing a semiconductor device, since a thin film formed of different materials and thin films having different thicknesses are applied in various ways, each reference sample must be manufactured for each type of thin film and the thickness of the thin film. It should be manufactured as. In addition, as the thickness of the thin film and the material applied to form the thin film are rapidly changed in order to improve the design rule or performance of the semiconductor device, the number of times of manufacturing the reference sample is also increased to further perform additional work. in need. In particular, when the thickness of a multilayer thin film made of different materials is measured, a thin film is formed on the upper part even if the lower layer matches the actual thickness of the reference sample due to many variables included in the actual semiconductor manufacturing process. The original thickness of the thin film formed on the lower part may shrink. Therefore, when considering the case of the multilayer thin film, the number of reference samples increases rapidly.
또한, 박막의 특성 및 두께별로 다양한 종류를 갖는 기준 시료의 증가로 인해 기준 시료의 오염 및 관리가 용이하지 못할 뿐만 아니라, 측정 설비에 도입되는 기준 시료의 순서가 뒤바뀌는 현상이 발행하여 반도체 장치의 박막 두께 측정값의 오차가 발생한다.In addition, due to the increase in the number of reference samples having various kinds of thin film characteristics and thicknesses, contamination and management of the reference samples are not easy, and the order of the reference samples introduced into the measurement equipment is reversed. An error in the thickness measurement occurs.
이로 인해, 반도체 제조 공정에 대한 비용의 증가 및 공정의 스루풋을 감소시키는 문제점을 초래한다.This leads to an increase in costs for the semiconductor manufacturing process and a problem of reducing the throughput of the process.
따라서, 본 발명의 목적은 반도체 기판 상에 복수개의 다층박막으로 이루어진 반도체 검사 설비의 모니터링 기판 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing a monitoring substrate for a semiconductor inspection facility comprising a plurality of multilayer thin films on a semiconductor substrate.
도 1a 내지 도 1g는 본 발명의 제1실시예로서 반도체 측정 설비에 적용되는 모니터링 기판의 제조방법을 나타내는 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a monitoring substrate applied to a semiconductor measuring apparatus as a first embodiment of the present invention.
도 2a 내지 도 2i는 본 발명의 제2실시예로서 반도체 측정 설비에 적용되는 모니터링 기판의 제조방법을 나타내는 공정 단면도이다.2A to 2I are cross-sectional views illustrating a method of manufacturing a monitoring substrate applied to a semiconductor measuring device as a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 기판 120 : 제3박막100: substrate 120: third thin film
140 : 제2박막150 : 제1포토레지스트 패턴140: second thin film 150: first photoresist pattern
160 : 제2포토레지스트 패턴160: second photoresist pattern
상기 목적을 달성하기 위한 반도체 설비의 모니터링 기판 제조방법은,Monitoring substrate manufacturing method of a semiconductor device for achieving the above object,
(a) 제1영역 및 상기 제1영역보다 넓은 제2영역을 포함하는 n개(n은 2이상의 자연수이다) 영역으로 구분되는 기판을 마련하는 단계;(a) providing a substrate divided into n areas (n is a natural number of two or more) including a first area and a second area wider than the first area;
(b) 상기 기판 상에 제1박막 및 제2박막을 포함하는 n개의 박막들을 순차적으로 적층하는 단계;(b) sequentially stacking n thin films including a first thin film and a second thin film on the substrate;
(c) 상기 제1영역과 동일한 크기를 갖는 제1식각 마스크 패턴을 적용하여 상기 제2박막 상에 위치한 제1박막을 식각함으로서 상기 제1영역에 존재하는 제1박막 패턴을 형성하는 단계; 및(c) forming a first thin film pattern present in the first region by etching a first thin film disposed on the second thin film by applying a first etching mask pattern having the same size as the first region; And
(d) 상기 제1박막 패턴을 커버하고, 상기 제1영역을 포함하는 제2영역과 동일한 크기를 갖는 제2식각 마스크 패턴을 적용하여 상기 n박막 상에 위치한 제2박막을 식각함으로서 상기 기판의 제2영역에 존재하는 제2박막 패턴을 형성하는 단계를 포함하는데 있다.(d) etching the second thin film on the n thin film by applying a second etching mask pattern covering the first thin film pattern and having the same size as the second region including the first region. And forming a second thin film pattern present in the second region.
이와 같이, 하나의 반도체 기판 상에 두께 및 적층된 막 종류가 서로 다른 패턴들을 포함하는 다수개의 기준 시료들을 포함하는 모니터링 기판을 제작함으로써, 하나의 반도체 기판에 형성되고, 서로다른 다층 박막 패턴을 포함하는 기준 시료를 이용하여 다수의 반도체 공정에 대응할 수 있다.As such, by manufacturing a monitoring substrate including a plurality of reference samples including patterns having different thicknesses and stacked film types on one semiconductor substrate, the semiconductor substrate is formed on one semiconductor substrate and includes different multilayer thin film patterns. A plurality of semiconductor processes can be supported by using a reference sample.
이하, 본 발명을 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.
본 발명의 멀티 기준 시료를 포함하는 모니티링 기판의 제조방법은 먼저 제1영역, 상기 제1영역을 포함하며 제1영역보다 넓은 제2영역을 포함하는 n개(n은 2이상의 자연수이다)의 영역으로 구분되는 기판을 마련한다. 여기서 상기 제1영역은 기판의 중심 포인트를 포함하는 제1넓이를 갖고, 제2영역은 기판의 중심포인트를 포함하고, 제1영역보다 넓은 제2넓이를 갖는다.In the method of manufacturing a monitoring substrate including the multi-referenced sample of the present invention, first, a first area, n (n is a natural number of two or more) including the first area and a second area wider than the first area are included. A substrate divided into regions is prepared. Here, the first area has a first area including a center point of the substrate, and the second area includes a center point of the substrate and has a second area wider than the first area.
이어서, n개의 영역으로 구분되는 기판 상에 제2박막 및 제1박막을 포함하는 n개의 박막들을 순차적으로 적층시킨 후 상기 제1영역과 동일한 크기를 갖는 제1식각 마스크 패턴을 적용하여 상기 제2박막 상에 위치한 제1박막을 식각함으로서 제1영역에 존재하는 제1박막 패턴을 형성한다.Subsequently, n thin films including the second thin film and the first thin film are sequentially stacked on the substrate divided into n areas, and then the second etching mask pattern having the same size as the first area is applied to the second thin film. The first thin film pattern on the thin film is etched to form a first thin film pattern present in the first region.
여기서 상기 n개 박막들은 산화막, 질화막, 도전막 등으로 이루어진 그룹 중에서 선택된 어느 하나를 사용할 수 있고, 이들은 혼합하여 사용할 수 있다. 상기 막들이 기판 상에 적층될 때 각 각의 박막들 사이에는 식각저지막이 더 형성된다.Herein, the n thin films may use any one selected from the group consisting of an oxide film, a nitride film, a conductive film, and the like, and these may be mixed and used. When the films are stacked on the substrate, an etch stop layer is further formed between the respective thin films.
상기 제1박막 패턴을 형성하는 단계를 구체적으로 나타내면, a) 제2박막 및 제1박막이 순차적으로 적층 되어있는 기판 상에 포토레지스트 막을 도포하는 단계, b) 제1영역 이외의 영역에 해당하는 제1박막을 노출시키는 제1포토레지스 패턴을 형성하는 단계, c) 제1포토레지스트 패턴에 의해 노출된 제1박막을 식각하는 단계; 및 d) 제1포토레지스트 패턴을 제거하는 단계를 포함하고 있다.Specifically, the step of forming the first thin film pattern, a) applying a photoresist film on a substrate on which the second thin film and the first thin film is sequentially laminated, b) corresponding to a region other than the first region Forming a first photoresist pattern exposing the first thin film, c) etching the first thin film exposed by the first photoresist pattern; And d) removing the first photoresist pattern.
이어서, 상기 제1박막 패턴을 커버하고, 상기 제1영역을 포함하는 제2영역과 동일한 크기를 갖는 제2식각 마스크 패턴을 적용하여 상기 n박막 상에 위치한 제2박막을 식각함으로서 상기 기판의 제2영역 상에 존재하는 제2박막 패턴을 형성한다.Subsequently, the second thin film positioned on the n thin film is etched by applying a second etching mask pattern covering the first thin film pattern and having the same size as the second area including the first area. The second thin film pattern existing on the two regions is formed.
여기서, 제2박막 패턴을 형성하는 단계는 a) 제1박막 패턴 및 제2박막이 순차적으로 적층되어 있는 기판 상에 포토레지스트 막을 도포하는 단계, b) 제1박막 패턴을 커버하며 상기 제2영역 이외의 영역에 해당하는 제2박막을 노출시키는 제2포토레지스 패턴을 형성하는 단계, c) 상기 제2포토레지스트 패턴에 의해 노출된 제2박막을 식각하는 단계 및 d) 제2포토레지스트 패턴을 제거하는 단계를 포함하고 있다.The forming of the second thin film pattern may include: a) applying a photoresist film on a substrate on which the first thin film pattern and the second thin film are sequentially stacked; b) covering the first thin film pattern and covering the second region. Forming a second photoresist pattern exposing the second thin film corresponding to the non-region, c) etching the second thin film exposed by the second photoresist pattern, and d) forming a second photoresist pattern. It includes the step of removing.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
실시예1Example 1
도 1a 내지 도 1g는 본 발명의 제1실시예로서 반도체 측정 설비에 적용되는 모니터링 기판의 제조방법을 나타내는 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a monitoring substrate applied to a semiconductor measuring apparatus as a first embodiment of the present invention.
도 1a를 참조하면, Si로 이루어지고, n개(n은 2이상의 자연수이다.)의 영역으로 구분될 수 있는 기판(100)을 마련한다. 여기서 상기 기판은 2개의 영역으로만 구분된다. 상기 제1영역은 기판의 중심 포인트를 포함하는 제1넓이를 갖고, 제2영역은 기판의 제1영역을 포함하면서 제1영역보다 넓은 제2넓이를 갖는 것을 특징으로 한다.Referring to FIG. 1A, a substrate 100 made of Si and divided into n regions (n is a natural number of two or more) is provided. Here, the substrate is divided into only two regions. The first area has a first area including a center point of the substrate, and the second area has a second area wider than the first area while including the first area of the substrate.
도 1b를 참조하면, 제1영역 및 제2영역으로 구분된 기판의 전면에 제2박막(120) 및 제1박막(140)을 균일한 두께를 갖도록 순차적으로 형성한다. 여기서 제2박막(120) 및 제1박막(140)은 실리콘 산화물(SiO2)과 같이 광을 투과시킬 수있는 절연물질을 화학 기상 증착 방법(Chemical Vapor Deposition), 물리적 기상 증착 방법(Physical Vapor Deposition)등으로 형성된다. 이때 상기 기판 상에 적층되는 막들의 사이에는 식각저지막(도시하지 않음)을 더 형성함으로서 이후, 제1박막 패턴 및 제2박막 패턴을 형성할 때 하부 막질이 식각되는 것을 방지하는 역할을 한다.Referring to FIG. 1B, the second thin film 120 and the first thin film 140 are sequentially formed on the front surface of the substrate divided into the first region and the second region to have a uniform thickness. Here, the second thin film 120 and the first thin film 140 may be formed of an insulating material that can transmit light, such as silicon oxide (SiO 2 ). Is formed. In this case, an etch stop layer (not shown) is further formed between the layers stacked on the substrate, thereby preventing lower layer quality from being etched when the first thin film pattern and the second thin film pattern are formed.
따라서, 상기 제2박막은 제2산화막(120)이고, 상기 제1박막은 제1산화막(140)으로 정의된다. 상기 증착되는 막의 두께는 실제 공정에서 사용되는 두께로서 필요에 따라 다양하게 조절될 수 있다.Therefore, the second thin film is the second oxide film 120 and the first thin film is defined as the first oxide film 140. The thickness of the deposited film may be variously adjusted as necessary as the thickness used in the actual process.
도 1c 및 도 1d를 참조하면, 제2산화막(120) 및 제1산화막(140)이 순차적으로 적층되어 있는 기판(100)의 표면상에 포토레지스트를 균일한 두께로 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 이어서, 상기 포토레지스트 막에 통상의 사진식각 공정을 수행함으로서 기판의 제1영역 이외의 영역에 해당하는 제1산화막(140)을 노출시키는 제1포토레지스트 패턴(150)을 형성한다. 상기 제1포토레지스트 패턴은 제1식각 마스크 패턴이다.1C and 1D, a photoresist film is coated on a surface of a substrate 100 on which the second oxide film 120 and the first oxide film 140 are sequentially stacked to have a uniform thickness. Not). Subsequently, a general photolithography process is performed on the photoresist film to form a first photoresist pattern 150 exposing the first oxide film 140 corresponding to a region other than the first region of the substrate. The first photoresist pattern is a first etching mask pattern.
그리고, 상기 제1포토레지스트 패턴(150)에 의해 노출된 제1산화막(140)을 식각함으로서, 상기 제2산화막(120)상에 위치하고, 제1영역에만 존재하는 제1산화막 패턴(140a)을 형성한다.The first oxide film 140 exposed by the first photoresist pattern 150 is etched to remove the first oxide film pattern 140a on the second oxide film 120 and exists only in the first region. Form.
도 1e를 참조하면, 상기 제1포토레지스트 패턴(150)을 제거한 후, 제2산화막(120) 및 제1산화막 패턴(140a)이 순차적으로 적층되어 있는 기판(100)의 표면상에 포토레지스트를 균일한 두께로 도포하여 포토레지스트 막(도시하지 않음)을 형성한다.Referring to FIG. 1E, after removing the first photoresist pattern 150, the photoresist is deposited on the surface of the substrate 100 on which the second oxide film 120 and the first oxide film pattern 140a are sequentially stacked. It is applied to a uniform thickness to form a photoresist film (not shown).
이어서, 상기 포토레지스트 막에 통상의 사진식각 공정을 수행함으로서 제1산화막 패턴(140a)을 커버하고, 제1영역을 포함하는 기판의 제2영역의 이외 영역에 해당하는 제2산화막(120)을 노출시키는 제2포토레지스트 패턴(160)을 형성한다. 상기 제2포토레지스트 패턴은 제2식각 마스크 패턴이다.Subsequently, a general photolithography process is performed on the photoresist film to cover the first oxide film pattern 140a and to cover the second oxide film 120 corresponding to a region other than the second region of the substrate including the first region. A second photoresist pattern 160 is formed to be exposed. The second photoresist pattern is a second etching mask pattern.
상기 도면에는 도시하지 않았지만, 제1포토레지스트 패턴을 제거하지 않고, 그 위에 포토레지스트 막을 균일한 두께로 형성한 후 통상의 사진식각 공정을 수행함으로서 제1산화막 패턴(140a)을 커버하고, 상기 제2영역의 이외 영역에 해당하는 제2산화막(120)을 노출시키는 제2포토레지스트 패턴(160)을 형성할 수 있다.Although not shown in the drawing, the first oxide film pattern 140a is covered by forming a photoresist film with a uniform thickness without removing the first photoresist pattern, and then performing a conventional photolithography process, wherein The second photoresist pattern 160 exposing the second oxide film 120 corresponding to a region other than the two regions may be formed.
도 1f 및 도 1g를 참조하면, 상기 제1산화막 패턴(140a)을 커버하고, 상기 제2영역과 동일한 크기를 갖는 제2포토레지스트 패턴(160)을 적용하여 상기 노출된 제2산화막(120)을 식각함으로서 상기 기판(100)의 제2영역에 존재하는 제2산화막 패턴(120a)을 형성한다. 그리고, 상기 제2포토레지스트 패턴(160)을 제거하여 반도체 기판의 두께 및 오염 상태를 검사하는데 적용되는 반도체 계측설비의 멀티 기준 시편을 형성할 수 있다.Referring to FIGS. 1F and 1G, the exposed second oxide layer 120 may be covered by covering the first oxide layer pattern 140a and applying a second photoresist pattern 160 having the same size as that of the second region. Etching to form a second oxide film pattern (120a) present in the second region of the substrate (100). In addition, the second photoresist pattern 160 may be removed to form a multi-reference specimen of a semiconductor metrology facility that is applied to inspect the thickness and the contamination state of the semiconductor substrate.
상기와 같은 방법으로 형성되는 반도체 계측 설비의 모니터링 기판은 1장의 기판에 두께 또는 막질의 종류가 서로 다른 다수개의 막질을 형성할 수 있기 때문에 막질별 여러 가지의 두께를 동시에 모니터링할 수 있다.Since the monitoring substrate of the semiconductor metrology facility formed by the above method can form a plurality of films having different thicknesses or types of films on one substrate, various thicknesses of films can be monitored simultaneously.
실시예2Example 2
도 2a 내지 도 2i는 본 발명의 제2실시예로서 반도체 측정 설비에 적용되는모니터링 기판의 제조방법을 나타내는 공정 단면도이다.2A to 2I are cross-sectional views illustrating a method of manufacturing a monitoring substrate applied to a semiconductor measuring device as a second embodiment of the present invention.
도 2a를 참조하면, Si로 이루어지고, n개(n은 3이상의 자연수이다.)의 영역으로 구분될 수 있는 반도체 기판(100)을 마련한다. 상기 n개의 영역은 제1영역, 상기 제1영역을 포함하며 제1영역보다 넓은 제2영역 및 제2영역을 포함하며 상기 제2영역보다 넓은 제3영역 등을 포함하고 있다. 여기서 상기 제1영역은 기판의 중심 포인트를 포함하는 제1넓이를 갖고, 상기 제2영역은 기판의 제1영역을 포함하면서 제1영역보다 넓은 제2넓이를 갖으며, 제3영역은 제2영역을 포함하면서 제2영역보다 넓은 제3넓이를 갖는 것을 특징으로 한다.Referring to FIG. 2A, a semiconductor substrate 100 made of Si and divided into n regions (n is a natural number of 3 or more) is provided. The n areas include a first area, a second area including the first area, a second area wider than the first area, and a second area wider than the second area. Here, the first area has a first area including a center point of the substrate, the second area includes a first area of the substrate and has a second area wider than the first area, and the third area is the second area. It is characterized in that it comprises a region and has a third wider than the second region.
도 2b를 참조하면, 제1영역, 제2영역, 제3영역으로 구분된 기판(200)의 전면 상에 제3박막(220) 제2박막(240) 및 제1박막(260)을 균일한 두께를 갖도록 순차적으로 형성한다. 여기서 제3박막(220) 제2박막(240) 및 제1박막(260)의 형성은 화학 기상 증착 방법(Chemical Vapor Deposition), 물리적 기상 증착 방법(Physical Vapor Deposition)등을 이용하여 형성할 수 있다.Referring to FIG. 2B, the third thin film 220, the second thin film 240, and the first thin film 260 are uniformly disposed on the entire surface of the substrate 200 divided into the first region, the second region, and the third region. Formed sequentially to have a thickness. The third thin film 220, the second thin film 240, and the first thin film 260 may be formed by using a chemical vapor deposition method, a physical vapor deposition method, or the like. .
여기서 제3박막(220)은 실리콘 산화물(SiO2)로 이루어진 산화막이고, 상기 제2박막(240)은 실리콘 질화물(SiN)로 이루어진 질화막이며, 상기 제1박막(260)은 도전물질로 이루어진 도전막이다. 이때 상기 기판 상에 적층되는 막들의 사이에는 식각저지막을 더 형성되어 있어 이후 제1박막 패턴, 제2박막 패턴 및 제3박막 패턴을 형성할 때 하부에 존재하는 막이 식각되는 것을 방지하는 역할을 수행한다.The third thin film 220 is an oxide film made of silicon oxide (SiO 2 ), the second thin film 240 is a nitride film made of silicon nitride (SiN), and the first thin film 260 is made of a conductive material. That's it. In this case, an etch stop layer is further formed between the layers stacked on the substrate to prevent the underlying film from being etched when forming the first thin film pattern, the second thin film pattern, and the third thin film pattern. do.
도 2c 및 도 2d를 참조하면, 제3박막인 산화막(220), 제2박막인 질화막(240)및 제1박막인 도전막(260)이 순차적으로 적층되어 있는 기판(200)의 표면상에 포토레지스트를 균일한 두께로 도포하여 포토레지스트 막(도시하지 않음)을 형성한다. 이어서, 상기 포토레지스트 막에 통상의 사진식각 공정을 수행함으로서 상기 제1영역의 이외 영역에 해당하는 도전막(260)을 노출시키는 제1포토레지스트 패턴(270)을 형성한다. 상기 제1포토레지스트 패턴(270)은 제1식각 마스크 패턴이다.2C and 2D, an oxide film 220 as a third thin film, a nitride film 240 as a second thin film and a conductive film 260 as a first thin film are sequentially stacked on the surface of the substrate 200. The photoresist is applied to a uniform thickness to form a photoresist film (not shown). Subsequently, a general photolithography process is performed on the photoresist film to form a first photoresist pattern 270 exposing the conductive film 260 corresponding to a region other than the first region. The first photoresist pattern 270 is a first etching mask pattern.
그리고, 상기 제1포토레지스트 패턴(270)에 의해 노출된 도전막(260)을 식각함으로서, 질화막(240)상에 위치하고, 상기 제1영역에만 존재하는 도전막 패턴(260a)을 형성한다.The conductive film 260 exposed by the first photoresist pattern 270 is etched to form a conductive film pattern 260a on the nitride film 240 and existing only in the first region.
도 2e를 참조하면, 상기 제1포토레지스트 패턴(270)을 제거한 후, 질화막(240) 및 도전막 패턴(260a)이 순차적으로 적층되어 있는 기판(200)의 표면상에 포토레지스트를 균일한 두께로 도포하여 포토레지스트 막(도시하지 않음)을 형성한다.Referring to FIG. 2E, after removing the first photoresist pattern 270, the photoresist is uniformly deposited on the surface of the substrate 200 on which the nitride film 240 and the conductive film pattern 260a are sequentially stacked. To form a photoresist film (not shown).
이어서, 상기 포토레지스트 막에 통상의 사진식각 공정을 수행함으로서 도전막 패턴(260a)을 커버하고, 제1영역을 포함하는 제2영역의 이외 영역에 해당하는 질화막(240)을 노출시키는 제2포토레지스트 패턴(280)을 형성한다.Subsequently, by performing a normal photolithography process on the photoresist film, the second photoport covering the conductive film pattern 260a and exposing the nitride film 240 corresponding to a region other than the second region including the first region is exposed. The resist pattern 280 is formed.
상기 도면에는 도시하지 않았지만, 제1포토레지스트 패턴을 제거하지 않고, 그 위에 포토레지스트 막을 균일한 두께로 형성한 후 통상의 사진식각 공정을 수행함으로서 도전막 패턴(260a)을 커버하고, 상기 제2영역의 이외 영역에 해당하는 질화막(240)을 노출시키는 제2포토레지스트 패턴(280)을 형성할 수 있다.Although not shown in the figure, the conductive film pattern 260a is covered by forming a photoresist film with a uniform thickness thereon, and then performing a conventional photolithography process without removing the first photoresist pattern. A second photoresist pattern 280 exposing the nitride film 240 corresponding to a region other than the region may be formed.
도 2f를 참조하면, 상기 도전막 패턴(260a)을 커버하고, 상기 제2영역과 동일한 크기를 갖는 제2포토레지스트 패턴(280)을 적용하여 상기 노출된 질화막(240)을 식각함으로서 상기 기판(200)의 제2영역에 존재하는 질화막 패턴(240a)을 형성한다.Referring to FIG. 2F, the substrate is formed by etching the exposed nitride layer 240 by covering the conductive layer pattern 260a and applying a second photoresist pattern 280 having the same size as the second region. The nitride film pattern 240a existing in the second region of 200 is formed.
도 2g를 참조하면, 상기 제2포토레지스트 패턴(280)을 제거한 후, 산화막 (220), 질화막 패턴(240a) 및 도전막 패턴(260a)이 순차적으로 적층되어 있는 기판(200)의 표면상에 포토레지스트를 균일한 두께로 도포하여 포토레지스트 막(도시하지 않음)을 형성한다.Referring to FIG. 2G, after the second photoresist pattern 280 is removed, the oxide film 220, the nitride film pattern 240a, and the conductive film pattern 260a are sequentially stacked on the surface of the substrate 200. The photoresist is applied to a uniform thickness to form a photoresist film (not shown).
이어서, 상기 포토레지스트 막에 통상의 사진식각 공정을 수행함으로서 도전막 패턴(260a) 및 질화막 패턴(240a)을 커버하고, 제2영역을 포함하는 제3영역의 이외 영역에 해당하는 산화막(220)을 노출시키는 제3포토레지스트 패턴(290)을 형성한다.Subsequently, the photoresist film is subjected to a conventional photolithography process to cover the conductive film pattern 260a and the nitride film pattern 240a, and to form an oxide film 220 corresponding to a region other than the third region including the second region. A third photoresist pattern 290 is formed to expose the photoresist.
상기 도면에는 도시하지 않았지만, 제2포토레지스트 패턴을 제거하지 않고, 그 위에 포토레지스트 막을 균일한 두께로 형성한 후 통상의 사진식각 공정을 수행함으로서 도전막 패턴 및 질화막 패턴을 커버하고, 상기 제3영역의 이외 영역에 해당하는 산화막을 노출시키는 제3포토레지스트 패턴(290)을 형성할 수 있다.Although not shown in the figure, the second photoresist pattern is not removed, and the photoresist film is formed thereon with a uniform thickness, and then the conventional photolithography process is performed to cover the conductive film pattern and the nitride film pattern. The third photoresist pattern 290 may be formed to expose the oxide film corresponding to a region other than the region.
도 2h 및 도 2i를 참조하면, 상기 도전막 패턴(260a) 및 질화막 패턴(240a)을 커버하고, 상기 제3영역과 동일한 크기를 갖는 제3포토레지스트 패턴(290)을 적용하여 상기 노출된 산화막(220)을 식각함으로서 상기 기판(200)의 제3영역에 존재하는 산화막 패턴(220a)을 형성한다.2H and 2I, the exposed oxide layer may be covered by covering the conductive layer pattern 260a and the nitride layer pattern 240a and applying a third photoresist pattern 290 having the same size as the third region. The oxide layer pattern 220a existing in the third region of the substrate 200 is formed by etching the 220.
그리고, 상기 제3포토레지스트 패턴(290)을 제거함으로서 반도체 기판의 두께 및 오염 상태를 검사하는데 적용되는 반도체 계측설비의 멀티 기준 시편을 포함하는 모니터링 기판을 형성할 수 있다.In addition, by removing the third photoresist pattern 290, a monitoring substrate including multiple reference specimens of a semiconductor metrology facility used to inspect the thickness and the contamination state of the semiconductor substrate may be formed.
상기와 같은 방법으로 형성되는 모니터링 기판은 1장의 기판에 두께 또는 막질의 종류가 서로 다른 다수개의 막질을 형성할 수 있기 때문에 막질별 여러 가지의 두께를 동시에 모니터링할 수 있다Since the monitoring substrate formed by the above method can form a plurality of films having different thicknesses or types of films on one substrate, the thickness of each film can be monitored simultaneously.
상술한 바와 같이 본 발명에 의하면, 반도체 장치의 제조공정 중 박막의 두께 및 적층된 박막 상에 위치한 파티클을 측정하기 위해 서로 다른 종류의 다층박막이 여러 영역으로 구분하고, 각 영역마다 두께를 다르게 형성한다. 이와 같이 하나의 반도체 기판에 두께 및 적층된 박막의 종류가 서로 다른 여러 영역을 정의하여 모니터링 기판을 제작함으로써, 하나의 기판에 형성된 다수개의 기준 시료를 이용하여 다수의 반도체 공정에 대응할 수 있다.As described above, according to the present invention, in order to measure the thickness of the thin film and the particles located on the stacked thin films during the manufacturing process of the semiconductor device, different types of multilayer thin films are divided into various regions, and the thicknesses are formed differently in each region. do. As described above, a plurality of regions having different thicknesses and types of thin films stacked on one semiconductor substrate are defined to fabricate a monitoring substrate, and thus, a plurality of reference samples formed on one substrate may be used to cope with a plurality of semiconductor processes.
따라서, 여러 종류의 박막에 대응하는 기준 시료를 하나의 반도체 기판 상에 제작함으로 공정의 편의를 도모할 뿐만 아니라 상기 기준 시료를 제작하기 위해 소요되는 비용을 절감시킬 수 있다. 즉, 상기 비용의 절감으로 반도체 장치의 제작에 소요되는 원가를 절감시킬 수 있다.Therefore, by fabricating a reference sample corresponding to various types of thin films on a single semiconductor substrate, not only the convenience of the process but also the cost required for manufacturing the reference sample can be reduced. That is, the cost of manufacturing the semiconductor device can be reduced by reducing the cost.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020076414A KR20040048545A (en) | 2002-12-03 | 2002-12-03 | method of manufacturing monitoring wafer of inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020076414A KR20040048545A (en) | 2002-12-03 | 2002-12-03 | method of manufacturing monitoring wafer of inspection equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040048545A true KR20040048545A (en) | 2004-06-10 |
Family
ID=37343289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020076414A KR20040048545A (en) | 2002-12-03 | 2002-12-03 | method of manufacturing monitoring wafer of inspection equipment |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040048545A (en) |
-
2002
- 2002-12-03 KR KR1020020076414A patent/KR20040048545A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5773315A (en) | Product wafer yield prediction method employing a unit cell approach | |
US7642101B2 (en) | Semiconductor device having in-chip critical dimension and focus patterns | |
US10199265B2 (en) | Variable space mandrel cut for self aligned double patterning | |
US10811362B2 (en) | Overlay mark structure and measurement method thereof | |
US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
US10504851B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
US5916733A (en) | Method of fabricating a semiconductor device | |
KR101328611B1 (en) | pattern matching method for semiconductor memory device manufacturing | |
US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
KR20040048545A (en) | method of manufacturing monitoring wafer of inspection equipment | |
KR100474579B1 (en) | Method for manufacturing a standard wafer used in surface analysis system | |
US20020058407A1 (en) | Structure of critical dimension bar | |
US20060109464A1 (en) | Method for detecting alignment accuracy | |
US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
KR20040039001A (en) | Method of manufacturing multi- standard sample of semiconductor device | |
US6479307B2 (en) | Method of monitoring loss of silicon nitride | |
US6677608B2 (en) | Semiconductor device for detecting gate defects | |
KR20000012913A (en) | Bit line contact inspection method in semiconductor device | |
KR20040034913A (en) | Method of manufacturing standard sample of semiconductor device | |
JP4637872B2 (en) | Wiring structure and manufacturing method thereof | |
KR20030051128A (en) | Apparatus and method for producing semiconductors | |
KR100499412B1 (en) | Method for measuring CD using capacitance | |
KR100299516B1 (en) | Method for forming overlay measurement pattern of semiconductor device | |
CN115547980A (en) | Multilayer interconnection structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |