KR20040037124A - 데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버세트 - Google Patents

데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버세트 Download PDF

Info

Publication number
KR20040037124A
KR20040037124A KR10-2004-7004361A KR20047004361A KR20040037124A KR 20040037124 A KR20040037124 A KR 20040037124A KR 20047004361 A KR20047004361 A KR 20047004361A KR 20040037124 A KR20040037124 A KR 20040037124A
Authority
KR
South Korea
Prior art keywords
signal
transmission line
data symbol
driver
response
Prior art date
Application number
KR10-2004-7004361A
Other languages
English (en)
Other versions
KR100633937B1 (ko
Inventor
캐스퍼브라이언
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20040037124A publication Critical patent/KR20040037124A/ko
Application granted granted Critical
Publication of KR100633937B1 publication Critical patent/KR100633937B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

본 발명의 실시예는 데이터 의존 방식으로 송신 신호를 등화함으로써 누화를 완화시킨다.

Description

데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버 세트{CROSSTALK EQUALIZATION FOR INPUT-OUTPUT DRIVER CIRCUITS}
전송선간의 용량성 및 유도성 결합으로, 하나의 전송선으로 전파되는 전자파 신호가 다른 전송선으로 전파되는 전자파 신호에 악영향을 줄 수 있다. 이것을 일반적으로 누화라고 한다. 전송선은 컴퓨터 시스템에서는 일반적이며, 여기서, 칩(다이)은 전송선을 통해 다른 칩과 통신할 수 있다. 예를 들어, 도 1에는 컴퓨터의 일부가 도시되어 있으며, 여기서, CPU(중앙 처리 장치)(102)는 전면측 버스(106)를 통해 칩세트(104)와 통신한다. 칩세트(104)는 메모리 버스(110)를 통해 메모리와 통신하는 메모리 제어기를 포함하며, 그래픽 버스(114)를 통해 그래픽 프로세서(112)와 통신하는 포트를 구비하고 있다. 또한, 칩세트(104)는 시스템 버스(118)를 통해 네트워크 인터페이스 제어기(116) 등의 다른 주변 장치로 통신하기 위한 브리지를 포함한다. 도 1의 버스는 전송선으로 생각할 수 있다.
누화 문제가 도 2에 도시되어 있으며, 여기서, 논리 상태 "1"를 나타내는 펄스는 전송선(204)을 통해 드라이버(202)에 의해 전송되며, 드라이버(206)는 전송선(208)을 통해 신호를 전송하지 않음으로써 논리 상태 "0"을 나타낸다. (간략하게, 각각의 전송선에 대해 하나의 도체만이 도시되어 있지만, 실질적으로는 전송선 구조의 일부를 형성하는 하나 이상의 평면 도체가 있을 수 있다.) 수신된 펄스가 도 2에 도시되어 있고, 여기서, 펄스(210)는 전송선(204) 상의 수신된 펄스를 나타내고, 펄스(212)는 전송선(208) 상의 수신된 펄스를 나타내며, t1, t2, t3는, t1이 펄스(210)의 상승부이고, t2가 펄스(210)의 중간점이고, t3가 펄스(210)의 하강부인 3가지 경우의 시간이다. 펄스(212)는 누화로부터 발생되고, 대략 펄스(210)의 파생물이다.
펄스(210, 212)가 도 2에 도시된 바와 같이 정렬되고, t2에서 샘플링이 발생하면, 전송선(208) 상의 수신된 펄스(212)는 논리 상태 "0"으로서 올바르게 해석된다. 그러나, 타이밍 지터(timing jitter)가 있어, 수신된 펄스(212)가 시간(t2)에서 샘플링되지 않을 수 있으며, 또는 전송선(204, 208)간의 전기적인 길이의 불일치(electrical length mismatch)가 있어, 수신된 펄스가 도 2에 도시된 바와 같이 정렬되지 않을 수 있다. 결과적으로, 펄스(212)는 샘플링이 되어 논리 상태 "1"로서 부정확하게 해석될 수 있다.
전송선은 스트립라인(stripline) 또는 마이크로스트립(microstrip)과 같은 여러 물리적인 형태를 취할 수 있다. 스트립라인은 2개의 평면 도체 사이에 트레이스를 포함할 수 있으며, 마이크로스트립은 하나의 평면 도체에 인접한 트레이스를 포함할 수 있다. 마이크로스트립보다는 스트립라인에서 누화의 문제가 적을 수 있다. 그러나, 스트립라인은 마이크로스트립보다 비용이 고가이다. 결과적으로, 누화의 문제는 컴퓨터 시스템에서, 특히, 신호 속도(signaling rate) 증가에 따른 일반적인 문제이다.
본 발명의 실시예는 회로에 관한 것이며, 보다 상세하게는 드라이버 회로의 누화 등화(crosstalk equalization)에 관한 것이다.
도 1은 컴퓨터 시스템의 하이 레벨의 도면,
도 2는 전송선의 누화를 도시하는 도면,
도 3은 본 발명의 실시예에 따른 누화 등화의 실시예를 도시하는 도면,
도 4는 부분적으로 이격된 멀티 레벨의 드라이버의 실시예를 도시하는 도면이다.
본 발명의 실시예는 전송된 펄스를 데이터 의존 방식으로 등화함으로써 누화의 영향을 완화시킨다. 이러한 등화는 전송선 세트 상에 전송된 데이터 심볼과 신호간의 매핑과 관련되어 있다. 이러한 매핑은 다수의 방식, 예를 들어, 테이블 룩업 또는 유한 상태 기계(finite state machine)에 의해 수행될 수 있다.
테이블 룩업 과정을 이용하는 실시예가 도 3에 도시되어 있다. n개의 전송선(306)을 통해 n개의 데이터 심볼 세트(d i , i=1,2...,n)를 전송하고자 한다. n개의 데이터 심볼 세트(d i , i=1,2...,n)는 어드레스로서 테이블(302)에 주어진다. 이들 데이터 심볼이 비트이면(일반적인 경우에 비트임), 어드레스 공간은 2n이다. 각각의 어드레스에 있어서, 테이블(302)은 n개의 워드를 n개의 드라이버(304)에, 즉 1 워드를 각각의 드라이버에 제공한다. 이들 n개의 워드는 모두 별개가 아닐 수 있다. 드라이버에 제공된 워드는 드라이버에 의해 신호로 매핑되는 파라미터 세트를 포함한다. 도 3에서, 이들 n개의 신호는x i (i=1,2...,n)로서 표시된다. n개의 수신기(308) 각각은 접속된 전송선 상의 수신된 신호에 근거해서 결정하여, 데이터 심볼의 추정값을 제공한다. 추정된 데이터 심볼은,i=1,2...,n서 표시된다.
테이블(302)과 드라이버의 조합은 데이터 심볼 세트(d i , i=1,2...,n)를 송신 신호 세트로 매핑하는 것으로서 볼 수 있다. 이러한 매핑은, 이상적으로 노이즈가 없는 경우에 모든 i에 대해서 올바른 추정값 = d i 을 수신기가 제공하도록 선택된다. 이러한 매핑은, 전송선간의 용량성 및 유도성 결합을 고려하여, 전송선의 전송 특성에 따라 다르며, 선택된 수신기(308)의 유형에 따라 다르다.
매핑을 선택하는 것에 대해 예를 들면, 표시(notation)가 먼저 개시된다. 푸리에 변환 D i (f)을 가진 수신된 신호가 추정값 = d i 으로 디코딩되도록 수신기가 설계되었다고 가정한다. 예를 들어, D i (f)는 논리 상태 "1"에 있어서는 가우스 형태이며, 논리 상태 "0"에 있어서는 0이고, 수신기는 적분 수신기일 수 있고, 그 결과, 적분된 출력의 크기가 몇몇 임계값보다 크다면 논리 상태 "1"로 표시되고, 그렇지 않다면, 논리 상태 "0"으로 표시된다. 추후의 편의를 위해서, D(f)를 성분[D(f)] i = D i (f), i=1,...,n을 가진 n차원의 컬럼 벡터로 표시한다.
l(i)를 제 i 전송선으로 표시한다. 신호의 푸리에 변환을, 전송선l(i)상의 드라이버에 의해 전송될 때,X i (f), i=1,2,...,n으로서 표시하고, 신호의 푸리에 변환을, 전송선l(f)상의 수신기에 의해 수신될 때,Y i (f), i=1,2,...,n으로서 표시한다.X(f)를 성분[X(f)] i = X i (f), i=1,...,n을 가진 n차원의 컬럼 벡터로 표시하고,Y(f)를 성분[Y(f)] i = X i (f), i=1,...,n을 가진 n차원의 컬럼 벡터로 표시한다.
전송선의 입력-출력 관계가 선형이고 시간에 대해 변하지 않아서, 이러한 관계가Y(f)=H(f)X(f)로서 정확하게 모델링될 수 있으며, 여기서,H(f)는 완전 정렬된 n×n 행렬이다고 가정한다. 그러면,X(f)=H(f) -1 D(f)으로 주어진 푸리에 변환 벡터X(f)를 가진 전송 신호의 n차원의 컬럼 벡터로 데이터 심볼 세트d i , i=1,2,...,n가 매핑되는 매핑은, 수신기가 송신된 데이터 심볼의 정확한 추정값을 얻을 수 있도록 적절한 데이터 의존 등화를 제공할 수 있다.
전송선 세트가 선형이면서 시간에 대해 변하지 않은 변환 함수 행렬H(f)을 가지고 있는 것과는 무관하게, 데이터 심볼로부터 전송 신호로의 매핑은 분석 또는측정에 의해 얻어질 수 있다. 상술한 모델은 매핑을 제공하는 방법을 단순히 보여주는 역할을 한다. 변환 함수 행렬H(f)가 정확한 모델이다면, 임펄스를 전송하고, 수신된 신호의 주파수 스펙트럼을 측정함으로써 실험적으로 알 수 있다. 예를 들어, 변환 함수 행렬의 성분[H(f)] i,j 은, 임펄스가 전송선l(j)상에서 전송될 때, 전송선l(i)의 임펄스 응답의 푸리에 변환이다. 결과적으로, 임펄스가 전송선l(i)상에서 전송될 때 전송선의 각각의 수신 단부에 부착된 스펙트럼 분석기는H(f)의 제 j 컬럼을 제공한다.
실질적으로, 가능한 전송 신호의 공간은 한정되어 있어서, 전송선 세트가 선형성 및 시간에 대해 변하지 않는 변환 함수 행렬H(f)을 가지고 있다고 하더라도,H(f) -1 D(f)에 대한 근사값은 실제로 합성된다. 이러한 합성은 멀티 전압 레벨을 가진 부분적으로 이격된(시간 영역에서) 드라이버에 의해 실행될 수 있다. 부분적으로 이격된 멀티 레벨의 드라이버의 이러한 일 실시예가 도 4에 도시되어 있다.
도 4의 드라이버는 복수의 차동 pMOSFET 쌍을 포함하고, 여기서, 게이트 전압은 테이블(302)에 의해 제공된 워드로부터 유도되어, 드라이버에 의해 전송된 특정 신호를 결정한다. 도 4에서, 게이트 전압은b i (j)와 켤레 복소수로 표시되며, 여기서, 지수 i는 차동 쌍을 지칭하고, j는 시간 지수이다. 예를 들어, pMOSFET(402A, 402B)를 포함하는 차동 쌍은 게이트 전압b 1 (j)와 켤레 복소수를 각각 가진다. 도 4의 실시예에서, m개의 차동 쌍이 있으며, 각각의 차동 쌍 i은바이어스 전류I i 를 제공하는 전류원을 가지고 있다. 예를 들어, pMOSFET(402A, 402B)를 포함하는 제 1 차동 쌍은 바이어스 전류I 1 를 제공하는 전류원(404)을 가지고 있다.
일반적인 손실없이,I i < I i+1 인 전류원이 선택될 수 있다. 부하(406A, 406B)는 전송선으로 인한 부하를 나타낸다. 즉, 노드(408A, 408B)는 차동 신호 전송의 경우에 전송선에 접속된다. 단방향 신호 전송이 사용되면, 단 하나의 노드, 즉, 노드(408B)이 전송선에 접속되어 있다. 지수 j의 범위는, 특정 신호가 그 주기에 걸쳐 취하는 이산값의 개수를 결정하고, 주기에서 부분적인 시간 간격의 개수를 고려할 수 있다. 예를 들어, j가 1 내지 k의 범위이면, 노드(408B)에 제공되고, 경우에 따라서는 차동 신호 전송이 사용되면 노드(408A)에 제공되는 신호는 그 주기에 걸쳐 k개의 이산값을 갖는다. T를 전송된 신호의 주기라고 하면, 시간의 부분적인 주기[(j-1)(T/k), j(T/k)], 1≤j≤k에 있어서, 차동 신호 전송이 사용되면, 게이트 전압은b i (j), i=1,...,m이고, 또한,,i=1,...,m이다. 도 4의 실시예에 있어서 테이블(302)에 의해 제공된 워드는 mk의 면적이다. 도 4의 드라이버에 의한 가능한 신호 합성의 공간은 바이어스 전류의 선택, 차동 쌍의 개수, 주기의 부분적인 간격의 개수, 및 게이트 전압의 특정 선택에 의해 결정된다. 이들 파라미터는 소망의 전송 신호, 예를 들어, 푸리에 변환H(f) -1 D(f)를 가진 전송 신호를 근사화하는 것이 선택될 수 있다.
이하에 청구되는 본 발명의 사상에서 벗어나지 않는 범위에서 상술한 실시예에 대한 여러 수정이 이루어질 수 있다. 예를 들어, 몇몇 실시예에서, 유한 상태 머신은 룩업 테이블 대신에 드라이버에 제공되는 워드를 제공하는데 사용될 수 있다.

Claims (21)

  1. 데이터 심볼 세트d(i)(i=1,...,n)를 통신하는 장치에 있어서,
    신호x(i)를 전파하는 전송선 세트l(i)(i=1,...,n)와,
    전송선l(i)에 접속되어 상기 신호x(i)를 수신하는 수신기 세트r(i)(i=1,...,n)와,
    전송선l(i)에 접속되어 상기 신호x(i)를 송신하는 드라이버 세트t(i)(i=1,...,n)와,
    상기 데이터 심볼 세트d(i)를 신호x(i)로 매핑하는 매퍼(mapper) -x(i)는d(i)와 적어도 하나의d(j)의 함수이고,i=1,...,n,j≠i- 를 포함하는 데이터 심볼 세트 통신 장치.
  2. 제 1 항에 있어서,
    상기 매퍼는 상기 데이터 심볼 세트에 의해 어드레싱된 워드를 저장하는 테이블을 포함하되,
    상기 드라이버t(i)는 상기 테이블에 저장된 워드에 응답하여 신호x(i)를 송신하고,i=1,...,n인 데이터 심볼 세트 통신 장치.
  3. 제 1 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 응답하여 상기 드라이버 세트로 워드를 제공하는 유한 상태 머신를 포함하되,
    상기 드라이버t(i)는 워드에 응답하여 신호x(i)를 송신하고,i=1,...,n인 데이터 심볼 세트 통신 장치.
  4. 제 1 항에 있어서,
    상기 전송선 세트는 i에 있어서의 전송선l(i)이 또 다른 전송선l(j)과 용량성으로 결합하도록 되어 있으며,j≠i인 데이터 심볼 세트 통신 장치.
  5. 제 1 항에 있어서,
    수신기r(i)는x(j)와 무관한 상기 신호x(i)에 근거해서d(i)의 추정값을 제공하며,i=1,...,n,j≠i인 데이터 심볼 세트 통신 장치.
  6. 제 5 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 의해 어드레싱된 워드를 저장하는 테이블을 포함하되,
    드라이버t(i)는 상기 테이블에 저장된 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n인 데이터 심볼 세트 통신 장치.
  7. 제 5 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 응답하여 상기 드라이버 세트에 워드를 제공하는 유한 상태 머신을 포함하되,
    드라이버t(i)는 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n인 데이터 심볼 세트 통신 장치.
  8. 제 5 항에 있어서,
    상기 전송선 세트는, i에 있어서의 전송선l(i)이 또 다른 전송선l(j)과 용량성으로 결합하도록 되어 있으며,j≠i인 데이터 심볼 세트 통신 장치.
  9. 신호x(i)를 전파하는 전송선 세트l(i)(i=1,...,n)와,
    제 1 다이로서, 전송선l(i)에 접속되어 상기 신호x(i)를 송신하는 드라이버 세트t(i)(i=1,...,n)와, 데이터 심볼 세트d(i)를 상기 신호x(i)로 매핑하되,x(i)는d(i)와 적어도 하나의d(j)의 함수이고,i=1,...,n,j≠i인 매퍼를 포함하는 상기 제 1 다이와,
    상기 전송선 세트에 의해 상기 제 1 다이에 접속되어, 상기 제 1 다이가 데이터 심볼 세트d(i)(i=1,...,n)를 통신하며, 또한 전송선l(i)에 접속되어 상기 신호x(i)를 수신하는 수신기 세트 r(i)(i=1,...,n)를 포함하는 상기 제 2 다이
    를 포함하는 컴퓨터 시스템.
  10. 제 9 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 의해 어드레싱된 워드를 저장하는 테이블을 포함하되,
    드라이버t(i)는 상기 테이블에 저장된 워드에 응답하여 상기 신호x(i)를 송신하고,i=1,...,n인 컴퓨터 시스템.
  11. 제 9 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 응답하여 상기 드라이버 세트로 워드를 제공하는 유한 상태 머신를 포함하되,
    상기 드라이버t(i)는 워드에 응답하여 상기 신호x(i)를 송신하고,i=1,...,n인 컴퓨터 시스템.
  12. 제 9 항에 있어서,
    상기 전송선 세트는 i에 있어서의 전송선l(i)이 또 다른 전송선l(j)과 용량성으로 결합하도록 되어 있으며,j≠i인 컴퓨터 시스템.
  13. 제 9 항에 있어서,
    수신기r(i)는x(j)와 무관한 상기 신호x(i)에 근거해서d(i)의 추정값을 제공하며,i=1,...,n,j≠i인 컴퓨터 시스템.
  14. 제 13 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 의해 어드레싱된 워드를 저장하는 테이블을 포함하되,
    드라이버t(i)는 상기 테이블에 저장된 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n인 컴퓨터 시스템.
  15. 제 13 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 응답하여 상기 드라이버 세트에 워드를 제공하는 유한 상태 머신을 포함하되,
    드라이버t(i)는 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n인 컴퓨터 시스템.
  16. 제 13 항에 있어서,
    상기 전송선 세트는, i에 있어서의 전송선l(i)이 또 다른 전송선l(j)과 용량성으로 결합하도록 되어 있으며,j≠i인 컴퓨터 시스템.
  17. 누화 등화를 제공하는 방법에 있어서,
    데이터 심볼 세트d(i)를 신호 세트x(i)로 매핑하는 단계 -x(i)는d(i)와 적어도 하나의d(j)의 함수이고,i=1,...,n,j≠i임 - 와,
    전송선 세트l(i)상에 상기 신호 세트를 전송하는 단계 -x(i)는 전송선l(i)상에서 전송되고,i=1,...,n임 - 를 포함하는 누화 등화 제공 방법.
  18. 제 17 항에 있어서,
    상기 신호x(j)와는 무관하게 상기 신호x(i)에 근거해서 상기 데이터 심볼d(i)를 추정하는 수신기 세트r(i)에 의해 상기 신호 세트를 수신하는 단계를 더포함하되,i=1,...,n,j≠i인 누화 등화 제공 방법.
  19. 데이터 심볼 세트d(i)를 통신하며, 신호x(i)(i=1,...,n)를 전송하는 드라이버 세트t(i)(i=1,...,n)에 있어서,
    상기 데이터 심볼 세트d(i)를 상기 신호x(i)(i=1,...,n)로 매핑하는 매퍼를 포함하되,
    x(i)는d(i)와 적어도 하나의d(j)의 함수이고,i=1,...,n,j≠i인 드라이버 세트.
  20. 제 19 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 의해 어드레스된 워드를 저장하는 테이블을 포함하며,
    드라이버t(i)는 상기 테이블에 저장된 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n인 드라이버 세트.
  21. 제 20 항에 있어서,
    상기 매퍼는, 상기 데이터 심볼 세트에 응답하여 상기 드라이버 세트로 워드를 제공하는 유한 상태 머신을 포함하며,
    드라이버t(i)는 워드에 응답하여 상기 신호x(i)를 전송하고,i=1,...,n,j≠i인 드라이버 세트.
KR1020047004361A 2001-09-26 2002-09-04 데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버세트 KR100633937B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/965,038 2001-09-26
US09/965,038 US6920183B2 (en) 2001-09-26 2001-09-26 Crosstalk equalization for input-output driver circuits
PCT/US2002/028521 WO2003028241A2 (en) 2001-09-26 2002-09-04 Crosstalk equalization for digital transmission lines

Publications (2)

Publication Number Publication Date
KR20040037124A true KR20040037124A (ko) 2004-05-04
KR100633937B1 KR100633937B1 (ko) 2006-10-13

Family

ID=25509355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047004361A KR100633937B1 (ko) 2001-09-26 2002-09-04 데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버세트

Country Status (9)

Country Link
US (1) US6920183B2 (ko)
EP (1) EP1419629B1 (ko)
JP (1) JP2005504477A (ko)
KR (1) KR100633937B1 (ko)
CN (1) CN100421436C (ko)
AT (1) ATE469492T1 (ko)
AU (1) AU2002335719A1 (ko)
DE (1) DE60236515D1 (ko)
WO (1) WO2003028241A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219623B2 (en) * 2004-09-30 2015-12-22 Intel Corporation Adaptive delay base loss equalization
US8009576B2 (en) * 2007-03-02 2011-08-30 Lantiq Deutschland Gmbh Transmission links
US8094546B2 (en) * 2007-06-13 2012-01-10 Lantiq Deutschland Gmbh Device and method for compensating crosstalk in transmission links
US7753396B2 (en) * 2008-01-11 2010-07-13 Ford Global Technologies, Llc Automotive vehicle tow hooks
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160929A (en) * 1991-04-04 1992-11-03 Costello John F System for parallel communication of binary data via trinary transmission lines
US5550836A (en) 1992-11-06 1996-08-27 Hewlett-Packard Company High speed data transfer over twisted pair cabling
US5412689A (en) * 1992-12-23 1995-05-02 International Business Machines Corporation Modal propagation of information through a defined transmission medium
US5396503A (en) 1993-02-19 1995-03-07 Hewlett-Packard Company Method and system for communicating data
US6215821B1 (en) 1996-08-07 2001-04-10 Lucent Technologies, Inc. Communication system using an intersource coding technique
US6005895A (en) * 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6226330B1 (en) * 1998-07-16 2001-05-01 Silicon Graphics, Inc. Eigen-mode encoding of signals in a data group
US6650638B1 (en) 2000-03-06 2003-11-18 Agilent Technologies, Inc. Decoding method and decoder for 64b/66b coded packetized serial data

Also Published As

Publication number Publication date
ATE469492T1 (de) 2010-06-15
WO2003028241A3 (en) 2004-03-04
WO2003028241A2 (en) 2003-04-03
US20030058803A1 (en) 2003-03-27
JP2005504477A (ja) 2005-02-10
DE60236515D1 (de) 2010-07-08
EP1419629A2 (en) 2004-05-19
AU2002335719A1 (en) 2003-04-07
CN100421436C (zh) 2008-09-24
KR100633937B1 (ko) 2006-10-13
EP1419629B1 (en) 2010-05-26
CN1559128A (zh) 2004-12-29
US6920183B2 (en) 2005-07-19

Similar Documents

Publication Publication Date Title
US10103907B2 (en) Selectable-tap equalizer
US7230449B2 (en) Data receiver with a programmable reference voltage to optimize timing jitter
US6614296B2 (en) Equalization of a transmission line signal using a variable offset comparator
US7835453B2 (en) Differential transmitter circuit
US7239213B2 (en) Reduced cross-talk signaling circuit and method
US7382151B1 (en) Method for reducing cross-talk induced source synchronous bus clock jitter
US20060181304A1 (en) Logic line driver system for providing an optimal driver characteristic
CN101233732A (zh) 高速驱动器均衡
KR100633937B1 (ko) 데이터 심볼 세트 통신 장치, 컴퓨터 시스템 및 드라이버세트
US7208972B2 (en) Circuit for generating a tracking reference voltage
KR100678332B1 (ko) 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버
CN211266880U (zh) 一种rs-485共线通讯电路
US6978012B2 (en) Echo cancellation using a variable offset comparator
KR102034369B1 (ko) 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
CN112073152B (zh) 一种提高chsi接收数据可靠性的fpga抗干扰处理方法
US7477704B1 (en) Digital signal detection for high speed signaling systems
US9435840B2 (en) Determining worst-case bit patterns based upon data-dependent jitter
JP3438375B2 (ja) 信号伝送装置及び信号受信モジュール
US20080140907A1 (en) Multimodal Memory Controllers
US7983348B2 (en) System and method for signal transmission
US10411876B2 (en) Embedded clock in digital communication system
US20030043822A1 (en) Method and system of bidirectional data transmission and reception
US20040120419A1 (en) I/O channel equalization based on low-frequency loss insertion
CN108574651A (zh) 半导体器件
US7436215B2 (en) Transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee