JP2005504477A - 入出力ドライバ回路のクロストーク均一化 - Google Patents
入出力ドライバ回路のクロストーク均一化 Download PDFInfo
- Publication number
- JP2005504477A JP2005504477A JP2003531634A JP2003531634A JP2005504477A JP 2005504477 A JP2005504477 A JP 2005504477A JP 2003531634 A JP2003531634 A JP 2003531634A JP 2003531634 A JP2003531634 A JP 2003531634A JP 2005504477 A JP2005504477 A JP 2005504477A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data symbols
- response
- transmission lines
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本発明は、データ依存の方法による送信信号の均一化によって、クロストークを緩和する。
【選択図】図3
【選択図】図3
Description
【技術分野】
【0001】
本発明は回路に関する。より詳細には、ドライバ回路のクロストークの均一化に関する。
【背景技術】
【0002】
伝送線間の静電および電磁結合によって、ある伝送線中に伝搬される電磁信号が他の伝送線中に伝搬される電磁信号に対して悪影響を及ぼし得る。これは通常クロストークと称される。コンピュータ・システムにおいて伝送線が使用されるのは通常の事であり、複数のチップ(ダイ)間の通信が伝送線によって行われる。例えば、コンピュータ・システムの一部が図1に示され、CPU(中央処理装置)102はフロントサイド・バス106を経由してチップセット104と通信する。チップセット104は、メモリーバス110を経由してメモリ108と通信するためのメモリーコントローラーを備え、グラフィックス・バス114を経由してグラフィックス・プロセッサ112と通信するためのポートを有する。チップセット104は、システムバス118を経由してネットワークインターフェイス・コントローラ(NIC)116のような他の周辺装置と通信するためのブリッジを備える。図1の中のバスが伝送線とみなされて良い。
【発明の開示】
【発明が解決しようとする課題】
【0003】
クロストークの問題が図2に示される。論理値「1」を示すパルスがドライバ202から伝送線204上に伝送され、ドライバ206は、信号を伝送線208上に伝送しないと言う事によって論理値「0」を示す。議論を単純化するために、各伝送線の1つの導体のみが示されるが、実際の適用に際しては、1つ以上の平面状の導体が伝送線の構造の一部を形成しても良い。受信されるパルスが図2に示される。パルス210は伝送線204上で受信されるパルスを示し、パルス212は伝送線208上で受信されるパルスを示す。t1、t2およびt3は3つの時刻を示し、t1がパルス210の立ち上がりであり、t2がパルス210の中間点であり、t3はパルス210の立ち下りである。パルス212はクロストークによって発生し、およそパルス210から派生する。
【0004】
パルス210および212が図2において示されるように整列しており、かつt2においてサンプリングが行われる場合、伝送線208上で受信されるパルス212は論理値「0」として正確に解釈される。しかしながら、タイミングジッターが存在し、それによって受信されるパルス212が時刻t2でサンプリングされない場合があり得る。または、伝送線204および208中に電気的長さの不整合が存在し、その結果、受信されるパルスは図2に示されるようには整列していない事も有り得る。従って、パルス212が論理値「1」として誤ってサンプリングされる可能性が存在する。
【0005】
伝送線は、ストリップラインまたはマイクロストリップのような様々な物理的な形状を呈して良い。ストリップラインは、2個の平面導体の間のトレースであって良い。一方で、マイクロストリップは1個の平面の導体に隣接しているトレースであって良い。クロストークの問題は、マイクロストリップよりストリップラインにおいて発生しにくい。しかしながら、ストリップラインはマイクロストリップより高価である。従って、クロストークの問題は、特に信号速度が増加するにつれて、コンピュータ・システム中の一般的な問題となり得る。
【課題を解決するための手段】
【0006】
本発明の実施形態は、データ依存の方式により送信パルスを均一化することによってクロストークの影響を緩和する。この均一化は、データシンボルと、1セットの伝送線上に伝送される信号との間のマッピングを含む。このマッピングは、様々な方法で、例えばテーブルルックアップまたは有限状態機械によって実行されて良い。
【発明を実施するための最良の形態】
【0007】
テーブルルックアップ・プロシージャを使用する実施形態が、図3に示される。n個のデータシンボルdi(i=1,2,…,n)の1セットが、n個の伝送線306上において伝送される事が望ましい。n個のデータシンボルdi(i=1,2,…,n)の1セットが、アドレスとしてテーブル302に示される。これらのデータシンボルが通常通りビットで表される場合、アドレス空間は2nである。各アドレスについては、テーブル302が、n個のドライバ304のそれぞれに対してn個のワードを供給する(1個のドライバにつき1個のワード)。これらのn個のワードは必ずしも全てが別々で無くても良い。ドライバに供給されるワードは、ドライバによって信号にマップされる1セットのパラメタを含む。図3において、これらのn個の信号はxi(i=1,2,…,n)として示される。n個のレシーバ308のそれぞれが、レシーバのそれぞれに接続される伝送線上に受信される信号に基づいて判断を下し、データシンボルの計算値を提供する。計算されたデータシンボルは数式1のように示される。
【0008】
【数1】
【0009】
テーブル302とドライバの組合せは、1セットのデータシンボルdi(i=1,2,…,n)の1セットの伝送信号へのマッピングとして解されても良い。このマッピングは、レシーバが全てのiに関して無ノイズの理想的な場合において数式2に示されるような正しい計算値を提供するように選択される。
【0010】
【数2】
【0011】
このマッピングは、伝送線間の全ての静電および電磁結合を考慮に入れた伝送線の伝送特性に依存し、また、選択されたレシーバ308の種類に依存する。
【0012】
マッピング選択の例を示すために、表記法を最初に定義する。フーリエ変換Di(f)を含む受信信号を数式2の計算値にデコードするようにレシーバが設計されると仮定する。例えば、Di(f)は、論理値「1」の場合はガウス分布であり、論理値「0」の場合はゼロであって良い。該レシーバは積分レシーバであって良く、積分された出力がある閾値を超えた場合に論理値「1」が宣言され、それ以外の場合に論理値「0」が宣言されて良い。後の便宜上、D(f)をn次の列ベクトルと定義し、その成分を数式3に示す
【0013】
【数3】
【0014】
l(i)をi番目の伝送線と定義する。伝送線l(i)上をドライバによって伝送される信号のフーリエ変換をXi(f)(i=1,2,…,n)と定義し、伝送線l(i)上のレシーバによって受信される信号のフーリエ変換をYi(f)(i=1,2,…,n)と定義する。X(f)をn次の列ベクトルと定義し、その成分を数式4に示す。
【0015】
【数4】
【0016】
Y(f)をn次の列ベクトルと定義し、列ベクトルと定義し、その成分を数式5に示す。
【0017】
【数5】
【0018】
伝送線の入出力の関係は線形かつ時間的に不変であると仮定し、その結果Y(f)=H(f)X(f)と正確にモデル化され得る。ここで、H(f)は階数nのn次行列である(full rank)。その後、1セットのデータシンボルdi(i=1,2,…,n)が、X(f)=H(f)−1D(f)で与えられるフーリエ変換ベクトルX(f)を有する伝送信号のn次の列ベクトルにマッピングされるようなマッピングにより、データ依存の適切な均一化が達成され、レシーバは、伝送されたデータシンボルの正確な計算値を得る。
【0019】
伝送線のセットが線形かつ時間的に不変の伝達関数行列H(f)を有するにせよ有さないにせよ、データシンボルの伝送信号へのマッピングは、解析または測定によって得る事が可能である。上記のモデルは、単にマッピングを提供する方法を示す1つの例に過ぎない。伝達関数行列H(f)が正確なモデルである場合、H(f)はインパルスの伝送および受信される信号の周波数スペクトルの測定によって実験的に得られ得る。例えば、伝達関数行列の成分[H(f)]i,jは、インパルスが伝送線l(j)上に伝送される際の伝送線l(i)のインパルス応答のフーリエ変換である。従って、インパルスが伝送線上に伝送される際に伝送線の各受電端にスペクトルアナライザーを設ける事によって、H(f)の第j列が得られる。
【0020】
実際上、伝送され得る信号の間隔は有限であり、その結果、伝送線のセットが線形かつ時間的に不変な伝達関数行列H(f)を有するとしても、H(f)−1D(f)への近似のみが実際には合成される。この合成は、複数の電圧レベルを有する微小な時間間隔で離間したドライバによって実現され得る。このような微小間隔で離間したマルチレベルドライバの一実施形態が、図4に示される。
【0021】
図4に示されるドライバは、複数の差動pMOSFETのペアを備え、ドライバによって伝送される特定の信号を決定するために、ゲート電圧がテーブル302によって提供されるワードから導出される。図4において、ゲート電圧は数式6および数式6の複素共役である数式7によって示される。
【0022】
【数6】
【0023】
【数7】
【0024】
ここで、添字iは差動のペアを示し、添字jは時間の指数である。例えば、pMOSFET402Aおよび402Bを備える差動ペアはそれぞれ、ゲート電圧とその複素共役を有する。図4の実施形態においてはm個の差動ペアが存在し、それぞれの差動ペアiがバイアス電流Iiを供給する電流源を備える。例えば、pMOSFET402Aおよび402Bを含む第1差動ペアは、バイアス電流I1を提供するための電流源404を備える。
【0025】
一般的な損失なしに、電流源は、Ii<Ii+1となるように選択されて良い。負荷406Aおよび406Bは伝送線の負荷を表している。すなわち、ノード408Aおよび408Bは、差動シグナリングを行う場合に伝送線に接続される。片端接地シグナリングが使用される場合、1つのノード、例えばノード408Bのみが伝送線に接続される。添字jの範囲は、特定の信号がある期間中に受け入れる離散値の数を決定し、その期間内の微小な時間間隔の数とみなされて良い。例えば、jが1からkまで存在する場合、差動シグナリングが使用される場合にノード408Bに(そして恐らくはノード408Aに)供給され得る信号は、その期間内にk個の離散値を取る。Tを伝送信号の期間と定義し、数式8に示される微少時間の期間内に差動シグナリングが実施された場合に、ゲート電圧は数式9および数式10のようになる。
【0026】
【数8】
【0027】
【数9】
【0028】
【数10】
【0029】
テーブル302によって図4の実施形態に供給されるワードは、mk次元から成る。図4のドライバによる実現可能な信号の合成のスペースは、バイアス電流の選択、差動ペアの数、微小間隔の数およびゲート電圧を特定の値に選択する事によって決定される。これらのパラメタは、所望の送信信号(例えばフーリエ変換される送信信号H(f)−1D(f))を近似するために選択されて良い。
【0030】
添付の特許請求の範囲によって画定される本発明の範囲から逸脱する事無く、開示された実施形態に様々な変更が為され得る。例えば、幾つかの実施形態において、ドライバに供給されるワードを供給するために、ルック・アップ・テーブルの代替として有限状態機械が使用されても良い。
【図面の簡単な説明】
【0031】
【図1】コンピュータ・システムのブロック図である。
【図2】伝送線中のクロストークを示す。
【図3】本発明の実施形態におけるクロストーク均一化のための実施形態である。
【図4】分割・離間されたマルチレベルドライバの実施形態である。
【0001】
本発明は回路に関する。より詳細には、ドライバ回路のクロストークの均一化に関する。
【背景技術】
【0002】
伝送線間の静電および電磁結合によって、ある伝送線中に伝搬される電磁信号が他の伝送線中に伝搬される電磁信号に対して悪影響を及ぼし得る。これは通常クロストークと称される。コンピュータ・システムにおいて伝送線が使用されるのは通常の事であり、複数のチップ(ダイ)間の通信が伝送線によって行われる。例えば、コンピュータ・システムの一部が図1に示され、CPU(中央処理装置)102はフロントサイド・バス106を経由してチップセット104と通信する。チップセット104は、メモリーバス110を経由してメモリ108と通信するためのメモリーコントローラーを備え、グラフィックス・バス114を経由してグラフィックス・プロセッサ112と通信するためのポートを有する。チップセット104は、システムバス118を経由してネットワークインターフェイス・コントローラ(NIC)116のような他の周辺装置と通信するためのブリッジを備える。図1の中のバスが伝送線とみなされて良い。
【発明の開示】
【発明が解決しようとする課題】
【0003】
クロストークの問題が図2に示される。論理値「1」を示すパルスがドライバ202から伝送線204上に伝送され、ドライバ206は、信号を伝送線208上に伝送しないと言う事によって論理値「0」を示す。議論を単純化するために、各伝送線の1つの導体のみが示されるが、実際の適用に際しては、1つ以上の平面状の導体が伝送線の構造の一部を形成しても良い。受信されるパルスが図2に示される。パルス210は伝送線204上で受信されるパルスを示し、パルス212は伝送線208上で受信されるパルスを示す。t1、t2およびt3は3つの時刻を示し、t1がパルス210の立ち上がりであり、t2がパルス210の中間点であり、t3はパルス210の立ち下りである。パルス212はクロストークによって発生し、およそパルス210から派生する。
【0004】
パルス210および212が図2において示されるように整列しており、かつt2においてサンプリングが行われる場合、伝送線208上で受信されるパルス212は論理値「0」として正確に解釈される。しかしながら、タイミングジッターが存在し、それによって受信されるパルス212が時刻t2でサンプリングされない場合があり得る。または、伝送線204および208中に電気的長さの不整合が存在し、その結果、受信されるパルスは図2に示されるようには整列していない事も有り得る。従って、パルス212が論理値「1」として誤ってサンプリングされる可能性が存在する。
【0005】
伝送線は、ストリップラインまたはマイクロストリップのような様々な物理的な形状を呈して良い。ストリップラインは、2個の平面導体の間のトレースであって良い。一方で、マイクロストリップは1個の平面の導体に隣接しているトレースであって良い。クロストークの問題は、マイクロストリップよりストリップラインにおいて発生しにくい。しかしながら、ストリップラインはマイクロストリップより高価である。従って、クロストークの問題は、特に信号速度が増加するにつれて、コンピュータ・システム中の一般的な問題となり得る。
【課題を解決するための手段】
【0006】
本発明の実施形態は、データ依存の方式により送信パルスを均一化することによってクロストークの影響を緩和する。この均一化は、データシンボルと、1セットの伝送線上に伝送される信号との間のマッピングを含む。このマッピングは、様々な方法で、例えばテーブルルックアップまたは有限状態機械によって実行されて良い。
【発明を実施するための最良の形態】
【0007】
テーブルルックアップ・プロシージャを使用する実施形態が、図3に示される。n個のデータシンボルdi(i=1,2,…,n)の1セットが、n個の伝送線306上において伝送される事が望ましい。n個のデータシンボルdi(i=1,2,…,n)の1セットが、アドレスとしてテーブル302に示される。これらのデータシンボルが通常通りビットで表される場合、アドレス空間は2nである。各アドレスについては、テーブル302が、n個のドライバ304のそれぞれに対してn個のワードを供給する(1個のドライバにつき1個のワード)。これらのn個のワードは必ずしも全てが別々で無くても良い。ドライバに供給されるワードは、ドライバによって信号にマップされる1セットのパラメタを含む。図3において、これらのn個の信号はxi(i=1,2,…,n)として示される。n個のレシーバ308のそれぞれが、レシーバのそれぞれに接続される伝送線上に受信される信号に基づいて判断を下し、データシンボルの計算値を提供する。計算されたデータシンボルは数式1のように示される。
【0008】
【数1】
【0009】
テーブル302とドライバの組合せは、1セットのデータシンボルdi(i=1,2,…,n)の1セットの伝送信号へのマッピングとして解されても良い。このマッピングは、レシーバが全てのiに関して無ノイズの理想的な場合において数式2に示されるような正しい計算値を提供するように選択される。
【0010】
【数2】
【0011】
このマッピングは、伝送線間の全ての静電および電磁結合を考慮に入れた伝送線の伝送特性に依存し、また、選択されたレシーバ308の種類に依存する。
【0012】
マッピング選択の例を示すために、表記法を最初に定義する。フーリエ変換Di(f)を含む受信信号を数式2の計算値にデコードするようにレシーバが設計されると仮定する。例えば、Di(f)は、論理値「1」の場合はガウス分布であり、論理値「0」の場合はゼロであって良い。該レシーバは積分レシーバであって良く、積分された出力がある閾値を超えた場合に論理値「1」が宣言され、それ以外の場合に論理値「0」が宣言されて良い。後の便宜上、D(f)をn次の列ベクトルと定義し、その成分を数式3に示す
【0013】
【数3】
【0014】
l(i)をi番目の伝送線と定義する。伝送線l(i)上をドライバによって伝送される信号のフーリエ変換をXi(f)(i=1,2,…,n)と定義し、伝送線l(i)上のレシーバによって受信される信号のフーリエ変換をYi(f)(i=1,2,…,n)と定義する。X(f)をn次の列ベクトルと定義し、その成分を数式4に示す。
【0015】
【数4】
【0016】
Y(f)をn次の列ベクトルと定義し、列ベクトルと定義し、その成分を数式5に示す。
【0017】
【数5】
【0018】
伝送線の入出力の関係は線形かつ時間的に不変であると仮定し、その結果Y(f)=H(f)X(f)と正確にモデル化され得る。ここで、H(f)は階数nのn次行列である(full rank)。その後、1セットのデータシンボルdi(i=1,2,…,n)が、X(f)=H(f)−1D(f)で与えられるフーリエ変換ベクトルX(f)を有する伝送信号のn次の列ベクトルにマッピングされるようなマッピングにより、データ依存の適切な均一化が達成され、レシーバは、伝送されたデータシンボルの正確な計算値を得る。
【0019】
伝送線のセットが線形かつ時間的に不変の伝達関数行列H(f)を有するにせよ有さないにせよ、データシンボルの伝送信号へのマッピングは、解析または測定によって得る事が可能である。上記のモデルは、単にマッピングを提供する方法を示す1つの例に過ぎない。伝達関数行列H(f)が正確なモデルである場合、H(f)はインパルスの伝送および受信される信号の周波数スペクトルの測定によって実験的に得られ得る。例えば、伝達関数行列の成分[H(f)]i,jは、インパルスが伝送線l(j)上に伝送される際の伝送線l(i)のインパルス応答のフーリエ変換である。従って、インパルスが伝送線上に伝送される際に伝送線の各受電端にスペクトルアナライザーを設ける事によって、H(f)の第j列が得られる。
【0020】
実際上、伝送され得る信号の間隔は有限であり、その結果、伝送線のセットが線形かつ時間的に不変な伝達関数行列H(f)を有するとしても、H(f)−1D(f)への近似のみが実際には合成される。この合成は、複数の電圧レベルを有する微小な時間間隔で離間したドライバによって実現され得る。このような微小間隔で離間したマルチレベルドライバの一実施形態が、図4に示される。
【0021】
図4に示されるドライバは、複数の差動pMOSFETのペアを備え、ドライバによって伝送される特定の信号を決定するために、ゲート電圧がテーブル302によって提供されるワードから導出される。図4において、ゲート電圧は数式6および数式6の複素共役である数式7によって示される。
【0022】
【数6】
【0023】
【数7】
【0024】
ここで、添字iは差動のペアを示し、添字jは時間の指数である。例えば、pMOSFET402Aおよび402Bを備える差動ペアはそれぞれ、ゲート電圧とその複素共役を有する。図4の実施形態においてはm個の差動ペアが存在し、それぞれの差動ペアiがバイアス電流Iiを供給する電流源を備える。例えば、pMOSFET402Aおよび402Bを含む第1差動ペアは、バイアス電流I1を提供するための電流源404を備える。
【0025】
一般的な損失なしに、電流源は、Ii<Ii+1となるように選択されて良い。負荷406Aおよび406Bは伝送線の負荷を表している。すなわち、ノード408Aおよび408Bは、差動シグナリングを行う場合に伝送線に接続される。片端接地シグナリングが使用される場合、1つのノード、例えばノード408Bのみが伝送線に接続される。添字jの範囲は、特定の信号がある期間中に受け入れる離散値の数を決定し、その期間内の微小な時間間隔の数とみなされて良い。例えば、jが1からkまで存在する場合、差動シグナリングが使用される場合にノード408Bに(そして恐らくはノード408Aに)供給され得る信号は、その期間内にk個の離散値を取る。Tを伝送信号の期間と定義し、数式8に示される微少時間の期間内に差動シグナリングが実施された場合に、ゲート電圧は数式9および数式10のようになる。
【0026】
【数8】
【0027】
【数9】
【0028】
【数10】
【0029】
テーブル302によって図4の実施形態に供給されるワードは、mk次元から成る。図4のドライバによる実現可能な信号の合成のスペースは、バイアス電流の選択、差動ペアの数、微小間隔の数およびゲート電圧を特定の値に選択する事によって決定される。これらのパラメタは、所望の送信信号(例えばフーリエ変換される送信信号H(f)−1D(f))を近似するために選択されて良い。
【0030】
添付の特許請求の範囲によって画定される本発明の範囲から逸脱する事無く、開示された実施形態に様々な変更が為され得る。例えば、幾つかの実施形態において、ドライバに供給されるワードを供給するために、ルック・アップ・テーブルの代替として有限状態機械が使用されても良い。
【図面の簡単な説明】
【0031】
【図1】コンピュータ・システムのブロック図である。
【図2】伝送線中のクロストークを示す。
【図3】本発明の実施形態におけるクロストーク均一化のための実施形態である。
【図4】分割・離間されたマルチレベルドライバの実施形態である。
Claims (21)
- i=1,…,nとした際に1セットのデータシンボルd(i)を伝達する装置であって、
i=1,…,nとした際に、信号x(i)のそれぞれを伝送する1セットの伝送線l(i)と、
i=1,…,nとした際に、伝送線l(i)のそれぞれに接続され、信号x(i)のそれぞれを受信する1セットのレシーバr(i)と、
i=1,…,nとした際に、伝送線l(i)のそれぞれに接続され、信号x(i)のそれぞれを伝送する1セットのドライバt(i)と、
i=1,…,nとした際に、1セットのデータシンボルd(i)を前記信号x(i)のそれぞれにマッピングするマッパーと
を備え、
i=1,…,nのそれぞれに対して、x(i)がd(i)および少なくとも1つのd(j)(j≠i)の関数である、
装置。 - 前記マッパーが、前記1セットのデータシンボルによってアドレス指定されるワードを格納するテーブルを備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、前記テーブルに格納されたワードに応答して前記信号x(i)を伝送する、
請求項1に記載の装置。 - 前記マッパーが、前記1セットのデータシンボルに応答して前記1セットのドライバにワードを供給する有限状態機械を備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、ワードに応答して前記信号x(i)を伝送する、
請求項1に記載の装置。 - 前記1セットの伝送線が、任意のiにおける伝送線l(i)が他の伝送線l(j)(j≠i)と静電結合によって結合されるように為される、請求項1に記載の装置。
- i=1,…,nのそれぞれに対して、前記レシーバr(i)が、信号x(j)(j≠i)から独立した前記信号x(i)に基づいてd(i)の計算値を提供する、請求項1に記載の装置。
- 前記マッパーが、前記1セットのデータシンボルによってアドレス指定されるワードを格納するテーブルを備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、前記テーブルに格納されたワードに応答して前記信号x(i)を伝送する、
請求項5に記載の装置。 - 前記マッパーが、前記1セットのデータシンボルに応答して前記1セットのドライバにワードを供給する有限状態機械を備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、ワードに応答して前記信号x(i)を伝送する、
請求項5に記載の装置。 - 前記1セットの伝送線が、任意のiにおける伝送線l(i)が他の伝送線l(j)(j≠i)と静電結合によって結合されるように為される、請求項5に記載の装置。
- コンピュータ・システムであって、
i=1,…,nとした際に、信号x(i)のそれぞれを伝送する1セットの伝送線l(i)と、
第1ダイと、
第2ダイと
を備え
前記第1ダイが、
i=1,…,nとした際に、伝送線l(i)のそれぞれに接続され、信号x(i)のそれぞれを伝送する1セットのドライバt(i)と、
i=1,…,nとした際に、1セットのデータシンボルd(i)を前記信号x(i)のそれぞれにマッピングするマッパーと
を備え、
i=1,…,nのそれぞれに対して、x(i)がd(i)および少なくとも1つのd(j)(j≠i)の関数であり、
前記第1ダイが前記1セットの伝送線によって前記第2ダイに接続され、
i=1,…,nとした際に、前記第1ダイが前記1セットのデータシンボルd(i)を前記第2ダイに伝達し、
前記第2ダイが、i=1,…,nとした際に、伝送線l(i)のそれぞれに接続され、信号x(i)のそれぞれを受信する1セットのレシーバr(i)を備える、
システム。 - 前記マッパーが、前記1セットのデータシンボルによってアドレス指定されるワードを格納するテーブルを備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、前記テーブルに格納されたワードに応答して前記信号x(i)を伝送する、
請求項9に記載のシステム。 - 前記マッパーが、前記1セットのデータシンボルに応答して前記1セットのドライバにワードを供給する有限状態機械を備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、ワードに応答して前記信号x(i)を伝送する、
請求項9に記載のシステム。 - 前記1セットの伝送線が、任意のiにおける伝送線l(i)が他の伝送線l(j)(j≠i)と静電結合によって結合されるように為される、請求項9に記載のシステム。
- i=1,…,nのそれぞれに対して、前記レシーバr(i)が、信号x(j)(j≠i)から独立した前記信号x(i)に基づいてd(i)の計算値を提供する、請求項9に記載のシステム。
- 前記マッパーが、前記1セットのデータシンボルによってアドレス指定されるワードを格納するテーブルを備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、前記テーブルに格納されたワードに応答して前記信号x(i)を伝送する、
請求項13に記載のシステム。 - 前記マッパーが、前記1セットのデータシンボルに応答して前記1セットのドライバにワードを供給する有限状態機械を備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、ワードに応答して前記信号x(i)を伝送する、
請求項13に記載のシステム。 - 前記1セットの伝送線が、任意のiにおける伝送線l(i)が他の伝送線l(j)(j≠i)と静電結合によって結合されるように為される、請求項13に記載のシステム。
- クロストークの均一化を提供する方法であって、
i=1,…,nとした際に、1セットのデータシンボルd(i)を1セットの信号x(i)にマップするステップと、
i=1,…,nとした際に、前記1セットの信号x(i)を1セットの伝送線l(i)に伝送するステップと
を備え、
i=1,…,nのそれぞれに対して、x(i)がd(i)および少なくとも1つのd(j)(j≠i)の関数であり、
i=1,…,nのそれぞれに対して、x(i)が伝送線l(i)上に伝送される、
方法。 - i=1,…,nとした際に、1セットのレシーバr(i)によって前記1セットの信号を受信するステップを更に備え、
i=1,…,nのそれぞれに対して、レシーバr(i)が、信号x(j)(j≠i)から独立した前記信号x(i)に基づいて前記データシンボルd(i)を計算する、
請求項17に記載の方法。 - i=1,…,nとした際に、1セットのデータシンボルd(i)を伝達し、信号x(i)を伝送する1セットのドライバt(i)であって、
i=1,…,nとした際に、1セットのデータシンボルd(i)を前記信号x(i)のそれぞれにマッピングするマッパーを備え、
i=1,…,nのそれぞれに対して、x(i)がd(i)および少なくとも1つのd(j)(j≠i)の関数である、
1セットのドライバ。 - 前記マッパーが、前記1セットのデータシンボルによってアドレス指定されるワードを格納するテーブルを備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、前記テーブルに格納されたワードに応答して前記信号x(i)を伝送する、
請求項19に記載の1セットのドライバ。 - 前記マッパーが、前記1セットのデータシンボルに応答して前記1セットのドライバにワードを供給する有限状態機械を備え、
i=1,…,nのそれぞれに対して、前記ドライバt(i)が、ワードに応答して前記信号x(i)を伝送する、
請求項20に記載の1セットのドライバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/965,038 US6920183B2 (en) | 2001-09-26 | 2001-09-26 | Crosstalk equalization for input-output driver circuits |
PCT/US2002/028521 WO2003028241A2 (en) | 2001-09-26 | 2002-09-04 | Crosstalk equalization for digital transmission lines |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005504477A true JP2005504477A (ja) | 2005-02-10 |
JP2005504477A5 JP2005504477A5 (ja) | 2005-12-08 |
Family
ID=25509355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003531634A Pending JP2005504477A (ja) | 2001-09-26 | 2002-09-04 | 入出力ドライバ回路のクロストーク均一化 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6920183B2 (ja) |
EP (1) | EP1419629B1 (ja) |
JP (1) | JP2005504477A (ja) |
KR (1) | KR100633937B1 (ja) |
CN (1) | CN100421436C (ja) |
AT (1) | ATE469492T1 (ja) |
AU (1) | AU2002335719A1 (ja) |
DE (1) | DE60236515D1 (ja) |
WO (1) | WO2003028241A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219623B2 (en) * | 2004-09-30 | 2015-12-22 | Intel Corporation | Adaptive delay base loss equalization |
US8009576B2 (en) * | 2007-03-02 | 2011-08-30 | Lantiq Deutschland Gmbh | Transmission links |
US8094546B2 (en) * | 2007-06-13 | 2012-01-10 | Lantiq Deutschland Gmbh | Device and method for compensating crosstalk in transmission links |
US7753396B2 (en) * | 2008-01-11 | 2010-07-13 | Ford Global Technologies, Llc | Automotive vehicle tow hooks |
US8760188B2 (en) * | 2011-06-30 | 2014-06-24 | Silicon Image, Inc. | Configurable multi-dimensional driver and receiver |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160929A (en) * | 1991-04-04 | 1992-11-03 | Costello John F | System for parallel communication of binary data via trinary transmission lines |
US5550836A (en) | 1992-11-06 | 1996-08-27 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
US5412689A (en) * | 1992-12-23 | 1995-05-02 | International Business Machines Corporation | Modal propagation of information through a defined transmission medium |
US5396503A (en) | 1993-02-19 | 1995-03-07 | Hewlett-Packard Company | Method and system for communicating data |
US6215821B1 (en) * | 1996-08-07 | 2001-04-10 | Lucent Technologies, Inc. | Communication system using an intersource coding technique |
US6005895A (en) * | 1996-12-20 | 1999-12-21 | Rambus Inc. | Apparatus and method for multilevel signaling |
US6226330B1 (en) * | 1998-07-16 | 2001-05-01 | Silicon Graphics, Inc. | Eigen-mode encoding of signals in a data group |
US6650638B1 (en) | 2000-03-06 | 2003-11-18 | Agilent Technologies, Inc. | Decoding method and decoder for 64b/66b coded packetized serial data |
-
2001
- 2001-09-26 US US09/965,038 patent/US6920183B2/en not_active Expired - Fee Related
-
2002
- 2002-09-04 EP EP02770482A patent/EP1419629B1/en not_active Expired - Lifetime
- 2002-09-04 JP JP2003531634A patent/JP2005504477A/ja active Pending
- 2002-09-04 AT AT02770482T patent/ATE469492T1/de not_active IP Right Cessation
- 2002-09-04 CN CNB02818842XA patent/CN100421436C/zh not_active Expired - Fee Related
- 2002-09-04 WO PCT/US2002/028521 patent/WO2003028241A2/en active Application Filing
- 2002-09-04 AU AU2002335719A patent/AU2002335719A1/en not_active Abandoned
- 2002-09-04 DE DE60236515T patent/DE60236515D1/de not_active Expired - Lifetime
- 2002-09-04 KR KR1020047004361A patent/KR100633937B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1419629A2 (en) | 2004-05-19 |
WO2003028241A3 (en) | 2004-03-04 |
US20030058803A1 (en) | 2003-03-27 |
AU2002335719A1 (en) | 2003-04-07 |
ATE469492T1 (de) | 2010-06-15 |
KR100633937B1 (ko) | 2006-10-13 |
EP1419629B1 (en) | 2010-05-26 |
KR20040037124A (ko) | 2004-05-04 |
DE60236515D1 (de) | 2010-07-08 |
US6920183B2 (en) | 2005-07-19 |
CN1559128A (zh) | 2004-12-29 |
CN100421436C (zh) | 2008-09-24 |
WO2003028241A2 (en) | 2003-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9264270B2 (en) | Transition time measurement of PAM4 transmitters | |
US8861578B1 (en) | Transition time measurement of PAM4 transmitters | |
US9059816B1 (en) | Control loop management and differential delay correction for vector signaling code communications links | |
US10200245B2 (en) | Adjustable data rates | |
US9197288B2 (en) | Determining the signal quality of an electrical interconnect | |
EP2974199B1 (en) | De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects | |
US20120106351A1 (en) | Determining a Logic State of a Device | |
JP2016136728A (ja) | Pam送信機におけるジッタを測定する方法、送信された信号における歪みを測定する方法、抑制のための歪み測定、pam送信機における偶数−奇数ジッタを測定する方法、クロックランダムジッタおよびクロック確定ジッタを計算する試験装置 | |
US20040041652A1 (en) | Equalizer, equalization method, and transmitter | |
EP3381138B1 (en) | On-chip test interface for voltage-mode mach-zehnder modulator driver | |
JP2005504477A (ja) | 入出力ドライバ回路のクロストーク均一化 | |
US20070274378A1 (en) | Estimation of BER performance | |
WO2013027898A1 (ko) | 저전력 고속의 송수신 장치 | |
Dally et al. | High-performance electrical signaling | |
US7477704B1 (en) | Digital signal detection for high speed signaling systems | |
Yan et al. | S-parameter based multimode signaling | |
US9435840B2 (en) | Determining worst-case bit patterns based upon data-dependent jitter | |
Milosevic et al. | Design of a 12Gb/s transceiver for high-density links with discontinuities using modal signaling | |
Bathini et al. | Signal Integrity Challenges and Solutions for USB4 and TBT3 Protocols | |
US11838209B2 (en) | Cardinality-based traffic control | |
US6584149B1 (en) | Block-mode equalization for data communications | |
CN108574651A (zh) | 半导体器件 | |
Pasupureddi | Current-Mode CMOS Interface Circuits for High-Speed Off-Chip Interconnect | |
Kramer et al. | A 10 Gb/s Low Swing Receiver for Power Optimization by Accelerated Bit Error Rate Testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |