KR20040036012A - Method of forming a copper wiring in a semiconductor device - Google Patents

Method of forming a copper wiring in a semiconductor device Download PDF

Info

Publication number
KR20040036012A
KR20040036012A KR1020020064759A KR20020064759A KR20040036012A KR 20040036012 A KR20040036012 A KR 20040036012A KR 1020020064759 A KR1020020064759 A KR 1020020064759A KR 20020064759 A KR20020064759 A KR 20020064759A KR 20040036012 A KR20040036012 A KR 20040036012A
Authority
KR
South Korea
Prior art keywords
layer
copper
forming
diffusion barrier
metal
Prior art date
Application number
KR1020020064759A
Other languages
Korean (ko)
Inventor
김경호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020064759A priority Critical patent/KR20040036012A/en
Publication of KR20040036012A publication Critical patent/KR20040036012A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for forming a copper line of a semiconductor device is provided to be capable of preventing the resistance increase of the copper line. CONSTITUTION: The first insulating layer(202) is formed on a semiconductor substrate(201). The first damascene pattern is formed at the first insulating layer. The first diffusion barrier(203), a metal layer, a copper seed layer, the first copper layer(206) are sequentially formed on the entire surface of the resultant structure. The first oxidation barrier(207) is formed on the first copper layer by sequentially carrying out the first polishing and annealing process. The second insulating layer(208) is formed on the entire surface of the resultant structure. The second damascene pattern is formed at the second insulating layer. The second diffusion barrier(209) is formed on the resultant structure. The first copper layer is exposed by selectively removing the first oxidation barrier and the second diffusion barrier. The second copper layer is formed on the resultant structure. The second oxidation barrier(211) is formed on the second copper layer by sequentially performing the second polishing and annealing process.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}Method of forming a copper wiring in a semiconductor device

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 산화 방지막을 형성하기 위한 금속층에 의해 구리 배선의 내부에 잔류하는 금속 잔류물을 최소화할 수 있어 구리 배선의 저항 증가를 방지할 수 있을 뿐만 아니라 공정 수를 줄일 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.The present invention relates to a method for forming a copper wiring of a semiconductor device, and in particular, the metal residue remaining inside the copper wiring by the metal layer for forming the anti-oxidation film can be minimized to prevent an increase in the resistance of the copper wiring. Rather, the present invention relates to a method for forming a copper wiring of a semiconductor device capable of reducing the number of processes.

일반적인 반도체 소자의 구리 배선 형성 방법을 도 1(a) 내지 도 1(c)를 이용하여 설명하면 다음과 같다.A method of forming a copper wiring of a general semiconductor device will be described below with reference to FIGS. 1A to 1C.

도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(101) 상부에 제 1 절연막(102)을 형성한다. 제 1 절연막(102)의 소정 영역을 패터닝하여 반도체 기판(101)의 소정 영역을 노출시키는 제 1 다마신 패턴을 형성한다. 제 1 다마신 패턴을 포함한 전체 구조 상부에 제 1 확산 방지막(103), 제 1 금속층(104) 및 제 1 구리 시드층(105)을 형성한다. 여기서, 제 1 금속층(104)은 산화 방지막을 형성하기 위한 것으로, 알루미늄, 마그네슘, 크롬 또는 구리 합금으로 형성한다. 그리고, 제 1 다마신 패턴이 매립되도록 전체 구조 상부에 제 1 구리층(106)을 형성한다.Referring to FIG. 1A, a first insulating layer 102 is formed on a semiconductor substrate 101 on which a predetermined structure is formed. A predetermined region of the first insulating layer 102 is patterned to form a first damascene pattern that exposes the predetermined region of the semiconductor substrate 101. The first diffusion barrier film 103, the first metal layer 104, and the first copper seed layer 105 are formed on the entire structure including the first damascene pattern. Here, the first metal layer 104 is for forming an antioxidant film and is formed of aluminum, magnesium, chromium, or a copper alloy. Then, the first copper layer 106 is formed on the entire structure so that the first damascene pattern is embedded.

도 1(b)를 참조하면, 제 1 구리층(106), 제 1 금속층(104) 및 제 1 확산 방지막(103)을 연마하여 제 1 절연막(102)를 노출시킨다. 그리고, 열처리 공정을 실시하여 제 1 금속층(104)을 외부 확산시켜 제 1 구리층(106) 상부에 제 1 산화 방지막(107)을 형성한다. 이에 의해 하부 구리 배선이 형성된다. 그런데, 제 1 구리층(106) 내에 제 1 금속층(104)에 의한 제 1 금속 잔류물(10)이 잔류하게 된다.Referring to FIG. 1B, the first copper layer 106, the first metal layer 104, and the first diffusion barrier layer 103 are polished to expose the first insulating layer 102. The first metal layer 104 is externally diffused by performing a heat treatment process to form a first antioxidant layer 107 on the first copper layer 106. As a result, a lower copper wiring is formed. However, the first metal residue 10 by the first metal layer 104 remains in the first copper layer 106.

도 1(c)를 참조하면, 전체 구조 상부에 제 2 절연막(108)을 형성한 후 제 2 절연막(108)의 소정 영역을 패터닝하여 하부 구리 배선을 노출시키는 제 2 다마신 패턴을 형성한다. 제 2 다마신 패턴을 포함한 전체 구조 상부에 제 2 확산 방지막(109), 제 2 금속층(110) 및 제 2 구리 시드층(111)을 순차적으로 형성한다. 여기서, 제 2 금속층(110)은 산화 방지막을 형성하기 위한 것으로, 알루미늄, 마그네슘, 크롬 또는 구리 합금으로 형성한다. 그리고, 제 2 다마신 패턴이 매립되도록 전체 구조 상부에 제 2 구리층(112)을 형성한다.Referring to FIG. 1C, after forming the second insulating layer 108 on the entire structure, a predetermined region of the second insulating layer 108 is patterned to form a second damascene pattern exposing the lower copper wiring. The second diffusion barrier layer 109, the second metal layer 110, and the second copper seed layer 111 are sequentially formed on the entire structure including the second damascene pattern. Here, the second metal layer 110 is for forming an anti-oxidation film, and is formed of aluminum, magnesium, chromium, or a copper alloy. Then, the second copper layer 112 is formed on the entire structure so that the second damascene pattern is embedded.

도 1(d)를 참조하면, 제 2 구리층(112), 제 2 금속층(111) 및 제 2 확산 방지막(109)을 연마하여 제 2 절연막(108)를 노출시킨다. 그리고, 열처리 공정을 실시하여 제 2 금속층(111)을 외부 확산시켜 제 2 구리층(112) 상부에 제 2 산화 방지막(113)을 형성한다. 이에 의해 상부 구리 배선이 형성된다. 그런데, 제 2 구리층(112) 내에 제 2 금속층(111)에 의한 제 2 금속 잔류물(20)이 잔류하게 된다.Referring to FIG. 1D, the second copper layer 112, the second metal layer 111, and the second diffusion barrier 109 are polished to expose the second insulating layer 108. The second metal layer 111 is externally diffused by performing a heat treatment process to form a second antioxidant layer 113 on the second copper layer 112. As a result, an upper copper wiring is formed. However, the second metal residue 20 due to the second metal layer 111 remains in the second copper layer 112.

상기와 같은 종래의 구리 배선 형성 방법에서는 하부 구리 배선 및 상부 구리 배선 내에 제 1 및 제 2 금속층에 의한 제 1 및 제 2 금속 잔류물이 잔류하게 되고, 이 제 1 및 제 2 금속 잔류물에 의해 구리 배선의 저항이 증가되어 배선의 신뢰성을 저하시키게 된다.In the conventional copper wiring forming method as described above, the first and second metal residues of the first and second metal layers remain in the lower copper wiring and the upper copper wiring, and the first and second metal residues The resistance of the copper wiring is increased, which lowers the reliability of the wiring.

본 발명의 목적은 구리 배선 내에 금속 잔류물이 잔류하지 않도록 함으로써 구리 배선의 저항 증가를 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a copper wiring of a semiconductor device which can prevent an increase in resistance of the copper wiring by preventing metal residues from remaining in the copper wiring.

본 발명의 다른 목적은 하부 구리 배선을 형성하기 위한 금속층을 이용하여 하부 구리 배선의 제 1 산화 방지막 뿐만 아니라 상부 구리 배선의 제 2 산화 방지막을 형성할 수 있어 금속층의 사용을 최소화할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.Another object of the present invention is to use the metal layer for forming the lower copper wiring to form not only the first antioxidant film of the lower copper wiring, but also the second antioxidant film of the upper copper wiring, thereby minimizing the use of the metal layer. It is to provide a method of forming a copper wiring.

본 발명의 또다른 목적은 하부 구리 배선을 노출시킨 상태에서 상부 구리 배선을 형성함으로써 상부 구리 시드층을 형성하지 않기 때문에 공정수를 줄일 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.Another object of the present invention relates to a method for forming a copper wiring of a semiconductor device which can reduce the number of steps because the upper copper seed layer is not formed by forming the upper copper wiring while the lower copper wiring is exposed.

도 1(a) 내지 도 1(d)는 종래의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (d) are cross-sectional views of devices sequentially shown in order to explain a conventional method for forming a copper wiring.

도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.2 (a) to 2 (d) are cross-sectional views of devices sequentially shown in order to explain a method for forming a copper wiring of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

201 : 반도체 기판202 : 제 1 절연막201: semiconductor substrate 202: first insulating film

203 : 제 1 확산 방지막204 : 금속층203: first diffusion barrier film 204: metal layer

205 : 구리 시드층206 : 제 1 구리층205: copper seed layer 206: first copper layer

207 : 제 1 산화 방지막208 : 제 2 절연막207: first antioxidant film 208: second insulating film

209 : 제 2 확산 방지막210 : 제 2 구리층209: second diffusion barrier film 210: second copper layer

211 : 제 2 산화 방지막200 : 금속 잔류물211: second antioxidant film 200: metal residue

본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막을 형성한 후 다마신 공정을 실시하여 제 1 다마신 패턴을 형성하는 단계와, 상기 제 1 다마신 패턴을 포함한 전체 구조 상부에 제 1 확산 방지막, 금속층 및 구리 시드층을 순차적으로 형성한 후 상기 제 1 다마신 패턴이 매립되도록 전체 구조 상부에 제 1 구리층을 형성하는 단계와, 상기 제 1 구리층, 금속층 및 제 1 확산 방지막을 연마한 후 1차 열처리 공정을 실시하여 상기 금속층을 외부 확산시켜 제 1 구리층 상부에 제 1 산화 방지막을 형성하며, 상기제 1 구리층 내에 금속 잔류물이 잔류하는 단계와, 전체 구조 상부에 제 2 절연막을 형성한 후 다마신 공정을 실시하여 제 2 다마신 패턴을 형성한 후 상기 제 2 다마신 패턴을 포함한 전체 구조 상부에 제 2 확산 방지막을 형성하는 단계와, 상기 제 1 구리층 상부에 형성된 상기 제 1 산화 방지막 및 상기 제 2 확산 방지막을 제거하여 상기 제 1 구리층을 노출시키는 단계와, 상기 제 2 다마신 패턴이 매립되도록 전체 구조 상부에 제 2 구리층을 형성한 후 상기 제 2 구리층 및 상기 제 2 확산 방지막을 연마하는 단계와, 2차 열처리 공정을 실시하여 제 1 구리층 내에 잔류하는 금속 잔류물를 외부 확산시켜 제 2 구리층 상부에 제 2 산화 방지막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.The method for forming a copper wiring of a semiconductor device according to the present invention includes forming a first damascene pattern by forming a first insulating film on a semiconductor substrate having a predetermined structure and then performing a damascene process, and the first damascene Sequentially forming a first diffusion barrier layer, a metal layer, and a copper seed layer on the entire structure including the pattern, and then forming a first copper layer on the entire structure such that the first damascene pattern is embedded; and the first copper After polishing the layer, the metal layer, and the first diffusion barrier layer, a first heat treatment process is performed to externally diffuse the metal layer to form a first antioxidant layer on the first copper layer, and metal residues remain in the first copper layer. And forming a second damascene pattern by forming a second insulating film on the entire structure, and then forming a second damascene pattern, and then including the entire structure including the second damascene pattern. Forming a second diffusion barrier layer in the portion, removing the first antioxidant layer and the second diffusion barrier layer formed on the first copper layer to expose the first copper layer, and the second damascene Forming a second copper layer on the entire structure to fill the pattern, and then polishing the second copper layer and the second diffusion barrier layer, and performing a second heat treatment process to remove metal residues remaining in the first copper layer. And externally diffusing to form a second antioxidant layer on the second copper layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the present disclosure and to those skilled in the art. It is provided to fully inform the scope of the invention. In addition, in the drawings, like reference numerals refer to like elements.

도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.2 (a) to 2 (d) are cross-sectional views of devices sequentially shown in order to explain a method for forming a copper wiring of a semiconductor device according to the present invention.

도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(201) 상부에 제 1 절연막(202)을 형성한다. 제 1 절연막(202)의 소정 영역을 패터닝하여 반도체기판(201)의 소정 영역을 노출시키는 제 1 다마신 패턴을 형성한다. 제 1 다마신 패턴을 포함한 전체 구조 상부에 제 1 확산 방지막(203), 금속층(204) 및 구리 시드층(205)을 형성한다. 여기서, 제 1 확산 방지막(203)은 Ta계 물질, W계 물질 또는 Ti계 물질로 형성하는데, Ta계 물질로는 Ta, TaN, TaSiN 또는 Ta/TaN을 사용하고, W계 물질로는 W, WN 또는 WSiN를 사용하며, Ti계 물질로는 Ti, TiN, TiSiN 또는 Ti/TiN을 사용한다. 또한, 금속층(204)은 산화 방지막을 형성하기 위한 것으로, 알루미늄(Al), 마그네슘(Mg), 크롬(Cr), 아연(Zn), 주석(Sn) 및 이들의 합금, 그리고 구리 및 알루미늄의 합금중 어느 하나로 형성한다. 그리고, 제 1 다마신 패턴이 매립되도록 전체 구조 상부에 제 1 구리층(206)을 형성한다.Referring to FIG. 2A, the first insulating layer 202 is formed on the semiconductor substrate 201 having a predetermined structure. A predetermined region of the first insulating layer 202 is patterned to form a first damascene pattern that exposes a predetermined region of the semiconductor substrate 201. The first diffusion barrier layer 203, the metal layer 204, and the copper seed layer 205 are formed on the entire structure including the first damascene pattern. Here, the first diffusion barrier layer 203 is formed of a Ta-based material, a W-based material or a Ti-based material. Ta, TaN, TaSiN or Ta / TaN are used as the Ta-based material, and W, WN or WSiN is used, and Ti-based material uses Ti, TiN, TiSiN, or Ti / TiN. In addition, the metal layer 204 is for forming an anti-oxidation film, and includes aluminum (Al), magnesium (Mg), chromium (Cr), zinc (Zn), tin (Sn) and alloys thereof, and an alloy of copper and aluminum. Form with any one of. Then, the first copper layer 206 is formed on the entire structure so that the first damascene pattern is embedded.

도 2(b)를 참조하면, 제 1 구리층(206), 금속층(204) 및 제 1 확산 방지막(203)을 연마하여 제 1 절연막(202)를 노출시킨다. 그리고, 열처리 공정을 실시하여 금속층(204)을 외부 확산시켜 제 1 구리층(206) 상부에 제 1 산화 방지막(207)을 형성한다. 이에 의해 하부 구리 배선이 형성된다. 그런데, 제 1 구리층(206) 내에 금속층(204)에 의한 금속 잔류물(200)이 잔류하게 된다.Referring to FIG. 2B, the first copper layer 206, the metal layer 204, and the first diffusion barrier layer 203 are polished to expose the first insulating layer 202. Then, the heat treatment process is performed to externally diffuse the metal layer 204 to form the first antioxidant film 207 on the first copper layer 206. As a result, a lower copper wiring is formed. However, the metal residue 200 due to the metal layer 204 remains in the first copper layer 206.

도 2(c)를 참조하면, 전체 구조 상부에 제 2 절연막(208)을 형성한 후 다마신 공정을 실시하여 하부 구리 배선을 노출시키는 제 2 다마신 패턴을 형성한다. 이때, 제 2 다마신 패턴은 듀얼 다마신 공정으로 형성하여 트렌치 및 비아홀로 이루어진다. 제 2 다마신 패턴을 포함한 전체 구조 상부에 제 2 확산 방지막(209)을 형성한다. 여기서, 제 2 확산 방지막(209)은 Ta계 물질, W계 물질 또는 Ti계 물질로 형성하는데, Ta계 물질로는 Ta, TaN, TaSiN 또는 Ta/TaN을 사용하고, W계 물질로는 W, WN 또는 WSiN를 사용하며, Ti계 물질로는 Ti, TiN, TiSiN 또는 Ti/TiN을 사용한다. 그리고, 기저부의 제 2 확산 방지막(209) 및 제 1 산화 방지막(207)을 건식 식각 방법으로 제거하여 하부 구리 배선을 노출시킨다. 이후 제 2 다마신 패턴이 매립되도록 전체 구조 상부에 제 2 구리층(210)을 형성한다. 이때, 하부의 구리층(207)이 노출되었기 때문에 구리 시드층 형성 공정을 실시하지 않아도 된다.Referring to FIG. 2C, after forming the second insulating layer 208 on the entire structure, a damascene process is performed to form a second damascene pattern exposing the lower copper wiring. In this case, the second damascene pattern is formed by a dual damascene process to form a trench and a via hole. A second diffusion barrier 209 is formed over the entire structure including the second damascene pattern. Here, the second diffusion barrier layer 209 is formed of a Ta-based material, a W-based material, or a Ti-based material. Ta, TaN, TaSiN or Ta / TaN are used as the Ta-based material, and W, WN or WSiN is used, and Ti-based material uses Ti, TiN, TiSiN, or Ti / TiN. Then, the second diffusion barrier 209 and the first antioxidant layer 207 of the base portion are removed by a dry etching method to expose the lower copper wiring. Thereafter, a second copper layer 210 is formed on the entire structure so that the second damascene pattern is embedded. At this time, since the lower copper layer 207 is exposed, the copper seed layer forming step may not be performed.

도 2(d)를 참조하면, 제 2 구리층(210) 및 제 2 확산 방지막(209)을 연마하여 제 2 절연막(208)를 노출시킨다. 그리고, 열처리 공정을 실시하여 제 1 구리층(206) 내에 잔류하는 금속 잔류물(C)를 외부 확산시켜 제 2 구리층(210) 상부에 제 2 산화 방지막(211)을 형성한다. 이에 의해 상부 구리 배선이 형성된다.Referring to FIG. 2D, the second copper layer 210 and the second diffusion barrier 209 are polished to expose the second insulating layer 208. The heat treatment process is performed to externally diffuse the metal residue C remaining in the first copper layer 206 to form a second antioxidant layer 211 on the second copper layer 210. As a result, an upper copper wiring is formed.

상술한 바와 같이 본 발명에 의하면 하부 구리 배선을 형성하기 위한 금속층을 이용하여 하부 구리 배선의 제 1 산화 방지막 뿐만 아니라 상부 구리 배선의 제 2 산화 방지막을 형성할 수 있어 금속층의 사용을 최소화할 수 있다. 이에 따라 상부 및 하부 구리 배선 내의 금속 잔류물을 최소화할 수 있어 구리 배선의 저항 증가를 방지할 수 있다. 또한, 제 1 산화 방지막 및 제 1 확산 방지막을 제거하여 하부 구리 배선을 노출시킨 상태에서 상부 구리 배선을 형성하기 위한 제 2 구리층을 형성하기 때문에 제 2 구리 시드층을 형성하지 않아도 되기 때문에 공정수를 줄일 수 있다.As described above, according to the present invention, not only the first anti-oxidation film of the lower copper wires but also the second anti-oxidation film of the upper copper wires can be formed using the metal layer for forming the lower copper wires, thereby minimizing the use of the metal layer. . Accordingly, metal residues in the upper and lower copper wirings can be minimized, thereby preventing an increase in resistance of the copper wirings. In addition, since the second copper layer for forming the upper copper wiring is formed while the first copper oxide film and the first diffusion barrier are removed to expose the lower copper wiring, the second copper seed layer does not need to be formed. Can be reduced.

Claims (6)

소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막을 형성한 후 다마신 공정을 실시하여 제 1 다마신 패턴을 형성하는 단계;Forming a first damascene pattern by performing a damascene process after forming a first insulating film on the semiconductor substrate having a predetermined structure; 상기 제 1 다마신 패턴을 포함한 전체 구조 상부에 제 1 확산 방지막, 금속층 및 구리 시드층을 순차적으로 형성한 후 상기 제 1 다마신 패턴이 매립되도록 전체 구조 상부에 제 1 구리층을 형성하는 단계;Sequentially forming a first diffusion barrier layer, a metal layer, and a copper seed layer on the entire structure including the first damascene pattern, and then forming a first copper layer on the entire structure such that the first damascene pattern is embedded; 상기 제 1 구리층, 금속층 및 제 1 확산 방지막을 연마한 후 1차 열처리 공정을 실시하여 상기 금속층을 외부 확산시켜 제 1 구리층 상부에 제 1 산화 방지막을 형성하며, 상기 제 1 구리층 내에 금속 잔류물이 잔류하는 단계;After polishing the first copper layer, the metal layer, and the first diffusion barrier layer, a first heat treatment process may be performed to externally diffuse the metal layer to form a first antioxidant layer on the first copper layer, and to form a metal in the first copper layer. Residue remains; 전체 구조 상부에 제 2 절연막을 형성한 후 다마신 공정을 실시하여 제 2 다마신 패턴을 형성한 후 상기 제 2 다마신 패턴을 포함한 전체 구조 상부에 제 2 확산 방지막을 형성하는 단계;Forming a second damascene pattern by forming a second insulating film on the entire structure and then performing a damascene process, and then forming a second diffusion barrier layer on the entire structure including the second damascene pattern; 상기 제 1 구리층 상부에 형성된 상기 제 1 산화 방지막 및 상기 제 2 확산 방지막을 제거하여 상기 제 1 구리층을 노출시키는 단계;Exposing the first copper layer by removing the first antioxidant layer and the second diffusion barrier layer formed on the first copper layer; 상기 제 2 다마신 패턴이 매립되도록 전체 구조 상부에 제 2 구리층을 형성한 후 상기 제 2 구리층 및 상기 제 2 확산 방지막을 연마하는 단계; 및Forming a second copper layer on the entire structure to fill the second damascene pattern, and then polishing the second copper layer and the second diffusion barrier layer; And 2차 열처리 공정을 실시하여 제 1 구리층 내에 잔류하는 금속 잔류물를 외부 확산시켜 제 2 구리층 상부에 제 2 산화 방지막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.And performing a second heat treatment process to externally diffuse the metal residue remaining in the first copper layer to form a second anti-oxidation film on the second copper layer. 제 1 항에 있어서, 상기 제 1 및 제 2 확산 방지막은 Ta계 물질, W계 물질 또는 Ti계 물질로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.The method of claim 1, wherein the first and second diffusion barrier layers are formed of a Ta-based material, a W-based material, or a Ti-based material. 제 2 항에 있어서, 상기 Ta계 물질은 Ta, TaN, TaSiN 또는 Ta/TaN을 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.The method of claim 2, wherein the Ta-based material uses Ta, TaN, TaSiN, or Ta / TaN. 제 2 항에 있어서, 상기 W계 물질은 W, WN 또는 WSiN를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.The method of claim 2, wherein the W-based material uses W, WN, or WSiN. 제 2 항에 있어서, 상기 Ti계 물질은 Ti, TiN, TiSiN 또는 Ti/TiN을 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.The method of claim 2, wherein the Ti-based material uses Ti, TiN, TiSiN, or Ti / TiN. 제 1 항에 있어서, 상기 금속층은 알루미늄, 마그네슘, 크롬, 아연, 주석 및 이들의 합금, 그리고 구리 및 알루미늄의 합금중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.The method of claim 1, wherein the metal layer is formed of any one of aluminum, magnesium, chromium, zinc, tin and alloys thereof, and an alloy of copper and aluminum.
KR1020020064759A 2002-10-23 2002-10-23 Method of forming a copper wiring in a semiconductor device KR20040036012A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020064759A KR20040036012A (en) 2002-10-23 2002-10-23 Method of forming a copper wiring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020064759A KR20040036012A (en) 2002-10-23 2002-10-23 Method of forming a copper wiring in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20040036012A true KR20040036012A (en) 2004-04-30

Family

ID=37334626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020064759A KR20040036012A (en) 2002-10-23 2002-10-23 Method of forming a copper wiring in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20040036012A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312291A (en) * 1996-05-21 1997-12-02 Toshiba Corp Semiconductor device and manufacture thereof
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process
KR20020090441A (en) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 Method for Forming Copper Line of Semiconductor Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312291A (en) * 1996-05-21 1997-12-02 Toshiba Corp Semiconductor device and manufacture thereof
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process
KR20020090441A (en) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 Method for Forming Copper Line of Semiconductor Device

Similar Documents

Publication Publication Date Title
US4994410A (en) Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4926237A (en) Device metallization, device and method
KR102178622B1 (en) Methods for producing interconnects in semiconductor devices
KR100387255B1 (en) Method of forming a metal wiring in a semiconductor device
US7220663B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
JP2007180407A (en) Semiconductor device and manufacturing method therefor
JP2001085438A (en) Method for forming copper interconnection during manufacture of ic device
JP2000260769A (en) Manufacture of semiconductor device
JP2004349609A (en) Semiconductor device and its manufacturing method
TW200400590A (en) Method for forming copper metal line in semiconductor device
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
JP2006147923A (en) Semiconductor device and its manufacturing method
JP3322305B2 (en) Method for manufacturing semiconductor device
KR20040036012A (en) Method of forming a copper wiring in a semiconductor device
KR100701673B1 (en) METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE
KR20040000705A (en) Method of forming a copper wiring in a semiconductor device
CN112635398A (en) Process method for filling copper in groove
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
JP3594888B2 (en) Semiconductor device and manufacturing method thereof
JP2005197711A (en) Method for manufacturing semiconductor device
JPH11283981A (en) Semiconductor device and manufacture thereof
JPH0669205A (en) Semiconductor device and manufacture thereof
KR100833451B1 (en) Method of forming a copper wiring in a semiconductor device
TW521390B (en) Method to produce interconnect with inhibited copper electromigration (EM)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application