KR20040033421A - 콤팩트 ｐｃｉ의 핫 스왑 처리 장치 - Google Patents

Abstract

본 발명에 따른 콤팩트 PCI의 핫 스왑 처리장치에 있어서, 핫 스왑 연결 절차 중 나타날 수 있는 입/출력 보드의 잘못된 이뉴머레이션 처리로 인한 시스템 불안을 해결할 수 있도록 한 것으로, 본 발명에 따른 콤팩트 PCI의 핫 스왑 처리장치는 CPU 및 메모리를 갖고 콤팩트 PCI 버스로 인터페이스하는 PCI 브리지로 상호 연결되어 이중화된 호스트 슬롯 및 입/출력 슬롯과; 상기 입/출력 슬롯 내부에서 보드 실장시 보드 실장 신호 및 헬씨 신호를 호스트 슬롯으로 각각 출력하는 핫 스왑 제어부와; 입/출력 슬롯의 핫 스왑 제어부와 연결되어 핫 스왑 제어부로부터 보드 실장 신호와 헬씨 신호를 직접 전달받아 입/출력 보드의 상태를 진단한 후 해당 보드의 보드 선택신호를 각 입/출력 슬롯에게 직접 전달하는 호스트 슬롯의 프로그램 로직 디바이스를 포함하는 것을 특징으로 한다.

Description

콤팩트 ＰＣＩ의 핫 스왑 처리 장치{Process apparatus hot swap of compact PCI}

본 발명은 개방형 콤팩트 PCI 시스템에 있어서, 특히 핫 스왑 연결 절차 중 나타날 수 있는 입/출력 보드의 잘못된 이뉴머레이션(Enumeration; ENUM) 신호 처리로 인한 문제점을 보완하여 시스템을 안정화시켜 줄 수 있도록 한 컴팩트 PCI 시스템의 핫 스왑 처리 장치에 관한 것이다.

일반적으로 콤팩트 PCI(Peripheral Component Interconnect)는 PCIMG(PCI Industrial Computer Manufacturers Group)에서 결정한 산업용 컴퓨터 및 텔레커뮤니케이션용 버스 방식 표준을 말하는 것으로, 8개의 슬롯(1 개의 호스트 슬롯(host Slot), 7 개의 입/출력 슬롯(I/O Slot))을 사용할 수 있으며 보드를 손쉽게 교환할 수 있도록 되어 고 가용성(High Availability) 시스템에 적합하다.

전술한 바와 같은, 콤팩트 PCI 버스 방식을 기반으로 한 시스템은 기본적으로 각 보드에 대한 핫 스왑(Hot Swap) 기능을 지원하는 데, 지원하는 핫 스왑으로는 베이직 핫 스왑(Basic Hot Swap), 풀 핫 스왑(Full Hot Swap), 고 가용성(High Availability) 등이 있다.

전술한, 베이직 핫 스왑는, 단계적롱(long), 미디엄(medium), 쇼트(short)전원 핀(Staged Power Pin)과 같은 표준 콤팩트 PCI 사양의 물리적인 연결만을 포함하는 것으로, 운용 시스템은 정확한 소프트웨어적인 초기화를 포함하고, 하드웨어적인 연결 과정은 하드웨어에 의해 자동적으로 다루어진다.

풀 핫 스왑는, 베이직 핫 스왑에 비하여 삽입(Insertion)과 추출(Extraction)을 표시하기 위한 이젝터 스위치(ejector switch)와 핫 스왑 LED를 포함하고 있으며, 플랫폼(platform)은 베이직 핫 스왑과 같고 보드는 소프트웨어적인 연결 과정을 자동으로 진행하게 된다.

종래 개방형 콤팩트 PCI 시스템에 대하여 설명하면 다음과 같다.

도 1은 이뉴머레이션 신호 연결도이며, 도 2는 종래 핫 스왑 기능 지원시 전기적 연결 상태도이며, 도 3은 핫 스왑 기능 지원시 연결 처리 과정을 나타낸 도면이고, 도 4는 핫 스왑 기능 지원시 연결 프로세스를 나타낸 도면이다.

도 1을 참조하면, 호스트 슬롯(110)은 다수개의 입/출력 보드의 실장시 각각의 입/출력 슬롯(121~127)으로부터 전달되는 이뉴머레이션 신호(/ENUM)를 인터럽트 신호(INT)로 인식하여, 입/출력 보드의 착/탈 여부를 알 수가 있게 된다.

이러한 이뉴머레이션 신호(/ENUM)는 시스템 구성 변화를 호스트 슬롯(110)에게 알려 주기 위한 신호로써, 보드의 실장시 장치 구동기의 설치와 같은 필요한 유지를 수행하며, 보드의 탈장에 앞서 장치 구동기를 정지시키는 역할도 한다. 그리고, 이뉴머레이션 신호(/ENUM)는 도 7에 도시하는 바와 같이, 인터럽트를 통해 구동되거나 정기적인 간격을 가지고 시스템 소프트웨어 의해 폴링(Polling) 형식으로 감지되는 데, 호스트 슬롯은 이뉴머레이션 신호(/ENUM)를 인터럽트 신호 라인을 통해서 받고, 입출력 슬롯(121~127)은 버스 형식으로 연결된 신호 라인에 이뉴머레이션 신호(/ENUM)를 내주어 호스트 슬롯(110)으로 보낸다.

도 2를 참조하면, 호스트 슬롯(110) 및 입/출력 슬롯(121~127)은 이중화되어 있으며, 내부에 각각 CPU(111)(131), 메모리(MEM)(112)(132), PCI 브리지(113)(133)를 포함하며, PCI 브리지(113,133) 상호간에 콤팩트 PCI 버스로 직렬 연결된 구성이다. 즉, 입/출력 슬롯(121~127)의 PCI 브리지(133) 상호간은 하나의 PCI 버스로 함께 연결되며, 제 1입/출력 슬롯(121)의 PCI 브리지(133)만이 호스트 슬롯(110)의 PCI 브리지(113)로 연결된 구조이다.

그러면, 각각의 입/출력 슬롯(121~127)에서는 보드의 탈/실장시 이뉴머레이션 신호(/ENUM)를 호스트 슬롯(110)에 전달하며, 호스트 슬롯(110)은 이뉴머레이션 신호를 인터럽트 신호(INT)로 인식하여, 각각의 입/출력 슬롯(121)에 보드가 삽입되었는지 또는 막 뽑혔는지를 시스템 보드에게 알려주는 신호로 시스템의 구성에 대한 변화를 시스템 보드에게 알려준다.

도 3은 콤팩트 PCI 시스템의 보드 측면을 도시한 도면으로서, 콤팩트 PCI에 연결되는 리어 패널의 입/출력 커넥터(146)는 백 플레인(145)의 신호들과 접속되고, 슬롯에는 리어 입/출력 컨넥터(143), H.110 버스 커넥터(144), PCI 버스 커넥터(142)를 구비하게 되므로, 입/출력 슬롯은 이젝터 스위치를 이용하여 실장/탈장하게 되며, 실장/탈장에 따라 사용자에게 알려주기 위해 해당 LED가 온/오프된다.

도 4는 핫 스왑을 지원하는 경우의 연결 프로세스를 나타낸 도면으로서, 연결 프로세스는 크게 물리적 연결 프로세스(Physical connection process), 하드웨어 연결 프로세스(hardware connection process), 소프트웨어 연결 프로세스(software connection process)로 나누어지는데, 이에 대한 내용은 다음과 같다.

물리적 연결 프로세서는 보드가 활성 시스템에 실장되는 것(Hot Insertion)과 보드가 활성 시스템에서 탈장되는 것(Hot Extraction)의 두 가지 중 하나에 대한 절차이다.

하드웨어 연결 프로세스는 시스템으로의 하드웨어 레이어(layer)에서의 전기적인 연결 절차이며, 소프트웨어 연결 프로세서는 시스템으로의 소프트웨어 레이어에서의 연결 및 비연결 절차이다. 입/출력 슬롯이 실장되면 준비 및 연결 과정으로 진행하며, 준비 에러시 장애 상태로 진행한다.

그리고, 소프트웨어 연결 프로세스는 PCI 구성(Configuration) 과정을 거친 후 준비 상태로 진입한다.

즉, 물리적인 연결 프로세스에서 보드가 탈장된 상태에서 완전하게 장착시키고, 하드웨어 연결 프로세스에서 전원을 적용시킨 후 PCI 액세스를 수행한다. 이후 소프트웨어 연결 프로세스에서 PCI 구성을 갖고 준비 상태로 진행하게 된다.

또한, 도 5는 핫 스왑 기능 지원시 연결 프로세스를 나타낸 도면으로서, 물리적 연결 프로세스의 상태 P0는 보드가 시스템으로부터 물리적으로 분리된 상태이며, 상태 P1/HO는 보드가 완전히 실장되었지만, 아직 파워 업(Power Up)이 안된 상태로 PCI 버스가 아직 동작하지 못한다. 하드웨어 연결 프로세서의 상태 H1은 보드가 파워 업된 상태로 PCI 버스로의 연결이 초기화된 상태이다. 상태 H1F는 보드가 파워 업을 수행하였으나 PCI 버스가 에러를 인식하였거나 어떠한 이유에 의해서 스스로 초기화를 포기한 상태로서, 이때의 보드는 PCI 버스로의 연결이 충분히 이루어지지 못했다. 상태 H2/S0는 보드의 컨피그레이션 스페이스가 아직 초기화되지 못한 상태이다.

소프트웨어 프로세서의 상태 S1은 보드가 시스템 보드에 의하여 수행되어진 컨피그레이션 사이클에 의해 레지스터가 초기화된 상태이다. S2는 필수적으로 필요한 소프트웨어(드라이버 등)가 로드(load)되고, 운영 체제나 어플리케이션에 의해 사용되어질 준비가 되어진 상태이며, 이때에는 보드가 로드된 응용 프로그램이 동작하고 있는 상태는 아니다.

그리고, S2Q 상태는 S2의 상태와 같지만 새로운 오페레이션들이 시작되는 것이 금지된 상태이며, S3 상태는 보드에서 응용 소프트웨어 프로그램이 실제로 동작하는 상태이고, S3Q 상태는 응용 소프트웨어 프로그램이 현재의 오프레이션은 완성했지만, 새로운 프로그램의 수행이 중지된 상태이다.

이중 물리적 연결 처리 절차를 좀더 자세하게 설명하면 도 6과 같다.

물리적 실장 프로세스는 보드가 P0 상태에 있으며, 운용자가 시스템에 보드를 장착하기 위해 보드를 집는다. 보드가 ESD 카드 가이드로 들어가며, 보드 프런트 패널은 10M 오옴의 저항을 통해서 프레임 그라운드로 방전되며, 보드 로직 그라운드가 10M 오옴의 저항을 통해서 프레임 그라운드로 방전된다. 프런트 패널은 프레임 그라운드와 낮은 임피던스로 연결되어져 있다.

이후, 운영자가 호스트 슬롯에 보드를 삽입하면, 보드는 그라운드, +5V,+3.3V, 그리고 I/O 전압 핀 등이 롱 핀에 접속되기 시작한다. 그러면 보드는 핀들이 처음 접속될 때 불안정한 상태에 놓이게 되므로, 충분한 핀들이 안정적인 초기 파워가 동작할 수 있도록 접속되어 진다.

이와 같이 보드 실장시 핫 스왑 핀들 중 가장 긴 핀인 롱 핀이 연결되면, 보드가 백플레인에서 중간 길이의 핀인 미디엄 핀(ENUM#, PCI_RST#, HEALTHY#) 등에 접속되어 지고 가장 짧은 핀인 쇼트 핀(IDSEL, BD_SEL#) 등에 접속되어 진다.

이와 같이, 도 1 및 도 2에 도시된 콤팩트 PCI 구조에서는 핫 스왑 연결 절차에서 입/출력 보드의 실장시 시스템 보드에게 보내는 이뉴머레이션 신호는 입/출력 보드 실장시 PCI 브리지에서 시스템 보드로 보내게 되는데, 모든 입/출력 보드들이 함께 묶여진 버스 신호를 통해서 전송된다.

이후, 호스트 슬롯(110)은 상기 이뉴머레이션 신호를 인터럽트로 인식하여 시스템 보드 내의 코어(core)에게 인터럽트 형식으로 알려주게 되거나 또는 PCI 브리지의 레지스터에 세팅된 것을 코어가 폴링하여 인식하게 된다.

이때 호스트 슬롯(110)은 프로브(probe)에 의하여 실장된 보드를 인식하고 컨피그레이션 사이클을 수행하여 해당 실장된 보드의 레지스터를 초기화하면 호스트 슬롯(110)에서 입/출력 슬롯으로의 PCI의 메시지 송수신이 가능하게 된다.

종래에는 PICMG의 핫 스왑 규격에 나와있는 핫 스왑 연결 절차의 문제점 중 가장 큰 것은 입/출력 보드의 실장시 시스템 보드에게 보내는 이뉴멀레이션 신호이다. 즉, 이뉴멀레이션 신호는 입/출력 보드 실장시 PCI 브리지에서 시스템 보드로 보내는 모든 입/출력 보드들이 함께 묶여진 버스 신호로써, 시스템 보드는 이 신호를 인터럽트로 인식하여 시스템 보드 내의 코어에게 인터럽트 형식으로 알려주게 되거나 또는 PCI 브리지의 레지스터에 세팅된 것을 코어가 폴링하여 인식하게 된다. 하지만, 이 방법의 문제는 보드의 실장 정보를 이뉴멀레이션 신호를 통해서 인터럽트 형식으로 수행하기 때문에 인터럽트 처리가 조금이라도 잘못 수행되게 되면 시스템 보드가 다운되는 현상이 발생하여, 그 이후로의 메시지 송수신이 불가능하게 된다.

그리고, 호스트 슬롯이 활성화 상태에서 비활성화 상태로 절체되면 각각의 입출력 슬롯에서 보내는 이뉴머레이션 신호(/ENUM)를 받아들이지 못하게 되는 문제점이 있다.

본 발명은 상기한 문제를 해결하기 위해 안출된 것으로서, 핫 스왑 연결 절차 중 나타날 수 있는 입/출력 보드의 잘못된 이뉴머레이션 신호 처리로 인한 문제를 해결할 수 있도록, 입/출력 보드 실장에 따른 입/출력 슬롯과 호스트 슬롯이 일대일로 신호를 주고받을 수 있도록 한 콤팩트 PCI의 핫 스왑 처리 장치를 제공함에 그 목적이 있다.

다른 특징은 입/출력 슬롯에 핫 스왑 제어부를 이용하여 헬씨 신호를 호스트 슬롯으로 전달하고, 호스트 슬롯의 프로그램 로직 디바이스가 상기 헬씨 신호를 전달받아 보드 선택 신호를 해당 입/출력 슬롯으로 직접 전달해 줄 수 있도록 한 콤팩트 PCI를 이용한 핫 스왑 처리 장치를 제공함에 그 목적이 있다.

도 1은 종래 호스트 슬롯과 입/출력 슬롯의 이뉴머레이션 신호 연결도.

도 2는 종래 호스트 슬롯과 입/출력 슬롯의 콤팩트 PCI 연결 구성도.

도 3은 종래 입/출력 보드의 측면도.

도 4는 종래 콤팩트 PCI의 핫 스왑 처리 장치에 있어, 연결 처리 과정을 나타낸 도면.

도 5는 종래 핫 스왑 상태 및 처리 과정을 나타낸 도면.

도 6은 종래 물리적 연결 처리 과정을 설명하기 위한 도.

도 7은 핫 스왑 기능 지원시 나타내는 각 종 신호 상태를 나타낸 도면.

도 8은 본 발명 실시 예에 따른 콤팩트 PCI의 핫 스왑 처리 장치를 나타낸 도면.

도 9는 본 발명 호스트 슬롯과 입/출력 슬롯의 헬씨 신호 연결 구성도.

도 10은 본 발명 호스트 슬롯과 입/출력 슬롯의 보드 선택 신호 연결 구성도.

도 11은 보드 삽입에 따른 각 진행 상태를 나타낸 흐름도.

<도면의 주요부분에 대한 부호의 설명>

210...호스트 슬롯221~227...입/출력 슬롯

211,231...CPU212,232...메모리

213,233...PCI 브리지234...핫 스왑 제어부

상기한 목적 달성을 위한 본 발명에 따른 콤팩트 PCI의 핫 스왑 처리 장치는,

CPU 및 메모리와, 콤팩트 PCI 버스로 상호 연결되도록 PCI 브리지를 갖고 이중화된 호스트 슬롯 및 탈/실장되는 다수개의 입/출력 슬롯과;

입/출력 보드의 실장시 호스트 슬롯에 헬씨 신호를 전달하는 입/출력 슬롯의 핫 스왑 제어부와,

상기 핫 스왑 제어부로부터 전달되는 헬씨 신호에 의해 해당 입/출력 슬롯으로 보드 선택신호를 직접 전달해 주는 프로그램 로직 디바이스를 포함하는 것을 특징으로 한다.

바람직하게, 상기 호스트 슬롯은 입/출력 슬롯으로부터의 이뉴머레이션 신호로 인가되는 인터럽트를 디스에이블하여 CPU가 인식하지 못하도록 한다.

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 8을 참조하면, CPU(211)(231) 및 메모리(212)(232)와, 콤팩트 PCI 버스로 상호 연결되도록 PCI 브리지(213,233)를 갖고 이중화된 호스트 슬롯(210)과 다수개의 입/출력 슬롯(221~227)과, 입/출력 보드의 실장시 호스트 슬롯(210)에 헬씨 신호를 전달하는 핫 스왑 제어부(234)와, 상기 핫 스왑 제어부(234)로부터 전달되는 헬씨 신호(HEALTH#)에 의해 해당 입/출력 슬롯(221~227)의 핫 스왑 제어부(234)로 보드 선택신호(BD_SEL#)를 전달해 주는 프로그램 로직 디바이스(214)를 포함하는것을 특징으로 한다.

상기와 같은 본 발명 실시 예에 따른 콤팩트 PCI의 핫 스왑 처리 장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 8을 참조하면, 호스트 슬롯(210)은 CPU(211), 메모리(212), PCI 브리지(213), 프로그램 로직 디바이스(214)로 구성되며, 입/출력 슬롯(221~227)은 CPU(231), 메모리(232), PCI 브리지(233), 핫 스왑 제어부(Hot swap controller)(234)로 구성되어, 호스트 슬롯(210)과 입/출력 슬롯(221~227)은 이중화로 동작하게 된다.

입/출력 슬롯에 보드가 실장되면 입/출력 슬롯의 핫 스왑 제어부는 헬씨 신호를 호스트 슬롯(210)의 프로그램 로직 디바이스(EPLD: Erasable and Programmable Logic Device)(214)로 전달하여, 보드 실장을 알리고, 호스트 슬롯(210)의 프로그램 로직 디바이스(214)는 핫 스왑 제어부(234)로 보드 선택신호(BD_SEL)를 전달한다.

즉, 도 9와 같이 각 입/출력 슬롯의 포트로부터 호스트 슬롯의 해당 포트로 보드 실장을 알리는 헬씨 신호가 전달되고, 도 10과 같이 호스트 슬롯(210)은 해당 포트로 입/출력 슬롯 각각에 보드 선택신호(BD_SEL#)를 직접 전달해 준다.

먼저, 운용자가 호스트 슬롯(210)에 보드를 삽입하여 가장 길이가 긴 롱 핀이 먼저 연결되어 입/출력 슬롯(221~227)의 CPU(231), 메모리(232), PCI 브리지(233), 핫 스왑 제어부(234)에 그라운드(GND) 신호가 인가되면, 헬씨 신호(HEALTH#)는 파워스팬(Power span)으로 리셋(reset)이 인가되도록니게이트(negate) 상태가 된다.

핫 스왑 제어부(234)는 니게이트(negate) 상태의 헬씨 신호를 호스트 슬롯(210)의 프로그램 로직 디바이스(214)로 인가하고, 프로그램 로직 디바이스(214)는 니게이트 상태의 헬씨신호가 입력되면 보드 실장을 인식하고 자원을 리셋시킨다.

상기 프로그램 로직 디바이스(214)는 직접 입/출력 슬롯(221~227)과 연결된 보드 선택신호(BD_SEL#)를 직접 해당 핫 스왑 제어부(234)에 전달함으로써, 콤팩트 PCI 버스를 통해서 PCI 브리지 상호간에 메시지 송수신이 가능하게 된다.

이를 위해서, 프로그램 로직 디바이스(214)에 헬씨 신호가 입력되면, PCI 브리지(213)는 LED 핀을 인에이블(enable)시키고, 상태 다이오드를 점등시키고, PCI 브리지의 출력 핀은 디스에이블(disable)되고, 입력핀은 입력 금지시킨다.

이와 동시에 연결된 롱 핀(long pin)을 통해 입력되는 전압 3.3V는 준비전압(Precharge Voltage; 1.0V)으로 변환되어 콤팩트 PCI 신호들을 준비시킨다.

이후, 중간 핀인 미디엄 핀이 연결되면, PCI 브리지(213)의 콤팩트 PCI에 연결되는 신호들은 백플랜(backplane)의 신호들과 접속되고, PCI 브리지(213)는 백플랜 쪽의 PCI 및 개방형 구조를 채택하기 위한 PCI 인터페이스를 가지고 있으며 파워 업 옵션 동안 PCI 브리지 중 하나가 프라이머리로써 정해진다.

이때, 클럭(33㎒)이 PCI 브리지(213)의 백플랜 쪽의 콤팩트 PCI에 연결되는 신호들에 공급되어 지고, 이 클럭은 다시 콤팩트 PCI 백플랜을 통하여 각입출력(I/O) 슬롯(221~227)에 공급되어 진다.

이후, 짧은 핀인 쇼트 핀까지 연결이 완료되어 보드 선택 신호(/BD_SEL#)가 어서트되면, 백 엔드 파워 램프가 켜지고, 백 엔드 파워 온 리셋이 어서트된다.

PCI 브리지(213)의 파워 온 리셋 신호가 어서트되고, CPU(211)의 파워 온 리셋이 어서트되며, CPU가 하드웨어 리셋(HRESET; Hardware reset)을 어서트한다. MODCK는 리셋 구성 데이터에 포함되어 있다.

백 엔드 파워가 규격 내에 존재하면 헬씨 신호(HEALTH#)가 어서트되어 백 엔드 파워의 공급이 안정적으로 완료된 상태가 된다. LED 핀은 디스에이블 상태가 되고, PCI 브리지(233)의 출력 핀들이 인에이블되고, 프로세서 리셋(CPU의 /HRESET)과 PCI 2의 리셋(PMC 모듈로의 리셋)이 어서트된다.

백 엔드 전원이 니게이트 상태로 리셋되면 PCI 브리지(233)의 PLL 들이 리셋에서 해제되고, PCI 브리지(213)의 PLL은 프로세서 버스 클럭, PCI-1, PCI-2 클럭을 동기하기 시작한다. PCI 브리지(213)는 PCI 브리지의 리셋 구성파일을 체크하고 전원 업 옵션을 로드한다. 이때의 파워 스팬의 PCI 브리지(PB)의 리셋 구성 핀은 "하이"여야 한다.

그러면, CPU(231)의 하드웨어 리셋상태는 만료(Timeout)가 되고, PCI 브리지의 PCI 브리지, PCI-1, PCI-2의 PLL 락킹이 완료된다. 그리고 모든 PCI 브리지의 자원들은 리셋에 의해 영향을 안 받게 되며, PB_RST, P2_RST이 니게이트된다.

그리고, 파워 스팬은 이젝터 스위치가 닫힐 때까지 대기하고, 이젝터 스위치가 닫히면 PCI 브리지(233)의 이젝터 스위치 핀이 하이 상태가 되고 HS_CSR(INS)비트가 1로 세팅된다. INS 비트가 1로 세팅되면 PCI 브리지는 자동적으로 이뉴머레이션 신호를 호스트보드로 어서트한다. 호스트 보드는 이뉴머레이션을 인터럽트로 받는다.

표 1은 PCI 비트에 따른 기능과 PCI 브리지(PB)의 비트들을 나타낸 도면이다.

PCI Bits	Function	PB Bits
31-24	PCI Reserved	0-7
23-16	INS	EXT	0	0	L00	0	EIM	0	8-15
15-08	NXT_PTR	16-23
07-00	CAP_ID	24-31

그리고, 시스템 보드는 이뉴머레이션 신호(/ENUM)로 인가되는 인터럽트를 디스에이블하여 CPU(211)가 인식하지 못하도록 한다. 보드 선택신호(BD_SEL#)를 입/출력 슬롯(221~227) 모두에게 연결하여 입/출력 슬롯(211~227)의 실장시 보드 실장 신호를 호스트 슬롯(210)에게 인가하여 호스트 슬롯(210)은 그 신호와 각 입/출력 슬롯(221~227)의 헬씨 신호를 이용하여 입/출력 슬롯(221~227)의 상태를 진단한 후, 보드 선택 신호를 각 입/출력 슬롯에게 인가하고 컨피그레이션 사이클을 수행한다.

도 11을 참조하면, 시스템 보드가 실장(Inserted)되면(P0), 파워가 공급되고(S0), 이후 컨피그레이션 사이클을 수행하게 된다(S1). 그러면 준비 상태를 거친 후 호스트 슬롯이 활성화 상태로 진행하게 된다(S2,S3).

상술한 바와 같이 본 발명에 따른 콤팩트 PCI의 핫 스왑 처리 장치는 핫 스왑 연결 절차 중에 호스트 슬롯에 보드가 실장되면 입/출력 슬롯의 핫 스왑 제어부로부터 일대일로 헬씨 신호를 전달받아 보드 실장 여부를 확인하고, 보드의 실장을 인식하면 입/출력 슬롯으로 보드 선택신호를 전달해 줌으로써, 보드의 탈/실장에 따른 호스트 슬롯을 보다 안정적으로 동작시켜 줄 수 있는 효과가 있다.

Claims (2)

1. CPU 및 메모리를 갖고 콤팩트 PCI 버스로 인터페이스하는 PCI 브리지로 상호 연결되어 이중화된 호스트 슬롯 및 입/출력 슬롯과,

   상기 입/출력 슬롯 내부에서 보드 실장시 보드 실장 신호 및 헬씨 신호를 상기 호스트 슬롯으로 직접 출력하는 핫 스왑 제어부와;

   입/출력 슬롯의 핫 스왑 제어부와 연결되어 핫 스왑 제어부로부터 보드 실장 신호와 헬씨 신호를 직접 전달받아 입/출력 보드의 상태를 진단한 후 해당 보드의 보드 선택신호를 각 입/출력 슬롯에게 직접 전달하는 호스트 슬롯의 프로그램 로직 디바이스를 포함하는 것을 특징으로 하는 콤팩트 PCI의 핫 스왑 처리 장치.
2. 제 1항에 있어서,

   상기 호스트 슬롯은 입/출력 슬롯으로부터의 이뉴머레이션 신호로 인가되는 인터럽트를 디스에이블하여 CPU가 인식하지 못하도록 하는 것을 특징으로 하는 콤팩트 PCI의 핫 스왑 처리 장치.