KR20040021761A - SiC MOSFET devices having metal gate electrode and manufacturing method thereof - Google Patents
SiC MOSFET devices having metal gate electrode and manufacturing method thereof Download PDFInfo
- Publication number
- KR20040021761A KR20040021761A KR1020020053093A KR20020053093A KR20040021761A KR 20040021761 A KR20040021761 A KR 20040021761A KR 1020020053093 A KR1020020053093 A KR 1020020053093A KR 20020053093 A KR20020053093 A KR 20020053093A KR 20040021761 A KR20040021761 A KR 20040021761A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon carbide
- forming
- source region
- mosfet
- gate electrode
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000407 epitaxy Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000007858 starting material Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 탄화규소 MOSFET(metal-oxide semiconductor field effect transistor) 소자와 그 제조방법에 관한 것으로서, 더 상세하게는 다결정 실리콘 대신 특정 금속을 게이트 전극과 소스 전극으로 공통적으로 사용함으로써 제조공정을 줄일 수 있는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon carbide MOSFET (metal oxide oxide field effect transistor) device and a method for manufacturing the same. More specifically, the manufacturing process can be reduced by using a specific metal as a gate electrode and a source electrode instead of polycrystalline silicon. A silicon carbide MOSFET device having a metal gate electrode, and a method of manufacturing the same.
일반적으로, 탄화규소 재료에서는 확산계수가 매우 낮아 불순물의 확산이 거의 일어나지 않아 도펀트(dopant)의 확산을 이용한 공정이 거의 불가능하다. 따라서, 탄화규소로 MOSFET 반도체를 제조할 경우, 실리콘 공정에서 널리 이용되는 확산 공정으로 p형 혹은 n형 도핑 영역을 만드는 것은 거의 불가능하며, 그 결과 탄화규소 내의 불순물 분포는 탄화규소 단결정 혹은 에피탁시 층이 생성될 당시의 본래적 농도와 분포가 그대로 유지된다고 할 수 있다.In general, in silicon carbide materials, the diffusion coefficient is very low, so that diffusion of impurities rarely occurs, and thus a process using diffusion of dopants is almost impossible. Therefore, when manufacturing a MOSFET semiconductor from silicon carbide, it is almost impossible to form a p-type or n-type doped region by a diffusion process widely used in a silicon process, and as a result, impurity distribution in silicon carbide is single crystal or epitaxy. It can be said that the original concentration and distribution at the time of layer formation are maintained.
실리콘 MOSFET 제작공정에서는 이른바 self-align 공정을 널리 사용하고 있다. 이는 다결정 실리콘 막을 도펀트 웰(dopant well)을 만들기 위한 이온주입 마스크로서 뿐만이 아니라 게이트 전극으로서의 사용을 기대할 수 있다. 그러나, 확산 공정이 불가능한 탄화규소를 출발물질로 하여 MOSFET 반도체를 제작하기 위해서는 이온주입법(ion implantation)을 통하여 p형 혹은 n형 도핑 영역을 형성할 수 있다. 탄화규소에 이온주입된 도펀트의 농도분포는 그 후의 열처리 공정을 거치고도 변하지 않으므로 게이트 전극을 self-align 마스크로서 이용하기가 어렵다. 따라서, 탄화규소 MOSFET 제조에 있어서의 다결정 실리콘은 self-align 마스크로서의 기능이 배제되고 본래의 기능인 게이트 전극으로서의 역할만을 수행하게 된다.In the silicon MOSFET manufacturing process, a so-called self-align process is widely used. This can be expected to use the polycrystalline silicon film as a gate electrode as well as an ion implantation mask for making a dopant well. However, in order to fabricate a MOSFET semiconductor using silicon carbide, which cannot be diffused, as a starting material, a p-type or n-type doped region may be formed through ion implantation. It is difficult to use the gate electrode as a self-align mask because the concentration distribution of the dopant implanted with silicon carbide does not change even after the subsequent heat treatment. Thus, polycrystalline silicon in the production of silicon carbide MOSFETs excludes its function as a self-align mask and only serves as its original function as a gate electrode.
한편, 수직 구조의 MOSFET는 그 표면에 소스와 게이트가 있고, 그 반대면인 배면에는 드레인이 존재하는 구조로 되어 있다. 따라서, 수직 구조 MOSFET의 표면에는 두 가지의 전극이 구성되는데, 하나는 소스 접촉용 전극이고, 다른 하나는 게이트 전극이다. 수직 구조의 탄화규소 MOSFET를 제조할 경우 통상 게이트 전극과 소스 접촉용 전극을 구별해서 사용하고 있다. 게이트 전극으로는 두께 약 4,000Å의 다결정 실리콘을, 오믹 접촉용으로는 두께 약 3,000Å의 여러 가지 금속을 사용하고 있다. 특히, 게이트 전극으로 사용되는 다결정 실리콘막은 약 600℃ 에서 형성한 후 전기전도성을 높이기 위하여 도펀트(예를 들어, POCl3)를 주입하여 900∼ 1020℃에서 열처리한다.On the other hand, a MOSFET having a vertical structure has a source and a gate on its surface, and a drain on its rear surface. Accordingly, two electrodes are formed on the surface of the vertical structure MOSFET, one electrode for source contact and the other electrode for gate. In manufacturing a vertical silicon carbide MOSFET, a gate electrode and a source contact electrode are distinguished from each other. Polycrystalline silicon having a thickness of about 4,000 GPa is used as the gate electrode, and various metals having a thickness of about 3,000 GPa are used for ohmic contact. In particular, the polycrystalline silicon film used as the gate electrode is formed at about 600 ° C., and then heat-treated at 900 to 1020 ° C. by injecting a dopant (eg, POCl 3 ) to increase electrical conductivity.
탄화규소에서의 오믹접촉을 위하여 니켈(Ni)을 비롯한 여러 가지 금속이 사용되고 있다. 예를 들어 1019/㎤ N형 탄화규소에 Ni막을 형성하여 오믹 접촉 특성을 얻기 위해서는 950℃ 이상의 온도에서 약 1분간 열처리해야 한다. 탄화규소 MOSFET을 실현하기 위해서는 다결정 실리콘막을 형성하여 열처리한 후, 오믹 접촉용 금속막을 형성하여 별도의 열처리를 행하는 분리된 공정을 사용하여야 한다.Nickel (Ni) and other metals are used for ohmic contact in silicon carbide. For example, in order to form a Ni film on 10 19 / cm 3 N-type silicon carbide to obtain ohmic contact characteristics, heat treatment is performed at a temperature of 950 ° C. or higher for about 1 minute. In order to realize the silicon carbide MOSFET, a separate process is performed in which a polycrystalline silicon film is formed and heat treated, followed by a separate heat treatment by forming a metal film for ohmic contact.
도 1a 내지 도 1j는 종래의 탄화규소 MOSFET 소자 제조방법에 따라 탄화규소 MOSFET 소자를 제조하는 과정을 순차적으로 보여주는 도면이다.1A to 1J are diagrams sequentially illustrating a process of manufacturing a silicon carbide MOSFET device according to a conventional method of manufacturing a silicon carbide MOSFET device.
도 1a를 참조하면, MOSFET를 제작하기 위하여 출발물질로 탄화규소 단결정 기판(101) 위에 1개의 에피탁시층(102)이 형성된 기판이 사용된다. 이때, N-MOS를 제작할 경우 N형 탄화규소 단결정 기판과 N형 에피탁시가 사용된다.Referring to FIG. 1A, a substrate in which one epitaxy layer 102 is formed on a silicon carbide single crystal substrate 101 is used as a starting material to fabricate a MOSFET. At this time, when manufacturing the N-MOS N-type silicon carbide single crystal substrate and N-type epitaxy are used.
상기 에피탁시층(102)에 이온주입 공정으로 P형 웰(well)(103)을 형성하게 되는데, 이온주입이 불필요한 부분은 이온주입 차단용 마스크(104)를 형성하여 이온이 에피탁시층(102)에 주입되지 않도록 한다. 이온 주입이 끝난 후, 이온주입 차단용 마스크(104)를 화학적, 물리적 방법으로 제거하여 이후의 공정에 지장을 초래하지 않도록 한다.The P-type well 103 is formed in the epitaxy layer 102 by an ion implantation process, and an ion implantation blocking mask 104 is formed in a portion where ion implantation is unnecessary, so that ions are epitaxially layered. Do not inject into (102). After the ion implantation is completed, the ion implantation blocking mask 104 is removed in a chemical and physical manner so as not to cause a problem in subsequent processes.
이렇게 하여 P형 웰(well)(103)의 형성이 완료되면, 도 1b에서와 같이, P형 웰(103) 내부에 MOSFET의 N형 소스 영역(105)을 형성하기 위해 이온을 주입한다. 이때에도 이온 주입이 불필요한 부분에는 이온주입 차단용 마스크(104)를 형성한다.In this way, when the formation of the P-type well 103 is completed, as shown in FIG. 1B, ions are implanted into the P-type well 103 to form the N-type source region 105 of the MOSFET. At this time, an ion implantation blocking mask 104 is formed in the portion where ion implantation is unnecessary.
소스 영역(105)의 형성이 완료되면, 도 1c에서와 같이, 그 소스 영역(105)에 오믹 접촉을 용이하게 하기 위한 고농도 도핑 영역(106)을 만들기 위해 이온을 주입한다. 그리고, 이온주입이 끝나면 탄화규소에 주입된 이온을 활성화하기 위하여 고온(1300∼1700℃)에서의 열처리 공정이 추가된다.Once formation of the source region 105 is completed, ions are implanted into the source region 105 to make a heavily doped region 106 to facilitate ohmic contact with the source region 105. After the ion implantation is completed, a heat treatment process at a high temperature (1300 to 1700 ° C.) is added to activate ions implanted in silicon carbide.
고농도 도핑 영역(106) 형성 및 고온 열처리 공정이 완료되면, 도 1d에서와 같이, MOSFET에 게이트 산화막을 형성하기 위하여 먼저 탄화규소 표면 전체에 걸쳐열산화막(107')을 형성한다. 그런 후, 도 1e와 같이, 그 열산화막(107') 중에서 MOSFET의 채널부위를 제외한 나머지 부분을 제거함으로써 게이트 산화막(107)을 형성한다.After the formation of the high concentration doped region 106 and the high temperature heat treatment process, as shown in FIG. 1D, a thermal oxide film 107 ′ is first formed over the silicon carbide surface to form a gate oxide film on the MOSFET. Then, as shown in Fig. 1E, the gate oxide film 107 is formed by removing the remaining portion of the thermal oxide film 107 'except for the channel portion of the MOSFET.
이렇게 하여 게이트 산화막(107)의 형성이 완료되면, 도 1f에서와 같이, 게이트 산화막(107) 위에 게이트 전극으로서의 다결정 실리콘막(108)을 형성한다. 그런 다음, 도 1g와 같이 그 다결정 실리콘막(108) 및 구조체의 표면 전체에 걸쳐 패시베이션(passivation) 산화막(109)을 형성한다. 그런 후, 도 1h에서와 같이, 소스 영역(105)(106)의 오믹 접촉을 위하여 금속막(110)을 형성한다. 그리고, 도 1i와 같이, 수직구조 MOSFET의 드레인(drain) 영역인 웨이퍼 뒷면(도면에서는 탄화규소 단결정 기판(101)의 하부면)에 오믹 접촉을 위한 금속막(111)을 형성한다. 그런 후, 마지막으로 도 1j에서와 같이, 게이트 전극인 다결정 실리콘막(108)에 전극 패드(112)를 연결함으로써 종래의 탄화규소 MOSFET 소자의 제조가 완료된다.In this way, when the formation of the gate oxide film 107 is completed, as shown in FIG. 1F, a polycrystalline silicon film 108 as a gate electrode is formed on the gate oxide film 107. Then, as shown in FIG. 1G, a passivation oxide film 109 is formed over the entire surface of the polycrystalline silicon film 108 and the structure. Thereafter, as shown in FIG. 1H, the metal film 110 is formed for ohmic contact of the source regions 105 and 106. As shown in FIG. 1I, the metal film 111 for ohmic contact is formed on the back surface of the wafer (the lower surface of the silicon carbide single crystal substrate 101 in the drawing) which is a drain region of the vertical MOSFET. Then, finally, as shown in FIG. 1J, the manufacturing of the conventional silicon carbide MOSFET device is completed by connecting the electrode pad 112 to the polycrystalline silicon film 108 which is the gate electrode.
그런데, 이상과 같은 종래 탄화규소 MOSFET의 제조방법은 게이트 전극과 오믹 접촉 전극을 별도로 분리하여 형성함으로써 최소한 2개의 사진 공정과 식각 공정이 필요할 뿐만 아니라 그에 상응하는 포토마스크를 제작해야 하는 번거로움이 있다. 또한, 다결정 실리콘을 이용함으로써 전기전도성을 높이기 위한 도핑 공정이 필요하는 등 공정이 복잡한 단점이 있다.However, the conventional method of manufacturing a silicon carbide MOSFET as described above separates the gate electrode and the ohmic contact electrode, so that at least two photolithography processes and etching processes are required, and a corresponding photomask has to be produced. . In addition, the use of polycrystalline silicon has a disadvantage in that the process is complicated, such as the need for a doping process for increasing electrical conductivity.
본 발명은 이상과 같은 종래 탄화규소 MOSFET 제조방법에 있어서의 문제점을 개선하기 위하여 창출된 것으로서, 탄화규소 MOSFET에서 게이트 전극과 소스영역 오믹접촉용 전극을 동시에 형성함으로써 전체적인 제조공정을 줄일 수 있는 금속게이트 전극을 갖는 탄화규소 MOSFET 소자 및 그 제조방법을 제공함에 그 목적이 있다.The present invention has been made to improve the above problems in the conventional silicon carbide MOSFET manufacturing method, the metal gate which can reduce the overall manufacturing process by simultaneously forming the gate electrode and the source region ohmic contact electrode in the silicon carbide MOSFET It is an object of the present invention to provide a silicon carbide MOSFET device having an electrode and a method of manufacturing the same.
도 1a 내지 도 1j는 종래 탄화규소 MOSFET 소자 제조방법에 따라 탄화규소 MOSFET 소자를 제조하는 과정을 순차적으로 보여주는 도면.1A to 1J are views sequentially illustrating a process of manufacturing a silicon carbide MOSFET device according to a conventional silicon carbide MOSFET device manufacturing method.
도 2a 내지 도 2h는 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자 제조방법에 따라 탄화규소 MOSFET 소자를 제조하는 과정을 순차적으로 보여주는 도면.2A to 2H are views sequentially showing a process of manufacturing a silicon carbide MOSFET device according to the method of manufacturing a silicon carbide MOSFET device having a metal gate electrode according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
101,201...탄화규소 단결정 기판 102,202...에피탁시층101,201 Silicon carbide single crystal substrate 102,202 Epitaxy layer
103,203...P형 웰(well) 104,204...이온주입 차단용 마스크103,203 ... P type well 104,204 ... Ion injection mask
105,205...N형 소스 영역 106,206...고농도 도핑영역105,205 ... N-type source region 106,206 ... concentrated doping region
107',207'...열산화막 107,207...게이트 산화막107 ', 207' ... thermal oxide 107,207 ... gate oxide
108...다결정 실리콘막 109...패시베이션(passivation) 산화막108 ... Polycrystalline silicon film 109 ... passivation oxide film
110,111...금속막 112...전극 패드110,111 ... metal 112 ... electrode pad
208,209...금속막 208g...게이트 전극208,209 Metal film 208 g Gate electrode
208s...(소스영역의) 오믹 전극208s ... ohmic electrode (in source region)
상기의 목적을 달성하기 위하여 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자는,In order to achieve the above object, a silicon carbide MOSFET device having a metal gate electrode according to the present invention,
탄화규소 MOSFET 소자를 제조하기 위한 출발물질로서 모재를 이루는 탄화규소 단결정 기판;A silicon carbide single crystal substrate having a base material as a starting material for manufacturing a silicon carbide MOSFET device;
상기 단결정 기판 위에 형성되며, 항복 전압을 높이기 위한 에피탁시층;An epitaxial layer formed on the single crystal substrate to increase a breakdown voltage;
상기 에피탁시층의 일부위에 형성되며, N-채널 트랜지스터 또는 P-채널 트랜지스터의 형성을 위한 웰층;A well layer formed on a portion of the epitaxy layer, for forming an N-channel transistor or a P-channel transistor;
상기 웰층의 내부에 형성되며, MOSFET의 소스 전극 접합을 위한 소스 영역;A source region formed inside the well layer, the source region for source electrode junction of a MOSFET;
상기 소스 영역에 형성되며, 소스 영역에 오믹 접촉을 용이하게 하기 위한 도핑 영역;A doped region formed in the source region to facilitate ohmic contact with the source region;
상기 MOSFET 구조체 중심부의 채널 부위에 형성되며, 게이트 전극의 접합을 위한 게이트 산화막;A gate oxide layer formed at a channel portion of a center portion of the MOSFET structure and for bonding a gate electrode;
상기 소스 영역 및 게이트 산화막 위에 서로 구분되도록 형성되며, MOSFET의소스 전극과 게이트 전극을 각각 이루는 상부 금속막; 및An upper metal layer formed on the source region and the gate oxide layer so as to be separated from each other, and forming a source electrode and a gate electrode of the MOSFET; And
상기 탄화규소 단결정 기판의 하면에 형성되며, MOSFET의 드레인 영역의 오믹 접촉을 위한 하부 금속막을 포함하여 구성된 점에 그 특징이 있다.It is characterized in that it is formed on the lower surface of the silicon carbide single crystal substrate and comprises a lower metal film for ohmic contact of the drain region of the MOSFET.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법은,In addition, in order to achieve the above object, a method of manufacturing a silicon carbide MOSFET device having a metal gate electrode according to the present invention,
(a) 탄화규소 단결정 기판 위에 에피탁시층을 형성하는 단계;(a) forming an epitaxy layer on the silicon carbide single crystal substrate;
(b) 상기 에피탁시층에 웰을 형성하는 단계;(b) forming a well in the epitaxy layer;
(c) 상기 웰 내부에 소스 영역을 형성하는 단계;(c) forming a source region inside the well;
(d) 상기 소스 영역에 오믹 접촉을 용이하게 하기 위한 도핑 영역을 형성하는 단계;(d) forming a doped region in said source region to facilitate ohmic contact;
(e) 상기 단계 (d)까지의 MOSFET 구조체 중심부의 채널 부위에 게이트 산화막을 형성하는 단계;(e) forming a gate oxide film in the channel region in the center of the MOSFET structure up to step (d);
(f) 상기 게이트 산화막의 형성 후, 상기 소스 영역과 게이트 산화막을 포함한 에피탁시층 표면 전체에 걸쳐 단일 공정으로 동시에 금속막을 형성하는 단계;(f) after forming the gate oxide film, simultaneously forming a metal film in a single process over the entire surface of the epitaxial layer including the source region and the gate oxide film;
(g) 상기 금속막을 소스 영역의 오믹 전극과 게이트 산화막 위의 게이트 전극으로 분리하는 단계; 및(g) separating the metal film into an ohmic electrode in the source region and a gate electrode on the gate oxide film; And
(h) MOSFET 구조체의 드레인 영역인 웨이퍼 뒷면에 오믹 접촉을 위한 금속막을 형성하는 단계를 포함하여 구성되는 점에 그 특징이 있다.(h) forming a metal film for ohmic contact on the back side of the wafer, which is the drain region of the MOSFET structure.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2h는 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자 제조방법에 따라 탄화규소 MOSFET 소자를 제조하는 과정을 순차적으로 보여주는 도면이다.2A through 2H are views sequentially illustrating a process of manufacturing a silicon carbide MOSFET device according to a method of manufacturing a silicon carbide MOSFET device having a metal gate electrode according to the present invention.
본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자 제조방법에따라, 먼저 도 2a에서와 같이 탄화규소 단결정 기판(201) 위에 에피탁시층(202)을 형성한다. 여기서, 상기 탄화규소 단결정 기판(201)은 N형으로 도핑되어 있고, 그 도펀트의 농도는 1×1018/㎤보다 높은 것이 사용된다. 또한, 상기 에피탁시층(202)은 N형으로 도핑되고, 그 도펀트의 농도가 1×1017/㎤보다 낮게 형성된다.In accordance with the method for fabricating a silicon carbide MOSFET device having a metal gate electrode according to the present invention, an epitaxial layer 202 is first formed on a silicon carbide single crystal substrate 201 as shown in FIG. 2A. Here, the silicon carbide single crystal substrate 201 is doped with an N type, and the concentration of the dopant is higher than 1 × 10 18 / cm 3. In addition, the epitaxy layer 202 is doped with an N-type, and the concentration of the dopant is formed to be lower than 1 × 10 17 / cm 3.
에피탁시층(202)의 형성 후, 그 에피탁시층(202)에 이온주입 방법으로 P형 도펀트를 주입하여 웰(203)을 형성한다. 이때, 이온주입이 불필요한 부분은 이온주입 차단용 마스크(204)를 형성하여 이온이 에피탁시층(202)에 주입되지 않도록 한다. 이온 주입이 끝난 후, 이온주입 차단용 마스크(204)를 화학적, 물리적 방법으로 제거하여 이후의 공정에 지장을 초래하지 않도록 한다.After the formation of the epitaxy layer 202, the well-203 is formed by implanting a P-type dopant into the epitaxy layer 202 by an ion implantation method. In this case, the portion where ion implantation is unnecessary is formed to block the ion implantation blocking mask 204 so that ions are not injected into the epitaxy layer 202. After the ion implantation is finished, the ion implantation blocking mask 204 is removed in a chemical and physical manner so as not to cause a problem in subsequent processes.
이렇게 하여 P형 웰(well)(203)의 형성이 완료되면, 도 2b에서와 같이, P형 웰(203) 내부에 N형 도펀트를 이온주입하여 소스 영역(205)을 형성한다. 이때에도 이온 주입이 불필요한 부분에는 이온주입 차단용 마스크(204)를 형성한다.When the formation of the P type well 203 is completed in this manner, as shown in FIG. 2B, an N type dopant is ion implanted into the P type well 203 to form the source region 205. At this time, an ion implantation blocking mask 204 is formed in the portion where ion implantation is unnecessary.
N형 소스 영역(205)의 형성이 완료되면, 도 2c에서와 같이, 오믹 접촉을 용이하게 하기 위해 그 소스 영역 (205)의 일정 부위에 N형 도펀트를 다량으로 주입하여 고농도 도핑 영역(206)을 형성한다. 이때, 이온주입이 끝나면 탄화규소에 주입된 이온을 활성화하기 위하여 고온(1300∼1700℃)에서의 열처리 공정이 추가된다.When the formation of the N-type source region 205 is completed, as shown in FIG. 2C, in order to facilitate ohmic contact, a large amount of the N-type dopant is injected into a predetermined portion of the source region 205 to form the highly doped region 206. To form. At this time, after the ion implantation is completed, a heat treatment process at a high temperature (1300 to 1700 ° C.) is added to activate ions implanted into the silicon carbide.
고농도 도핑 영역(206) 형성 및 고온 열처리 공정이 완료되면, 도 2d에서와 같이, MOSFET에 게이트 산화막을 형성하기 위하여 먼저 탄화규소 표면 전체에 걸쳐열산화막(207')을 형성한다. 그런 후, 도 2e와 같이, 그 열산화막(207')의 MOSFET의 채널부위를 제외한 나머지 부분을 제거함으로써 게이트 산화막(207)을 형성한다.After the formation of the high concentration doped region 206 and the high temperature heat treatment process, as shown in FIG. 2D, a thermal oxide film 207 ′ is first formed over the silicon carbide surface to form a gate oxide film on the MOSFET. Then, as shown in Fig. 2E, the gate oxide film 207 is formed by removing the remaining portions except the channel portion of the MOSFET of the thermal oxide film 207 '.
이렇게 하여 게이트 산화막(207)의 형성이 완료되면, 도 2f에 도시된 바와 같이, 소스 영역(205)(206)과 게이트 산화막(207) 위를 포함한 에피탁시층(202) 표면에 단일 공정으로 동시에 금속막(208)을 형성한다. 이때, 금속막(208)의 형성을 위한 금속으로는 니켈이 사용된다.After the formation of the gate oxide film 207 is completed in this manner, as shown in FIG. 2F, the epitaxial layer 202 including the source regions 205 and 206 and the gate oxide film 207 in a single process is formed in a single process. At the same time, a metal film 208 is formed. At this time, nickel is used as a metal for forming the metal film 208.
금속막(208)의 형성 후, 도 2g와 같이, 그 금속막(208)을 소스 영역(205) (206)의 오믹 전극(208s)과 게이트 산화막(207) 위의 게이트 전극(208g)으로 분리한다. 그런 후, 도 2h에서와 같이, MOSFET 구조체의 드레인 영역인 웨이퍼 뒷면에 오믹 접촉을 위한 금속막(209)을 형성한다. 이때에도 금속막(209)의 형성을 위한 금속으로 니켈이 사용된다.After formation of the metal film 208, the metal film 208 is separated into an ohmic electrode 208s in the source region 205 and 206 and a gate electrode 208g on the gate oxide film 207 as shown in FIG. 2G. do. Then, as shown in FIG. 2H, a metal film 209 for ohmic contact is formed on the backside of the wafer, which is the drain region of the MOSFET structure. At this time, nickel is used as the metal for forming the metal film 209.
이렇게 하여 탄화규소 MOSFET 구조체가 완성되면, 이 구조체를 아르곤(Ar) 분위기에서 950℃의 온도로 30초간 열처리한다.In this way, when the silicon carbide MOSFET structure is completed, the structure is heat-treated at a temperature of 950 ° C. for 30 seconds in an argon (Ar) atmosphere.
이상의 설명에서와 같이, 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자 및 그 제조방법은 탄화규소 MOSFET 게이트 전극과 소스영역 전극을 형성함에 있어서, 동일한 금속을 사용하여 단일 공정에 의해 동시에 금속막을 형성하고, 그것을 분리하여 게이트 전극과 소스 영역 전극을 형성하므로, 게이트 전극과소스 영역 전극의 재료가 다르고, 별도로 분리된 공정으로서 게이트 전극과 소스 영역 전극을 형성하는 종래의 방법에 비해 공정이 단순화되어 공정단계와 비용을 줄일 수 있는 장점이 있다. 즉, 전극막을 형성하는 공정과, 사진 공정, 식각 및 열처리 등에서 각 1∼2회의 공정을 줄일 수 있어 전체 공정이 감축되는 효과가 있다.As described above, the silicon carbide MOSFET device having the metal gate electrode and the method of manufacturing the same according to the present invention, in forming the silicon carbide MOSFET gate electrode and the source region electrode, by using the same metal to simultaneously form a metal film by a single process And forming the gate electrode and the source region electrode by separating them, the materials of the gate electrode and the source region electrode are different, and the process is simplified as compared to the conventional method of forming the gate electrode and the source region electrode as separate processes. This has the advantage of reducing process steps and costs. That is, it is possible to reduce one or two steps in the process of forming the electrode film, the photo process, the etching, and the heat treatment, thereby reducing the overall process.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0053093A KR100477396B1 (en) | 2002-09-04 | 2002-09-04 | SiC MOSFET devices having metal gate electrode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0053093A KR100477396B1 (en) | 2002-09-04 | 2002-09-04 | SiC MOSFET devices having metal gate electrode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040021761A true KR20040021761A (en) | 2004-03-11 |
| KR100477396B1 KR100477396B1 (en) | 2005-03-28 |
Family
ID=37325751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0053093A KR100477396B1 (en) | 2002-09-04 | 2002-09-04 | SiC MOSFET devices having metal gate electrode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477396B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783765B1 (en) * | 2006-09-13 | 2007-12-07 | 한국전기연구원 | Silicon carbide semiconductor gas sensor device and the manufacturing method |
| KR100823648B1 (en) * | 2006-01-23 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | Method of manufacturing semiconductor device |
| KR100977408B1 (en) * | 2008-08-18 | 2010-08-24 | 한국전기연구원 | Trench type Silicon Carbide MOSFET |
| KR20150107104A (en) * | 2014-03-13 | 2015-09-23 | 엘지이노텍 주식회사 | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2689057B2 (en) * | 1992-09-16 | 1997-12-10 | 本田技研工業株式会社 | Static induction semiconductor device |
| JPH0799312A (en) * | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | Semiconductor device and its manufacturing process |
| JP3158973B2 (en) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | Silicon carbide vertical FET |
| JPH10107263A (en) * | 1996-09-27 | 1998-04-24 | Fuji Electric Co Ltd | Insulated gate silicon carbide semiconductor device |
| TW456042B (en) * | 1999-12-24 | 2001-09-21 | Sumitomo Electric Industries | Junction field effect transistor and the manufacturing method thereof |
| JP2002083876A (en) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | Production method for semiconductor integrated circuit device |
-
2002
- 2002-09-04 KR KR10-2002-0053093A patent/KR100477396B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823648B1 (en) * | 2006-01-23 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | Method of manufacturing semiconductor device |
| KR100783765B1 (en) * | 2006-09-13 | 2007-12-07 | 한국전기연구원 | Silicon carbide semiconductor gas sensor device and the manufacturing method |
| KR100977408B1 (en) * | 2008-08-18 | 2010-08-24 | 한국전기연구원 | Trench type Silicon Carbide MOSFET |
| KR20150107104A (en) * | 2014-03-13 | 2015-09-23 | 엘지이노텍 주식회사 | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100477396B1 (en) | 2005-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494861B2 (en) | Method for metal gated ultra short MOSFET devices | |
| KR920009745B1 (en) | Manufacturing method of semiconductor | |
| US20090065808A1 (en) | Semiconductor transistor having a stressed channel | |
| TW201030818A (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| EP0271247A2 (en) | A MOS field effect transistor and a process for fabricating the same | |
| KR20070083844A (en) | Silicon carbide mos field-effect transistor and process for producing the same | |
| JPH01101662A (en) | Manufacture of cmos device | |
| KR900005123B1 (en) | Bipolar transistor manufacturing method | |
| US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
| US9112020B2 (en) | Transistor device | |
| US20050035413A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100477396B1 (en) | SiC MOSFET devices having metal gate electrode and manufacturing method thereof | |
| KR19980071514A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003031808A (en) | Semiconductor device and its manufacturing method | |
| JPH10284722A (en) | Mosfet and manufacture therefor | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| US20050112830A1 (en) | Ultra shallow junction formation | |
| KR100237180B1 (en) | Configuration of mos transistor | |
| JPH0350771A (en) | Semiconductor device | |
| KR100760912B1 (en) | Semiconductor Device and Method for Fabricating The Same | |
| JPH06209015A (en) | Diamond junction type field-effect transistor and its manufacture | |
| JP2001093985A (en) | Silicon carbide semiconductor device and its manufacturing method | |
| KR100196509B1 (en) | Method of manufacturing mos transistor | |
| KR100788353B1 (en) | Semiconductor Device and Method for Fabricating The Same | |
| JP2000277730A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120312 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130308 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |