KR20040013599A - 횡전계모드 액정표시소자 - Google Patents

횡전계모드 액정표시소자 Download PDF

Info

Publication number
KR20040013599A
KR20040013599A KR1020020046597A KR20020046597A KR20040013599A KR 20040013599 A KR20040013599 A KR 20040013599A KR 1020020046597 A KR1020020046597 A KR 1020020046597A KR 20020046597 A KR20020046597 A KR 20020046597A KR 20040013599 A KR20040013599 A KR 20040013599A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
crystal display
electrode
pixel
Prior art date
Application number
KR1020020046597A
Other languages
English (en)
Other versions
KR100923673B1 (ko
Inventor
김기홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020046597A priority Critical patent/KR100923673B1/ko
Publication of KR20040013599A publication Critical patent/KR20040013599A/ko
Application granted granted Critical
Publication of KR100923673B1 publication Critical patent/KR100923673B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자에서는 설정된 축적용량을 형성하면서도 액정표시소자의 개구율을 향상시킨다. 본 발명에서는 블랙매트릭스에 의해 차단되는 비표시영역에 부가의 공통라인을 배열하여 새로운 축적용량을 형성하며, 이 형성된 축적용량에 대응하는 만큼 화소내에 배열되는 공통라인의 폭을 감소시킴으로써 개구율을 향상시킬 수 있게 된다.

Description

횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 화소의 외곽에 배치되는 블랙매트릭스 영역에 부가의 공통라인을 배치하고 화소전극라인을 부가의 공통라인 및 게이트라인과 오버랩되도록 배치하여 축적용량을 확보함으로써 화소내에 배치되는 공통라인의 폭을 감소시켜 개구율을 향상시킬 수 있는 횡전계모드 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.
도 1에 상기한 IPS모드 액정표시소자의 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3a,3b) 및 데이터라인(5a,5b)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인과 데이터라인이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3a)과 데이터트라인(5a)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3a)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(5a)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다. 화소내에는 데이터라인(5a,5b)과 실질적으로 평행하게 배열된 복수의 공통전극(6a∼6c)과 화소전극(8a,8b)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(6a∼6c)과 접속되는 공통라인(7)이 배치되어 있으며, 상기 공통라인(7) 위에는 화소전극(8a,8b)과 접속되는 제1화소전극라인(9a)이 배치되어 상기 공통라인(7)과 오버랩되어 있다. 상기 공통라인(7)의 폭(t1)과 제1화소전극라인(9a)의 폭(t2)은 어떠한 크기로도 형성될 수 있지만, 상기 제1화소전극라인(9a)이 공통라인(7)과 완전하게 오버랩되는 것이 바람직하기 때문에 공통라인(7)의 폭(t1)이 제1화소전극라인(9a)의 폭(t2)과 동일하거나 크게 형성해야만 한다. 또한, 화소내에는 인접화소(즉, n+1번째 화소)의 게이트라인(3b)과 일부가 오버랩되는 제2화소전극라인(9b)이 배치되어 있다.
도 2(a)는 도 1의 I-I'선 단면도로서, 상기 공통라인(7)과 제1화소전극라인(9a) 및 게이트라인(3b)과 제2화소전극라인(9b)의 오버랩을 나타내기 위해 도시한 것이다. 도면에 도시된 바와 같이, 하부기판(20) 위에는 공통라인(7)과 n+1번째 화소의 게이트라인(3b)이 형성되어 있으며, 그 위에는 게이트절연층(22)이 적층되어 있다. 상기 공통라인(7)과 게이트라인(3b) 위의 게이트절연층(22)에는 제1화소전극라인(9a)과 제2화소전극라인(9b)이 형성되어 있으며, 그 위에 보호층(24)이 적층되어 있다. 상기와 같이, 게이트절연층(22)을 사이에 두고 공통라인(7)과 제1화소전극라인(9a) 및 게이트라인(3b)과 제2화소전극라인(9b)이 오버랩됨에 따라 화소내에는 축적용량이 형성된다.
상부기판(30)에는 블랙매트릭스(32)가 형성되어 있다. 상기 블랙매트릭스(32)는 전계에 의해 액정분자가 동작하지 않는 영역(혹은 전계왜곡에 의해 액정분자가 비정상적으로 동작하는 영역)에 형성되어 해당 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 박막트랜지스터(10), 게이트라인(3a,3b) 및 데이터라인(5a,5b) 영역에 주로 형성된다. 또한, 상기 상부기판(30) 위에는 실제 컬러를 구현하기 위한 R(Red), G(Green), B(Blue)의 컬러필터층(34)이 형성되어 있으며, 상기 하부기판(20) 및 상부기판(30) 사이에 액정층(40)이 형성되어 IPS모드 액정표시소자가 완성된다.
한편, 상기한 구조의 IPS모드 액정표시소자에서는 일반적으로 n+1번째 화소의 게이트라인(3b)에 -5V의 전압이 인가되고 공통전극(6a∼6c)에는 +5V의 전압이 인가되기 때문에, 게이트라인(3b)과 공통전극(6a∼6c) 사이에는 원하는 않는 전계가 형성된다. 이 전계는 공통전극(6a∼6c)과 화소전극(8a,8b) 사이에 형성되는 횡전계와는 다른 전계로서, 노멀리블랙모드(normally black mode)시 게이트라인(3b)과 공통전극(6a∼6c) 사이에 광이 누설되는 원인이 된다. 이러한 문제를 해결하기 위해, 상기 광이 누설되는 영역에 블랙매트릭스(black matrix)를 형성함으로써 누설되는 광을 차단해야만 한다.
도 2(b)는 이러한 광누설영역에 블랙매트릭스(32)가 형성된 도 1의 A영역 확대도이다. 도면에 도시된 바와 같이, 게이트라인(3b)과 공통전극(6a∼6c) 사이의 전계에 의해 화소내에는 약 5㎛의 폭(d1)을 가진 광누설영역(17)이 형성된다. 따라서, 블랙매트릭스(32)를 상기 광누설영역(17)의 폭(d1)과 동일하게 게이트라인(3b)으로부터 연장시켜 광누설영역(17)을 차단해야만 하지만, 실제에 있어서는 하부기판(20)과 상부기판(30)의 합착마진으로 인해 광누설영역(17)의 폭(d1) 보다 큰 연장폭(d3)을 갖는 블랙매트릭스(32)를 형성하는 것이 바람직하다. 상기 블랙매트릭스(32)의 연장폭(d3)이 블랙매트릭스(32)의 전체 폭을 의미하는 것은 아니다. 실제 블랙매트릭스(32)의 폭은 게이트라인(3b)을 차단하기 위한 폭과 상기 연장폭(d3)을 합친 크기가 될 것이다. 종래의 IPS모드 액정표시소자에서는 상기 블랙매트릭스(32)의 연장폭(d3)을 약 9㎛로 형성한다.
도면에서 도면부호 d2는 게이트라인(3b)과 공통전극(6a∼6c)의 간격으로서, 그 크기는 약 10㎛이다.
액정표시소자에서 축적용량은 액정에 인가되는 전압의 유지특성을 향상시키고 계조표시의 안정성을 향상시키고 플리커(flicker)현상 및 잔상을 감소시킨다. 따라서, 이러한 설정된 축적용량의 확보는 액정표시소자를 제작하는데에 있어서 매우 중요한 요인이 된다.
일반적으로 IPS모드 액정표시소자는 축적용량을 형성하는 방식에 따라 SOG(storage on gate)방식 및 SOC(storage on common)방식으로 구별된다. SOG방식의 액정표시소자에서는 화소전극라인을 게이트라인과 오버랩되도록 배열하여 상기 화소전극라인과 게이트라인에 의해 축적용량을 형성하며 SOC방식에서는 화소내에 공통라인을 형성하여 화소전극라인을 상기 공통라인과 오버랩되도록 배열하여 상기 화소전극라인과 공통라인에 의해 축적용량을 형성한다.
그러나, 상기와 같은 SOG방식 및 SOC방식의 액정표시소자는 다음과 같은 문제가 있었다. 첫째, SOG방식의 액정표시소자에서는 게이트라인이 설정된 폭으로 형성되기 때문에, 게이트라인과 화소전극라인의 오버랩영역은 한정될 수 밖에 없게 되며, 그 결과 충분한 양의 축적용량을 형성할 수 없게 된다. 둘째, SOC방식의 액정표시소자에서는 공통라인과 화소전극라인의 폭을 크게 하여 충분한 양의 축적용량이 생성되도록 상기 공통라인과 화소전극라인의 오버랩영역을 제어할 수 있지만, 이 경우 넓은 폭의 공통라인과 화소전극라인에 의해 액정표시소자의 개구율이 저하되는 문제가 있었다.
따라서, 상기와 같은 문제를 해결하기 위해, SOG방식과 SOC방식의 장점을 결합한 하이브리드(hybrid)방식의 IPS모드 액정표시소자가 근래 제안되고 있는데, 도 1에 도시된 ISP모드 액정표시소자가 이러한 하이브리드방식 액정표시소자이다. 즉, 화소전극라인(9a,9b)을 2개 형성하여 제1화소전극라인(9a)은 공통라인(7)과 오버랩시키고 제2화소전극라인(9b)은 게이트라인(3b)과 오버랩시킴으로써 IPS모드 액정표시소자의 축적용량을 충분히 확보하는 것이다.
그러나, 상기와 같은 하이브리드 방식 IPS모드 액정표시소자에서도 충분한 축적용량을 확보하기 위해서는 공통라인(7)과 제1화소전극라인(9a)의 폭(t1,t2)을 각각 설정 폭 이상으로 형성해야만 하기 때문에, 개구율 저하를 방지하는데에는 한계가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 블랙매트릭스에 의해 차단되는 화소의 비표시영역에 화소전극라인과 오버랩되는 제2공통라인을 배열하여 새로운 축적용량을 생성함으로써 화소내에 형성되는 제1공통라인의 폭을 감소시켜 개구율을 향상시킬 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 공통전극과 접속되는 공통라인을 2개 형성하여 하나의 공통라인에 단선이 발생하는 경우에도 다른 공통라인을 통해 공통전극을 연결함으로써 공통라인의 단선에 의해 불량을 방지할 수 있는 횡전계모드 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소와, 각 화소내에 배치된 구동소자와, 상기 게이트라인 및 데이터라인을 따라 형성된 블랙매트릭스와, 각 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 공통전극 및 화소전극과, 각 화소내에 배치되어 공통전극이 접속되는 적어도 하나의 제1공통라인과, 각 화소내에 배치되어 상기 제1공통라인과 오버랩되며, 화소전극과 접속되는 적어도 하나의 제1화소전극라인과, 상기 블랙매트릭스 하부에 배치되어 공통전극과 접속되는 적어도 하나의 제2공통라인과, 상기 화소전극과 접속되며, 상기 제2공통라인의 적어도 일부 및 게이트라인의 적어도 일부와 오버랩되는 제2화소전극으로 구성된다.
상기 블랙매트릭스는 공통전극과 게이트라인 사이에 발생하는 전계에 의한 광누설영역까지 연장 형성되는데, 광누설영역이 약 5㎛고 제2공통라인의 폭이 4∼5㎛으로 형성되므로 상기 블랙매트릭스는 게이트라인으로부터 9∼10㎛ 연장되는 것이 바람직하다.
도 1은 종래 횡전계모드 액정표시소자의 구조를 나타내는 평면도.
도 2(a)는 도 1의 I-I'선 단면도.
도 2(b)는 도 1의 A부분 확대도.
도 3은 본 발명에 따른 횡전계모드 액정표시소자의 평면도.
도 4(a)는 도 3의 II-II'선 단면도.
도 4(b)는 도 3의 III-III'선 단면도.
도 5는 도 3의 B부분 확대도.
* 도면의 주요부분에 대한 부호의 설명 *
103 : 게이트라인 105 : 데이터라인
106 : 공통전극 107 : 공통라인
108 : 화소전극 109 : 화소전극라인
110 : 박막트랜지스터 111 : 게이트전극
112 : 반도체층 113 : 소스전극
114 : 드레인전극 120,130 : 기판
122 : 게이트절연층 124 : 보호층
132 : 블랙매트릭스 140 : 액정층
본 발명에서는 충분한 축적용량을 확보하면서도 개구율을 향상시킬 수 있는IPS모드 액정표시소자를 제공한다. 특히, 본 발명에서는 변형된 하이브리드방식 IPS모드 액정표시소자를 제공한다. 이를 위해, 본 발명에서는 제2공통라인을 형성하여 이를 액정표시소자의 사영역(화면상에 정보가 표시되지 않는 영역)에 배치하고 화소전극라인을 상기 제2공통라인과 오버랩시킴으로써 원하는 축적용량을 형성할 수 있게 된다. 이때, 상기 제2공통라인은 블랙매트릭스에 차단되는 광누설영역에 형성되기 때문에, 제2공통라인의 형성에 의한 개구율 감소는 발생하지 않는다. 오히려, 제2공통라인과 화소전극라인에 의해 발생하는 축적용량에 해당하는 만큼 화소내에 배치되는 제1공통라인의 폭을 감소시킬 수 있기 때문에 개구율을 향상시킬 수 있게 된다.
또한, 본 발명에서는 상기와 같이, 공통라인이 2개의 공통라인으로 형성하기 때문에, 하나의 공통라인이 단선되는 경우에도 공통전극이 다른 공통라인과 접속되므로 단선에 의해 IPS모드 액정표시소자에 불량이 발생하는 것을 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대해 더욱 상세히 설명한다.
도 3은 본 발명에 따른 IPS모드 액정표시소자의 구조를 나타내는 평면도이다. 도면에 도시된 바와 같이, 게이트라인(103a,103b) 및 데이터라인(105a,105b)에 의해 정의되는 화소내에는 박막트랜지스터(110)가 형성되어 있으며, 화소내에는 데이터라인(105a,105b)과 실질적으로 평행하게 배열된 복수의 공통전극(106a∼106c)과 화소전극(108a,108b)이 배열되어 있다.
박막트랜지스터(110)는 상기 게이트라인(103a)에 접속된 게이트전극(111)과, 상기 게이트전극(111)위에 형성된 반도체층(112)과, 상기 데이터라인(105a)에 접속된 소스전극(113) 및 드레인전극(114)으로 구성된다.
도면표시하지 않은 외부의 구동회로로부터 입력된 주사신호가 상기 게이트라인(103a)을 통해 박막트랜지스터(110)의 게이트전극(111)에 입력됨에 따라 반도체층(112)이 활성화되어 채널층을 형성하며, 동시에 외부의 구동회로에서 데이터라인(105a)으로 입력된 데이터신호가 소스전극(113) 및 드레인전극(114)을 통해 화소전극(108a,108b)에 인가되어 상기 공통전극(106a∼106c)과 화소전극(108a,108b) 사이에 횡전계가 형성된다.
한편, 화소내에는 상기 공통전극(106a∼106c)과 접속되는 제1공통라인(107a) 및 제2공통라인(107b)이 배치되어 있다. 이때, 제1공통라인(107a)은 화소의 중앙에 배치되고 제2공통라인(107b)은 인접하는 n+1번째 화소의 게이트라인(103b) 근처에 배치된다. 상기 제1공통라인(107a) 및 제2공통라인(107b)에는 각각 복수의 공통전극(106a∼106c)이 접속된다. 또한, 상기 화소내에는 화소전극(108a,108b)과 접속되는 제1화소전극라인(109a)과 제2화소전극라인(109b)이 배열되어 있다. 상기 제1화소전극라인(109a)은 제1공통라인(107a)과 오버랩되어 있으며, 제2화소전극라인(109b)은 인접 화소의 게이트라인(103b) 및 제2공통라인(107b)과 오버랩되어 있다.
상기와 같이, 공통전극(106a∼106c)이 2중의 공통라인(즉, 제1공통라인(107a) 및 제2공통라인(107b))과 접속되어 있기 때문에, 하나의 공통라인에 단선되는 경우에도 다른 공통라인에 의해 공통전극(106a∼106c)이 연결되므로 공통라인 단선에 의한 불량을 방지할 수 있게 된다.
한편, 상기 제2공통라인(107b)은 화소의 유효표시영역에 형성되지 않는다. 다시 말해서, 상기 제2공통라인(107b)은 화소의 사영역에 형성되는 것이다. 따라서, 이와 같은 제2공통라인(107b)의 형성에 의해 액정표시소자의 개구율이 저하되는 것은 아니다. 제2화소전극라인(109b)은 상기 제2공통라인(107b)과는 완전하게 오버랩되는 반면에 게이트라인(103b)과는 일부분만이 오버랩된다.
도 4(a)에 도시된 바와 같이, 공통전극(106a∼106c)은 유리와 같은 투명한 물질로 이루어진 하부기판(120) 위에 형성되어 있으며, 화소전극(108a,108b)은 하부기판(120)에 적층된 게이트절연층(122) 위에 형성되어 있다. 또한, 도면에는 도시하지 않았지만 ,상기 하부기판(120) 위에는 박막트랜지스터(110)의 게이트전극(111)이 형성되어 있고 게이트절연층(122) 위에는 반도체층(112)이 형성되어 있으며, 상기 반도체층(112) 위에는 소스전극(113) 및 드레인전극(114)이 형성되어 있다. 상기와 같이, 공통전극(106a∼106c)과 게이트전극(111)은 하부기판(120) 위에 형성되는 것으로, Cu, Cr, Mo, Al, Al합금과 같은 금속을 스퍼터링(sputtering)이나 증착(evaporation)방법에 적층하고 에칭한 단일층 또는 복수의 층으로 형성된다. 물론, 이때, 상기 공통전극(106a∼106c)과 게이트전극(111)은 다른 금속으로 이루어질 수도 있지만, 공정단순화를 위해 동일한 공정에 의해 동일한 금속으로 이루어지는 것이 바람직하다.
또한, 화소전극(108a,108b)과 박막트랜지스터(110)의 소스전극(113) 및 드레인전극(114)은 각각 반도체층(112) 및 게이트절연층(122) 위에 형성된다. 상기 화소전극(108a,108b)과 소스전극(113) 및 드레인전극(114)은 Cr, Mo, Cu, Al, Al합금 등의 금속을 스퍼터링이나 증착방법에 의해 적층하고 에천트에 의해 에칭된 단일층 또는 복수의 층으로 형성되는 것으로, 동일한 물질을 동일 공정으로 적층 및 에칭하여 형성될 수도 있지만 서로 다른 물질을 다른 공정을 통해 형성될 수도 있다.
한편, 하부기판(120)과 대향하는 상부기판(130)에는 화소와 화소사이 또는 박막트랜지스터(110) 영역으로 광이 누설되는 것을 방지하기 위한 블랙매트릭스(132) 및 실제 컬러를 구현하기 위한 컬러필터층(134)이 형성되어 있으며, 상기 하부기판(120)과 상부기판(130) 사이에는 액정층(140)이 형성된다. 도면에는 도시하지 않았지만, 상기 컬러필터층(134) 위에는 표면의 안정성을 높이고 평탄성을 향상시키기 위해 오버코트층(overcoat layer)을 형성할 수도 있다. 일반적으로 액정층(140)의 형성은 진공주입법에 의해 합착된 하부기판(120) 및 상부기판(130) 사이에 액정을 주입함으로써 이루어지지만, 상기 하부기판(120) 또는 상부기판(130) 상에 액정을 직접 적하한 후 상기 하부기판(120) 및 상부기판(130)의 합착에 의해 액정을 기판 전체에 걸쳐 분포시키는 액정적하방법에 의해 형성할 수도 있다.
도 4(b)에 도시된 바와 같이, 제1공통라인(107a) 및 제2공통라인(107b)은 하부기판 위에 형성되며, 제1화소전극라인(109a) 및 제2화소전극라인(109b)은 게이트절연층(122) 위에 형성된다. 이때, 제1화소전극라인(109a)은 게이트절연층(122)을 사이에 두고 제1공통라인(107a)과 오버랩되어 있으며, 제2화소전극라인(109b)은제2공통라인(107b) 및 게이트라인(103b)과 오버랩되어 있다. 도면에 도시된 바와 같이, 상기 제1공통라인(107a)의 폭(t1)은 제1화소전극라인(109a)의 폭(t2) 보다 크기 때문에, 상기 제1화소전극라인(109a)이 완전하게 제1공통라인(107a)과 오버랩된다. 한편, 제2화소전극라인(109b)의 폭(t4)은 제2공통라인(107b)의 폭(t3) 보다 크기 때문에, 상기 제2공통라인(107b)이 제2화소전극라인(109b)과 완전히 오버랩될 뿐만 아니라 게이트라인(103b)의 일부 역시 상기 제2화소전극라인(109b)과 오버랩된다.
상기와 같이 제1공통라인(107a)과 제1화소전극라인(109a)의 오버랩에 의해 화소내에는 제1축적용량(Cst1)이 형성되고, 제2공통라인(107b)과 제2화소전극라인(109b)의 오버랩에 의해 제2축적용량(Cst2)이 형성된다. 또한, 상기 제2화소전극라인(109b)과 게이트라인(103b)의 오버랩에 의해 제3축적용량(Cst3)이 형성되어 총 축적용량(Cst=Cst1 + Cst2 + Cst3)이 형성된다.
도 1 및 도 2에 도시된 종래의 IPS모드 액정표시소자에서는 2개의 오버랩영역(즉, 공통전극과 제1화소전극라인의 오버랩영역 및 게이트라인과 제2화소전극라인의 오버랩영역)에 의해 총축적용량(Cst)이 생성되는데 반해, 본 발명의 IPS모드 액정표시소자에서는 3개의 오버랩영역에 의해 총축적용량(Cst)이 생성된다. 종래의 IPS모드 액정표시소자와 본 발명의 IPS모드 액정표시소자에서 게이트라인과 제2화소전극라인의 오버랩영역이 동일하다고 가정하면, 결국 본 발명에 따른 IPS모드 액정표시소자의 제1 및 제2공통라인(107a,107b)과 제1화소전극라인(109a,109b)의 오버랩에 의한 축적용량(Cst1+Cst2)이 종래 IPS모드 액정표시소자의 공통라인과 제1화소전극라인에 의한 축적용량과 동일하게 된다.
한편, 본 발명에서 제2공통라인(107b)은 정보가 표시되지 않는 화소의 사영역에 형성된다. 따라서, 액정표시소자의 개구율에 영향을 미치는 것은 화소의 중앙영역(엄밀하게는 화소의 실제 표시영역)에 배열된 제1공통라인(107a)과 제1화소전극라인(109a)이다. 이 제1공통라인(107a)과 제1화소전극라인(109a)에 의해 생성되는 축적용량(Cst1)은 종래 IPS모드 액정표시소자의 공통라인과 제1화소전극라인에 의해 생성되는 축적용량에서 본 발명의 제2공통라인(107b)과 제2화소전극라인(109b)에 의해 생성되는 축적용량(Cst2)을 차감한 양이다. 다시 말해서, 본 발명의 IPS모드 액정표시소자의 화소 중앙영역에 형성되는 전극라인에 의해 생성되는 축적용량이 종래 IPS모드 액정표시소자에 비해 대폭 감소한 것으로, 결국 화소 중앙영역에 형성되는 전극라인(즉, 제1공통라인(107a) 및 제1화소전극라인(109a))의 폭(t1,t2)을 종래에 비해 대폭 감소시킬 수 있게 되어, 개구율을 향상시킬 수 있게 된다.
도 5는 도 3의 B영역 확대도이다. 도면에 도시된 바와 같이, 상부기판(130)에는 n+1번째 화소의 게이트라인(103b)과 공통전극(106a∼106c) 사이에 발생하는 전계에 의한 광누설을 방지하기 위한 블랙매트릭스(132)가 상기 게이트라인(103b)을 따라 형성되어 있다. 상기 블랙매트릭스(132)에 의해 차단되는 영역(화상비표시영역) 하부에 제2공통라인(107b)이 배치된다. 따라서, 상기 제2공통라인(107b)은 축적용량(Cst2)을 형성하지만 IPS모드 액정표시소자의 개구율에 영향을 미치지는 않는다. 통상적으로 제2공통라인(107b)을 게이트라인(103b) 근방에 배치하는 경우,제2공통라인(107b)과 게이트라인(103b)이 단락되는 것을 방지하기 위해서는 상기 제2공통라인(107b)과 게이트라인(103b)의 간격(d4)을 5㎛ 이상으로 해야만 한다.
한편, 블랙매트릭스(132)는 하부기판(120)과 상부기판(130)의 합착마진을 고려하여 게이트라인(103b)으로부터 약 9㎛ 연장된다. 따라서, 개구율에 영향을 미치지 않으면서 축적용량을 최대로 하기 위해서는 상기 블랙매트릭스(132) 아래 배치되는 제2공통라인(107b)의 폭(t3)을 약 4㎛로 형성하는 것이 바람직하다. 이때, 상기 제2공통라인(107b)의 폭(t3)이 절대적인 수치는 아니다. 예를 들어, 블랙매트릭스(132)의 게이트라인(103b)으로부터 약 10㎛로 연장하고 제2공통라인(107b)의 폭(t3)을 약 5㎛로 형성하는 경우, 제1공통라인(107a)의 폭(t1)을 감소시킬 수 있기 때문에 전체적인 화소의 개구율은 향상된다. 실제적으로 공통전극(106a∼106c)은 게이트라인(103b)으로부터 약 10㎛ 떨어져 있기 때문에, 상기 제2공통라인(107b)의 폭은 4∼5㎛로 형성하고 블랙매트릭스(132)는 게이트라인(103b)으로부터 약 9∼10㎛ 연장시키는 것이 가장 바람직하다.
상기한 실시예에서는 본 발명의 IPS모드 액정표시소자가 특정한 구조로 이루어져 있다. 예를 들면, 게이트라인과 공통전극 및 공통라인은 하부기판 위에 형성되어 있으며 데이터라인과 화소전극 및 화소전극라인은 게이트절연층 위에 형성되어 있다. 그러나, 본 발명이 상기와 같은 특정 구조에 한정되는 것은 아니다. 예를 들어, 공통전극이 보호층 위에 형성되어 컨택홀(contact hole)을 통해 공통라인에 접속되는 구조, 공통전극과 화소전극이 게이트절연층이나 보호층과 같이 동일 층위에 형성되는 구조, 공통전극은 게이트절연층 위에 형성되고 화소전극은 보호층 위에 형성되는 구조와 같은 가능한 모든 구조의 IPS모드 액정표시소자가 본 발명에 적용될 수 있을 것이다. 또한, 공통라인을 2개 이상 형성하여 블랙매트릭스 하부에 배치하는 구조의 IPS모드 액정표시소자도 본 발명에 적용될 수 있을 것이다. 다시 말해서, 공통전극을 2개 형성하고 하나의 공통전극을 블랙매트릭스 아래의 사영역에 형성함으로써 설정된 축적용량을 확보함과 동시에 개구율을 향상시킬 수 있다면, 어떠한 구조의 IPS모드 액정표시소자에도 본 발명을 적용할 수 있을 것이다.
상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 부가의 공통라인을 게이트라인 영역을 따라 배열된 블랙매트릭스 하부에 배열하여 화소전극라인과 오버랩시킴으로써 설정된 축적용량을 확보함과 동시에 화소내에 배열되는 공통라인의 폭을 감소시킬 수 있게 되어 IPS모드 액정표시소자의 개구율을 향상시킬 수 있게 된다.
또한, 본 발명에서는 공통전극이 접속되는 공통라인이 2중으로 배열되기 때문에 하나의 공통라인에 단선이 발생하는 경우에도 다른 공통라인에 공통전극에 접속될 수 있으므로 IPS모드 액정표시소자에 불량이 발생하는 것을 방지할 수 있게 된다.

Claims (16)

  1. 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소;
    각 화소내에 배치된 구동소자;
    상기 게이트라인 및 데이터라인을 따라 형성된 블랙매트릭스;
    각 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 제1전극 및 제2전극;
    각 화소내에 배치되어 제1전극이 접속되는 적어도 하나의 제1라인;
    각 화소내에 배치되어 상기 제1라인과 오버랩되며, 제2전극과 접속되는 적어도 하나의 제2라인;
    상기 블랙매트릭스 하부에 배치되어 제1전극과 접속되는 적어도 하나의 제3라인; 및
    상기 제2전극과 접속되며, 상기 제3라인의 적어도 일부 및 게이트라인의 적어도 일부와 오버랩되는 제4라인으로 구성된 횡전계모드 액정표시소자.
  2. 제1항에 있어서, 상기 제1전극 및 제2전극은 각각 공통전극 및 화소전극인 것을 특징으로 하는 횡전계모드 액정표시소자.
  3. 제1항에 있어서, 상기 제1라인 및 제3라인은 각각 제1공통라인 및 제2공통라인이고 제2라인 및 제4라인은 각각 제1화소전극라인 및 제2화소전극라인인 것을 특징으로 하는 횡전계모드 액정표시소자.
  4. 제1항에 있어서, 상기 블랙매트릭스는 공통전극과 게이트라인 사이에 발생하는 전계에 의한 광누설영역까지 연장 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  5. 제4항에 있어서, 상기 광누설영역은 5㎛인 것을 특징으로 하는 횡전계모드 액정표시소자.
  6. 제1항에 있어서, 상기 제3라인의 폭은 4∼5㎛인 것을 특징으로 하는 횡전계모드 액정표시소자.
  7. 제5항 또는 제6항에 있어서, 상기 블랙매트릭스는 게이트라인으로부터 9∼10㎛ 연장된 것을 특징으로 하는 횡전계모드 액정표시소자.
  8. 제1항에 있어서, 상기 구동소자는 박막트랜지스터인 것을 특징으로 하는 횡전계모드 액정표시소자.
  9. 제8항에 있어서, 상기 박막트랜지스터는,
    기판위에 형성된 게이트전극;
    상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 절연층;
    상기 절연층 위에 형성된 반도체층;
    상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및
    상기 소스전극 및 드레인전극이 형성된 기판 전체에 걸쳐 적층된 보호층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
  10. 제9항에 있어서, 상기 제1라인 및 제3라인은 기판 위에 배열된 것을 특징으로 하는 횡전계모드 액정표시소자.
  11. 제9항에 있어서, 상기 제2라인 및 제4라인은 게이트절연층 위에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.
  12. 제9항에 있어서, 제1전극은 기판, 게이트절연층 또는 보호층 위에 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  13. 제9항에 있어서, 제2전극은 기판, 게이트절연층 또는 보호층 위에 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  14. 게이트라인 및 데이터라인에 의해 정의되고 내부에 구동소자가 형성되며, 제1라인과 제2라인에 각각 접속되는 적어도 한쌍의 전극이 형성되어 횡전계를 형성하는 복수의 화소;
    상기 전극이 연결되며, 화소내의 비표시영역에 배열된 축적용량 형성용 제3라인 및 제4라인으로 구성된 횡전계모드 액정표시소자.
  15. 제14항에 있어서, 상기 화소의 비표시영역은 블랙매트릭스의 하부에 형성되어 광누설이 차단되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  16. 제14항에 있어서, 상기 제4라인은 게이트라인과 오버랩되어 축적용량을 형성하는 것을 특징으로 하는 횡전계모드 액정표시소자.
KR1020020046597A 2002-08-07 2002-08-07 횡전계모드 액정표시소자 KR100923673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020046597A KR100923673B1 (ko) 2002-08-07 2002-08-07 횡전계모드 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046597A KR100923673B1 (ko) 2002-08-07 2002-08-07 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040013599A true KR20040013599A (ko) 2004-02-14
KR100923673B1 KR100923673B1 (ko) 2009-10-28

Family

ID=37320906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046597A KR100923673B1 (ko) 2002-08-07 2002-08-07 횡전계모드 액정표시소자

Country Status (1)

Country Link
KR (1) KR100923673B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965367A (zh) * 2015-07-21 2015-10-07 重庆京东方光电科技有限公司 一种阵列基板、显示装置及制作方法
US9671661B2 (en) 2014-07-10 2017-06-06 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101720566B1 (ko) 2010-10-04 2017-04-11 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486859B2 (ja) * 1996-06-14 2004-01-13 大林精工株式会社 液晶表示装置
US5907379A (en) * 1996-10-21 1999-05-25 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display having high aperture ratio
KR100269351B1 (ko) * 1997-09-25 2000-10-16 구본준 횡전계방식 액정표시장치
JP3831863B2 (ja) * 1997-10-21 2006-10-11 大林精工株式会社 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9671661B2 (en) 2014-07-10 2017-06-06 Samsung Display Co., Ltd. Liquid crystal display
CN104965367A (zh) * 2015-07-21 2015-10-07 重庆京东方光电科技有限公司 一种阵列基板、显示装置及制作方法
US10031393B2 (en) 2015-07-21 2018-07-24 Boe Technology Group Co., Ltd. Array substrate, display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR100923673B1 (ko) 2009-10-28

Similar Documents

Publication Publication Date Title
KR101186863B1 (ko) 멀티도메인 횡전계모드 액정표시소자
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20040091184A (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
JPWO2011132452A1 (ja) 液晶表示パネルおよび液晶表示装置
KR20040108242A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US9091889B2 (en) Liquid crystal display device having columnar spacers
KR100895017B1 (ko) 개구율이 향상된 횡전계모드 액정표시소자
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
JPH10142629A (ja) アクティブマトリクス液晶表示装置
KR100923673B1 (ko) 횡전계모드 액정표시소자
JP2006154080A (ja) 液晶表示装置
KR20040025472A (ko) 횡전계모드 액정표시소자
JP2005283870A (ja) 画像表示装置
KR100899625B1 (ko) 횡전계모드 액정표시소자
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100919195B1 (ko) 고개구율 액정표시소자
KR100934825B1 (ko) 휘도가 향상된 횡전계모드 액정표시소자
KR100914194B1 (ko) 횡전계모드 액정표시소자
KR100919185B1 (ko) 횡전계모드 액정표시소자
KR101163396B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100876404B1 (ko) 횡전계모드 액정표시소자
KR20080077733A (ko) 액정 표시 장치 및 이의 제조 방법
KR101378055B1 (ko) 액정표시장치
KR20080002054A (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101067966B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 11