KR20040010522A - 능동 매트릭스 어레이 장치 - Google Patents

능동 매트릭스 어레이 장치 Download PDF

Info

Publication number
KR20040010522A
KR20040010522A KR10-2003-7003508A KR20037003508A KR20040010522A KR 20040010522 A KR20040010522 A KR 20040010522A KR 20037003508 A KR20037003508 A KR 20037003508A KR 20040010522 A KR20040010522 A KR 20040010522A
Authority
KR
South Korea
Prior art keywords
refresh
circuit
storage node
data
pixel
Prior art date
Application number
KR10-2003-7003508A
Other languages
English (en)
Other versions
KR100879769B1 (ko
Inventor
마르틴예이. 에드바르드스
욘에르.아. 아이레스
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority claimed from PCT/IB2002/002959 external-priority patent/WO2003007286A2/en
Publication of KR20040010522A publication Critical patent/KR20040010522A/ko
Application granted granted Critical
Publication of KR100879769B1 publication Critical patent/KR100879769B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

능동 매트릭스 장치는 커패시터(72) 및/또는 정전용량성 소자(18)에 전하여 형태로 데이터를 저장하는 데이터 저장노드(18,72)를 포함하는 복수의 디스플레이 소자(10)를 포함한다. 예를 들어 임시 저장회로(55) 및 구동회로(56)를 포함하는 데이터 저장노드를 리프레시하기 위해 리프레시 회로(51)가 제공된다.

Description

능동 매트릭스 어레이 장치{ACTIVE MATRIX ARRAY DEVICES}
능동 매트릭스 디스플레이 장치, 그 중에서도 능동 매트릭스 액정 디스플레이 장치(AMLCD)는 이제 다양한 생산품 분야에서 그 사용이 증가하고 있는데, 그 중에서도 아마 랩탑 및 노트북 컴퓨터 스크린, 데스크탑 컴퓨터 모니터, PDA, 전자수첩 및 이동전화가 가장 친근할 것이다.
디스플레이 장치 이외의 능동 매트릭스 장치의 예로는, 매트릭스 소자가 예를 들어 광 감지소자 또는 정전용량 감지소자를 포함하는 화상 감지장치 및 지문 감지장치와 같은 감지장치, 및 매트릭스 소자가 예를 들어 압전 소자 또는 정전기식으로 제어되는 액추에이터 소자와 같은 이동가능한 전기기계 소자를 포함하는 변환장치가 포함된다.
통상적인 능동 매트릭스 디스플레이 장치, 이 경우 AMLCD의 구조 및 전반적인 동작이 US-A-5130829에 기재되어 있는데, 상기 미국특허의 전체 내용이 참고자료로서 본 명세서에 구체화되어 있다. 간단히 말해서, 상기 디스플레이 장치는 행과 열로 배치되는 픽셀 어레이를 포함하고, 각각의 픽셀은 통상적으로 박막 트랜지스터(TFT)의 형태로 전기광학 디스플레이 소자 및 관련된 스위칭 장치를 포함한다. 상기 픽셀은 행 및 열 어드레스 전극 세트와 연결되고, 각각의 픽셀은 각각의 세트의 각각의 전극 사이의 교점 주위에 위치하며, 상기 픽셀은 상기 행 및 열 어드레스 전극에 의해, 각각의 행 전극에 순차적으로 인가되어 상기 행을 선택하도록 하는 선택(주사) 신호, 및 행 선택과 동시에 열 어드레스 전극에 의해 상기 선택된 행의 픽셀에 공급되고, 관련된 행의 각각의 픽셀의 디스플레이 출력을 결정하는 데이터(비디오 정보) 신호를 이용하여 어드레스 지정된다. 열 어드레스 전극과 연결된 열 어드레스 회로에서 입력 비디오 신호를 적절하게 샘플링하여 데이터 신호가 유도된다. 각각의 행의 픽셀이 차례로 어드레스 지정되어 하나의 필드(프레임) 주기로 전체 어레이로부터 디스플레이를 만들도록 하고, 픽셀 어레이는 연속적인 필드에서 이러한 방식으로 반복적으로 어드레스 지정된다. 픽셀에서 발생하는 손실로 인해 비디오 정보를 이용하여 픽셀을 규칙적으로 리프레시(refresh)할 필요가 있다. AMLCD의 경우, 디스플레이 소자에 인가된 데이터 신호 전압의 극성은 LC 물질의 열화를 방지하기 위해 주기적으로 반전될 필요가 있다. 예를 들어 각각의 필드 다음에 반전(소위 필드 반전)되거나, 또는 각각의 행이 또한 어드레스 지정된 후에 반전(소위 라인 반전)될 수 있다.
능동 매트릭스 디스플레이 장치의 전력 소모의 상당 부분은 비디오 정보를 비디오 신호 소스로부터 디스플레이 장치의 픽셀로 전달하는 것과 관련된다. 이러한 전력 성분은, 만일 디스플레이 장치의 픽셀이 정해지지 않은 시간 주기동안 비디오 신호를 저장할 수 있다면 감소될 수 있다. 이러한 경우, 새로운 비디오 정보를 이용한 픽셀의 어드레스 지정은, 픽셀의 디스플레이 출력(휘도) 상태의 변경이 필요하지 않을 때 중단될 수 있다.
종래에는 비디오 정보가 디스플레이 장치의 픽셀내에 저장되는 디스플레이가 제안되었었다. 예를 들어 US-A-4430648에서는, 능동 매트릭스 LC 디스플레이는 대체로 상기 디스플레이상의 화상을 유지하기 위해 주기적으로 리프레시되는 픽셀상의 전압을 이용하여 다이내믹 메모리와 유사한 방식으로 동작할 수 있다고 나타내고 있고, 상기 미국특허의 전체 내용은 참고자료로서 본 명세서에 구체화되어 있다. 이것은 디스플레이의 열 어드레스 지정 회로내에 감지 및 리프레시 회로를 통합시킴으로써 실현된다. 리프레시 동작을 하는 동안, 디스플레이 장치의 한 행의 픽셀로부터 대응하는, 관련된 열 전극으로 전하가 전달된다. 그 다음, 이러한 전하를 검출하고 픽셀의 상태를 판단하기 위해 감지회로가 사용된다. 다음에 리프레시 회로에 의해 동일한 픽셀에 이 정보가 다시 기록된다. 이러한 접근 방법의 한가지 단점은, 픽셀 커패시터에 비해 열 커패시터가 상대적으로 큰 값을 갖기 때문에 감지회로에 의해 검출되어야 하는 신호가 상대적으로 작아진다는 것이다. 이것은 감지회로의 설계를 어렵게 하고, 감지회로의 성능을 디스플레이 장치의 동작에 있어 중요한 영향을 미치게 한다. 특히, 디스플레이 장치는 전기 노이즈의 소스에 대해 민감해질 수 있다. 또한, 디스플레이 장치내 픽셀이 리프레시됨에 따라서, 디스플레이 장치의 열이 리프레시 회로에 의해 저장된 비디오 정보에 따라 구동된다. 열 커패시터의 충전 및 방전으로 디스플레이 장치의 전력이 소모될 것이다.
본 발명은 매트릭스 소자의 어레이를 포함하는 능동 매트릭스 어레이 장치에 관한 것으로, 특히 그 중 하나인, 매트릭스 소자가 디스플레이 픽셀을 포함하는 능동 매트릭스 장치, 특히 능동 매트릭스 액정 디스플레이 장치 및 능동 매트릭스 전기발광 디스플레이 장치에 관한 것이다.
도 1은 전형적인 공지된 AMLCD의 간략화된 개략도.
도 2 및 도 3은 본 발명에 따른 능동 매트릭스 장치의 2가지 실시예의 각각의 실시예에서 전형적인 픽셀 회로를 개략적으로 나타내는 도면.
도 4는 도 2 및 도 3의 픽셀의 기능부분을 개략적으로 나타내는 도면.
도 5는 리프레시 기능을 갖고, AMLED 디스플레이 장치와 같은 대안적인 종류의 디스플레이 장치에서도 사용하기에 적당한 추가적인 가능한 픽셀회로 장치를 나타내는 도면.
도 6은 복수의 2진수로 비디오 정보를 저장할 수 있는 다른 픽셀회로를 나타내는 도면.
도 7은 복수의 데이터 저장노드를 갖는 추가적인 픽셀회로를 나타내는 도면.
도 8은 복수의 데이터 저장노드를 갖는 또 다른 픽셀회로를 나타내는 도면.
도 9는 복수의 데이터 저장노드를 갖는 추가적인 픽셀회로를 나타내는 도면.
도 10은 복수의 데이터 저장노드를 갖는 또 다른 픽셀회로를 나타내는 도면.
도 11 및 도 12는 본 발명에 따른 예시적인 픽셀회로를 더 상세하게 나타내는 도면.
도 13은 도 11 및 도 12의 픽셀회로의 동작시 존재하는 전형적인 전압 파형을 나타내는 도면.
도 14는 본 발명에 따른 대안적인 픽셀회로를 나타내는 도면.
도 15 내지 도 17은 본 발명에서 사용하기에 적당한 리프레시 회로를 나타내는 도면.
도 18 내지 도 21은 복수의 데이터 저장노드를 갖는 실시예에서의 리프레시 장치를 나타내는 도면.
도 22 및 도 23은 직렬로 배치된 복수의 레지스터 유닛을 갖는 본 발명에 따른 장치를 나타내는 도면.
도 24는 도 22 및 도 23의 장치에서 사용된 신호를 나타내는 도면.
본 발명은 능동 매트릭스 어레이 장치, 및 특히 이러한 관점에서 개선된 능동 매트릭스 디스플레이 장치를 제공한다.
본 발명에 따르면, 데이터 또는 정보가 매트릭스 소자내 커패시터에 보유된 전하의 형태로 동적으로 저장되는 능동 매트릭스 장치가 제공되고, 상기 장치는 본 명세서에 기재된 바와 같이 하나 이상의 신규 특징 또는 이러한 특징들의 조합을 갖는다.
본 발명의 제 1 양상에 따르면, 능동 매트릭스 장치는 매트릭스 소자 어레이를 포함하고, 여기서 매트릭스 소자 각각은 커패시터상에 저장된 전하의 형태로 동적으로 데이터를 저장하기 위한 커패시터를 갖는 적어도 하나의 저장노드를 갖고, 상기 매트릭스 소자는 상기 저장노드에 저장된 데이터를 리프레시하는 리프레시 회로를 더 포함한다.
따라서, 매트릭스 소자(픽셀)가 저장된 비디오 정보를 리프레시하는 수단을 포함하는 능동 매트릭스 장치가 제공된다. 상기 리프레시 수단을 통해, 디스플레이 장치에서 픽셀의 디스플레이 출력(휘도)은 새로운 비디오 정보를 이용하여 어드레스 지정되지 않는 경우에도 유지될 수 있다. 전술한 US-A-4430648에 기재된 종류의 장치와 비교하여, 이러한 장치의 이점은, 그 출력 상태가 변경될 필요가 없는 경우에는 픽셀을 어드레스 지정할 필요가 없기 때문에 전력 소모가 감소될 수 있다. 특히, 열 전극의 정전용량의 결과로서 열 전극을 구동하는 임의의 회로에서발생하는 손실이 회피될 수 있다.
실시예에서, 리프레시 회로는 저장노드에 데이터를 저장하는 임시 저장회로 및 상기 임시 저장회로에 저장된 데이터에 따라 저장노드를 구동하는 저장노드 구동회로를 포함할 수 있다. 저장노드 구동회로는 임시 저장회로에 저장된 데이터의 반전값으로 저장노드를 구동하는 인버터를 포함할 수 있다. 이러한 방식에서, 저장노드에 저장된 데이터의 반전값은 저장노드가 리프레시될 때 얻어질 수 있다. 상기 반전값은, 액정의 장기적인 열화를 감소시키기 위해 액정 디스플레이 장치에서 특히 중요하다.
상기 리프레시 회로는 저장노드를 리프레시하도록 리프레시 회로를 활성화하기 위해 리프레시 라인에 의해 구동될 수 있다. 그 다음, 디스플레이 장치 실시예에서, 리프레시를 외부에서 제어함으로써, 내부적인 리프레시없이 디스플레이 장치를 동적으로 구동하는 제 1 모드, 및 디스플레이 장치가 리프레시 라인상의 주기적인 리프레시 신호에 반응하여 주기적으로 내부 리프레시 회로에 의해 리프레시되는 내부 저장노드에 저장된 정지 화상을 디스플레이하는 제 2 모드로 디스플레이 장치가 동작할 수 있다.
저장노드는 별개의 커패시터를 포함할 수 있다. 대안적 또는 추가적으로, 픽셀회로 소자에 데이터가 저장될 수 있다. 예를 들어, 액정 디스플레이의 경우, 픽셀을 구동하기 위해 사용되는 픽셀 전극의 커패시터상에 데이터가 저장될 수 있다.
실시예에서, 각각의 매트릭스 소자는 어드레스 라인에 의해 구동되고 열 라인과 데이터 저장노드 사이에 연결된 어드레스 스위치, 저장노드를 임시 저장회로와 연결하는 저장 스위치, 및 저장노드를 저장노드 구동회로와 연결하는 리프레시 스위치를 포함하며, 상기 저장 스위치 및 리프레시 스위치는, 저장 스위치가 열리고 리프레시 스위치가 닫히는 제 1 설정, 및 저장 스위치가 닫히고 리프레시 스위치가 열리는 제 2 설정 사이에서의 스위칭을 위해 공통 리프레시 라인과 연결되는 제어 단자를 갖는다. 상기 제 1 설정에서는 저장노드가 리프레시될 수 있고, 상기 제 2 설정에서는 저장노드상의 데이터가 임시 저장회로에 저장될 수 있다.
매트릭스 소자(픽셀)는 복수의 데이터 비트를 저장하기 위한 복수의 데이터 저장 커패시터를 포함할 수 있다. 이러한 방식으로, 데이터 저장 커패시터상에 저장된 정지 화상은 매트릭스 소자당 복수의 그레이 레벨 또는 컬러, 또는 모두를 가질 수 있다. 상기 커패시터는 예를 들어 액정 픽셀소자의 일부 또는 별개의 커패시터일 수 있다.
상기 장치의 각각의 행은 각각의 데이터 저장 커패시터와 연결된 복수의 어드레스 박막 트랜지스터를 제어하는 복수의 행 어드레스 라인에 의해 어드레스 지정되어, 하나 이상의 데이터 저장 커패시터를 선택할 수 있다. 대안적인 배치에서는 각각의 열에 복수의 열 어드레스 라인을 제공하여, 복수의 어드레스 박막 트랜지스터를 어드레스 지정할 수 있다.
복수의 어드레스 박막 트랜지스터는 선택 트랜지스터를 통해 열 라인과 연결된 공통 구동라인과 연결될 수 있고, 여기서 선택 트랜지스터는 선택 라인에 의해 제어된다. 모든 어드레스 박막 트랜지스터와 병렬로 열 라인을 연결하기 보다는,하나의 선택 트랜지스터를 열 라인과 연결함으로써, 어드레스 박막 트랜지스터는 열 라인의 정전용량의 부하로서 연결되지 않는다. 따라서, 열 라인은 구동하기가 더 용이하고/용이하거나 신속할 수 있다. 선택 트랜지스터는 어드레스 박막 트랜지스터 중의 하나 또는 분리된 트랜지스터일 수 있다.
선택된 데이터 저장 커패시터를 리프레시하기 위한 리프레시 회로가 공통 구동 라인에 연결되도록 리프레시 회로를 제어하기 위해 리프레시 라인이 제공될 수 있다.
리프레시 회로는 한 쌍의 교차-연결된 인버터를 포함할 수 있다.
실시예에서, 각각의 매트릭스 소자는 직렬로 연결된 복수의 레지스터 유닛을 포함하고, 각각의 레지스터 유닛은 데이터 저장노드를 포함하며, 후속되는 레지스터 유닛과 연결된 레지스터 유닛은 다음 레지스터 유닛을 구동하기 위한 구동수단을 포함한다. 일련의 레지스터 유닛을 따른 데이터 전송을 제어하기 위해 적어도 하나의 클럭 라인이 제공될 수 있다. 이러한 방식으로, 일련의 레지스터 유닛의 개시시 데이터 입력단에 데이터가 제공되고, 각각의 레지스터 유닛에 데이터가 기록될 때까지 일련의 레지스터 유닛을 통해 데이터가 전달되어, 복수의 데이터 저장노드를 어드레스 지정하기 위해 필요한 어드레스 또는 열 라인의 수를 감소시킬 수 있다. 데이터가 기록된 후, 상기 데이터는 필요에 따라 리프레시 회로에 의해 주기적으로 리프레시될 수 있다.
상기 구동수단은 또한 구동수단의 출력단을 저장노드에 다시 연결하여 리프레시 회로의 기능을 할 수도 있다. 상기 구동수단은 인버터일 수 있다. 이것은각각의 픽셀에 필요한 독립적인 요소들의 수를 감소시킨다.
본 발명은 또한 저장노드를 포함하는 매트릭스 소자를 구비하는 능동 매트릭스 장치를 작동하는 방법에 관한 것으로, 저장노드에 전하로서 화상 데이터를 저장하는 단계; 및 저장된 화상 데이터를 디스플레이하는 단계, 및 리프레시 회로로 하여금 저장노드에 저장된 화상 데이터를 리프레시하도록 하기 위해 매트릭스 소자내 리프레시 회로에 리프레시 신호를 주기적으로 인가하는 단계를 포함하는, 리프레시 모드로 능동 매트릭스 장치를 작동하는 단계를 포함하고, 한다.
상기 방법은, 새로운 비디오 정보를 이용하여 매트릭스 소자를 규칙적으로 어드레스 지정하고 상기 비디오 정보를 디스플레이함으로써, 능동 매트릭스 장치를 정상 모드로 작동시키는 단계를 더 포함할 수 있다.
본 발명의 추가적인 특징 및 이점은 첨부된 도면을 참조하여, 단지 예의 방법으로 주어진 다음의 바람직한 실시예의 설명을 읽음으로써 명확해질 것이다.
도면에서 동일하거나, 유사하거나, 또는 상응하는 부분을 나타내기 위해 동일한 참조번호를 사용한다.
도 1을 참조하면, 디스플레이 픽셀(10)의 행 및 열 매트릭스 어레이(NxM)를 포함하는 통상적으로 종래 형태인 AMLCD의 간략화된 개략적 회로도가 도시되어 있다. 디스플레이 픽셀 각각은 액정 디스플레이 소자(18), 및 스위칭 장치의 역할을 하는 관련 TFT(12)를 갖고, (M)행 및 (N)열 어드레스 전극(14,16)의 세트를 통해 어드레스 지정된다. 간단하게 하기 위해 여기서는 단 몇 개의 디스플레이 픽셀만 도시하였고, 실제로 수백개의 픽셀의 행 및 열이 있을 수 있다. 각각의 TFT(12)의 드레인은 각각의 열 및 행 어드레스 전극의 교점에 인접하여 배치되는 각각의 디스플레이 소자 전극과 연결되는 반면, 디스플레이 픽셀(10)의 각각의 행과 관련된 모든 TFT의 게이트는 동일한 행 어드레스 전극(14)과 연결되며, 디스플레이 픽셀의 각각의 열과 관련된 모든 TFT의 소스는 동일한 열 어드레스 전극(16)과 연결된다. 전극(14,16), TFT(12), 및 디스플레이 소자 전극은 모두 예를 들어 유리와 같은 동일한 절연기판상에 수용되고, 다양한 전도층, 절연층, 및 반도체층의 증착 및 포토리소그래피 패터닝과 관련된 공지된 박막 기술을 이용하여 제조된다. 어레이내 모든 디스플레이 소자에 공통인 연속적인 투명 전극을 수용하는 제 2 유리기판(도시되지 않음)은 기판(25)으로부터 간격을 두고 배치되고, 상기 2개 기판은 액정 물질이 포함될 밀폐 공간을 한정하기 위해 픽셀 어레이의 가장자리 주위에 함께 밀폐된다. 각각의 디스플레이 소자 전극은 공통전극의 겹침 부분 및 그 사이의 액정물질과 함께 광변조 LC 디스플레이 소자를 한정한다.
동작시, 선택(게이팅) 신호는, 행(1)부터 행(M)까지, 예를 들어 디지털 시프트 레지스터를 포함하는 행 구동회로(30)에 의해 차례로 각각의 행 어드레스 전극(14)에 인가되고, 데이터 신호는 선택 신호와 동기되어, 열 구동회로(35)에 의해 열 전극(16)에 인가된다. 각각의 행 전극(14)이 선택신호를 이용하여 어드레스 지정될 때, 상기 행 전극과 연결된 픽셀 TFT(12)는 온(on)되고, 그럼으로써 각각의 디스플레이 소자는 관련된 열 전극에 존재하는 데이터 신호의 레벨에 따라 충전된다. 한 행의 픽셀이 예를 들어 인가된 비디오 신호의 라인 주기에 대응하는 각각의 열 어드레스 주기(TL)로 어드레스 지정된 후, 관련된 TFT는 디스플레이 소자를 전기적으로 절연시키기 위해 선택 신호의 종료시 필드(프레임) 주기의 나머지 부분 동안 선택 신호의 종료시 오프(off)되어, 후속되는 필드 주기에서 다시 어드레스 지정될 때까지 그 디스플레이 출력을 유지하기 위해 인가된 전하가 저장된다는 것을 보장한다. 행(1)에서 행(M)까지의 어레이내 픽셀의 행 각각은 이러한 방식으로 각각의 연속적인 행 어드레스 주기(TL)에서 어드레스 지정되어, 한 필드 주기(Tf)에서 어레이로부터 디스플레이 영상을 만들도록 하며, 여기서 Tf는 M×TL과 동일하거나 또는 약간 크며, 이어서 연속되는 필드에 대해 상기 동작이 반복된다.
행 및 열 구동회로(30,35)의 동작 타이밍은 예를 들어 컴퓨터 또는 다른 소스로부터 얻어진 입력 비디오 신호로부터 유도된 타이밍 신호에 따라 타이밍 및 제어유닛(40)에 의해 제어된다. 이러한 입력 신호내 비디오 정보는 유닛(40)내 비디오 신호 처리회로에 의해 버스(31)를 통해 직렬 형태로 열 구동회로(35)에 공급된다. 이러한 회로는 행 주사와 동기하여 비디오 정보 신호를 샘플링하는 하나 이상의 시프트 레지스터/샘플링 및 보유회로를 포함하여, 픽셀 어레이의 동시적인 행 어드레스 지정에 적절한 직렬-병렬 변환을 제공한다. 입력 비디오 신호의 연속적인 필드에 따른 비디오 정보의 연속적인 필드는 연속적인 필드 주기에서 어레이의 픽셀 행을 반복적으로 어드레스 지정함으로써 어레이에 기록된다.
투과 동작 모드에서, 디스플레이 소자 전극은 ITO와 같은 광투과 전도성 물질로 형성되고, 각각의 디스플레이 소자는 예를 들어 백라이트로부터 한 측부로 향하는 광을 변조하는 기능을 하여, 어레이내 모든 픽셀 행을 어드레스 지정하여 만들어진 디스플레이 화상이 다른 측부로부터 보일 수 있도록 한다. 반사 동작 모드에서, 디스플레이 소자 전극은 광반사 전도물질로 형성되고, 공통전극을 지탱하는 기판을 통해 상기 장치의 앞면으로 들어오는 광은, 그 디스플레이 상태에 따라서 각각의 디스플레이 소자의 LC 물질에 의해 변조되고, 상기 기판을 통해 다시 반사되어, 시청자가 앞면에서 볼 수 있는 디스플레이 이미지를 생성한다.
알려진 실행에 이어서, 디스플레이 소자에 인가된 구동 전압의 극성은 예를 들어 매 필드 다음에 주기적으로 반전되어, LC 물질의 열화는 회피된다. 극성 반전은 또한 플리커 효과를 감소시키기 위해 매 행 이후마다 실행될 수 있다(행 반전).
이 장치에서는, 비디오 신호 소스로부터 디스플레이 픽셀까지 비디오 정보를 전달할 때 상당한 양의 전력이 소모된다. 디스플레이 장치가 노트북 컴퓨터 또는 이동전화와 같은 휴대형의 배터리 충전된 장비에서 사용되는 경우, 당연히 동작시 디스플레이 장치에 의해 소모되는 전력을 최소화하는 것이 바람직하다. 만일 픽셀이 단순히 동일한 정보를 계속해서 디스플레이하고, 그 디스플레이 출력에 대한 변경이 필요하지 않다면, 새로운 비디오 정보를 이용한 픽셀의 어드레스 지정이 정지되기 때문에, 픽셀이 정해지지 않은 주기동안 비디오 정보를 저장할 수 있다면 전력 소모가 감소될 수 있다.
전술한 바와 같이, US-A-4430648에서는, 비디오 정보가 픽셀내에 동적으로 저장되지만, 이것을 실현하기 위해 기재된, 열 구동회로내 감지 및 리프레시 회로의 사용과 관련된 방법은, 특히 이러한 회로의 설계 및 성능과 관련된 문제점을 발생시키고, 열 커패시터가 주기적으로 충전되고 방전되는 이러한 동작 방식은 필연적으로 전력을 소모하게 된다는 사실을 제시하였다.
이러한 단점은 디스플레이 장치의 픽셀내에 리프레시 회로를 제공함으로써, 적어도 어느 정도까지는 극복될 수 있다.
이러한 방법을 이용하고, 특히 AMLCD에 적용되는 바와 같은, 능동 매트릭스 장치를 포함하는, 본 발명에 따른 능동 매트릭스 장치의 실시예를 이제 상기 장치내의 일반적인 픽셀회로 배치를 개략적으로 나타내는 도 2 및 도 3을 참조하여 설명할 것이다.
각각의 경우에, 픽셀(10)은 2개의 회로 소자, 즉 어드레스 제어신호에 의해 선택되고 디스플레이 장치의 열 구동회로(35)에 의해 공급된 비디오 정보가 픽셀에 전달되도록 하는 스위치 장치(50), 및 리프레시 제어신호에 의해 활성화되고 저장된 비디오 정보에 있어서의 임의의 열화를 보정할 수 있는 리프레시 회로(51)를 포함한다. 스위치 장치(50)는 유사하게 TFT(12)를 포함할 수 있다. LC 디스플레이소자(18)는 다시 커패시터로 표시된다. 각각의 배치에서, 리프레시 회로(51)는 관련된 행 어드레스 전극(14) 옆으로 연장되는 보조 행 전극(52)을 통해 어드레스 지정된다.
픽셀(10)이 어드레스 지정되면, 디스플레이될 비디오 정보를 나타내는 전하는 디스플레이 소자 커패시터{액정 커패시터과 임의의 픽셀 저장 커패시터의 결합(도시되지 않음)}에 배치된다. 한 시간주기에 걸쳐서, 디스플레이 소자 커패시터는 방전할 것이고, 저장된 비디오 정보는 열화된다. 이것은 리프레시 회로를 주기적으로 작동시켜 비디오 정보를 복구함으로써 방지될 수 있다. 리프레시 회로의 기능 소자가 도 4에 표시되어 있다. 상기 회로의 제 1 부분은, 저장노드(디스플레이 소자 커패시터)가 리프레시되는 동안 비디오 정보를 보유하는 임시 데이터 저장회로(55)이다. 임시 저장회로의 출력은 저장노드 구동회로(56)에 공급된다. 이러한 회로는 저장노드상의 비디오 정보를 그 원래 상태로 복구한다.
리프레시 회로(51)의 기능이 저장노드상의 비디오 정보를 복구하는 것이지만, 이것이 반드시 저장노드의 전압, 또는 픽셀 커패시터상의 전하를 그 초기값으로 복구한다는 것을 의미하지는 않는다. 비디오 정보가 표시되는 방식을 수정하는 것이 적절할 수도 있다. 이것은 정보가 리프레시될 때마다, 또는 일부 다른 시간 간격으로 수행될 수 있다. 이것이 필요할 수 있는 경우의 한 예로, 도 2 또는 도 3에 도시된 픽셀 구조를 갖는 액정 디스플레이 경우가 있다. 저장된 비디오 정보는 또한 액정상의 구동전압을 나타낸다. 액정에 인가된 구동전압은 보통 주기적으로 반전되어, 액정 물질의 열화를 방지하도록 하고, 따라서, 저장노드구동회로(56)가 픽셀이 리프레시될 때마다 비디오 정보를 나타내는 전압을 반전하여 이러한 요구를 수용하도록 배치하는 것이 편리하다.
리프레시 기능을 포함한 픽셀회로에 대한 다른 가능한 배치가 도 5에 도시되어 있다. 이러한 예시에서, 분리된 디스플레이 소자 구동회로(58)는 비디오 정보가 저장되는 노드(59)인 데이터 저장노드와 디스플레이 소자(18) 사이에 삽입된다. 도시된 바와 같이, 데이터 저장 커패시터(72)는 이 노드와 관련된다. 이러한 형태의 픽셀 구조는 임의의 액정 디스플레이에 적용될 수 있지만, 비디오 정보를 나타내는 전하를 저장하기 위해 디스플레이 소자가 사용될 수 없는 상황에 가장 적절하다. 그러한 디스플레이의 한 예로는, 예를 들어 능동 매트릭스 폴리머 LED 또는 유기 LED(OLED) 디스플레이 장치와 같은 발광 다이오드를 이용하는 디스플레이 장치가 있다. 이러한 픽셀에 대한 대안적인 배치에서, 리프레시 회로의 임시 저장회로에 대한 입력은 디스플레이 소자 구동회로(58)의 출력으로부터 취해질 수 있다. 이것은 데이터 저장노드(59)로부터 취해진 신호를 버퍼링하는 이점을 갖는다.
지금까지 설명한 예시에서, 비디오 정보는 픽셀내 커패시터에 보유된 전하량의 형태로 저장된다고 가정되었다. 가장 단순한 경우에, 비디오 정보는 1비트의 디지털 데이터를 표시하고, 이것은 픽셀 출력이 밝은지 어두운지를 결정한다. 원칙적으로 비디오 정보가 취할 수 있는 값의 갯수는 증가된 전압 레벨의 수를 검출하고 복구(restore)할 수 있는 리프레시 회로를 구현함으로써 증가될 수 있다. 이것은 저장된 비디오 정보에 따라 복수의 그레이 레벨 중 한 레벨로 각각의 픽셀(10)이 설정되도록 한다.
그레이스케일 재생을 실현하기 위한 대안적인 방법은, 비디오 정보가 도 6에 표시된 바와 같이 복수의 2진수의 형태로 픽셀내에 저장되는 픽셀 설계를 이용하는 것이다. 이것은 예를 들어, 여기서 픽셀 커패시터(D0, D1, 및 D2)(18)로 표시된, 복수의 2진수 가중(binary weighted) 영역으로 디스플레이 소자 전극이 분할되는 액정 디스플레이가 될 수 있다. 서로 다른 디스플레이 소자 영역을 어두운 상태 또는 밝은 상태로 설정함으로써, 픽셀의 평균 휘도가 제어되어 그레이스케일을 생성할 수 있다. 상기 디스플레이 장치의 서브디스플레이 소자가 이전 도면에 표시된 픽셀 구조를 이용할 수 있지만, 서브픽셀 디스플레이 소자를 모두 리프레시하는데 하나의 리프레시 회로를 이용하여, 픽셀 회로가 복잡해지지 않도록 하는 것이 바람직하다. 이것은 리프레시 회로(51)와 서브디스플레이 소자 또는 데이터 저장노드 사이에 연결된 멀티플렉서(60)를 이용하여 실현될 수 있다. 이것을 수행할 수 있는 방법의 한 예가 도 6에 도시되어 있다. 이러한 경우, 항상 그럴 필요는 없지만, 서브디스플레이 소자를 어드레스 지정하는 동안 멀티플렉서가 또한 사용된다. 비디오 정보 비트 제어신호를 멀티플렉서(60)로 공급하기 위해 적어도 하나의 보조 행 전극(61)이 이용된다; 필요한 보조 행 전극의 수는 서브디스플레이 소자의 수에 달려있다.
멀티플렉서(60)의 삽입에 의한 리프레시 회로(51)의 공유는 또한 단일 저장노드를 각각 포함하는 픽셀 어레이까지 확장될 수 있다. 예를 들어 각각의 리프레시 회로(51)는 3개의 인접한 픽셀 그룹 사이에서 공유되어, 픽셀 회로의 전체 복잡성을 감소시키도록 할 수 있다. 상기 픽셀은 또한 열 전극과의 단일 연결을 공유하여, 도 6을 참조할 때 3개의 디스플레이 소자(18)가 3개의 서브-소자보다는 가능한 한 적색, 녹색, 청색 영상 정보를 나타내는 3개의 인접한 디스플레이 소자가 되도록 한다.
도 7은 각각의 픽셀내 다수의 커패시터(72)에 데이터를 전달하는 방법을 나타내는 한 실시예를 도시한다. 복수의 열 전극(16)은 각각의 TFT(12)를 통해 각각의 커패시터(72)와 연결되고, 상기 커패시터(72)는 분리된 커패시터 또는 액정 소자의 플레이트 커패시터와 같은, 회로내에 존재하는 커패시터일 수 있다. 각각의 픽셀은 리프레시 회로, 구동회로, 및 픽셀소자를 포함하는 디스플레이 회로(74)를 포함한다. 디스플레이 회로(74) 구현의 한 예시가 후술될 것이다. 사용시, 복수의 디지털 데이터 비트는 어드레스 라인(14)이 선택됨과 동시에 픽셀에 전달된다.
도 8은 복수의 어드레스 라인(14)이 복수의 박막 트랜지스터(12)를 독립적으로 제어하기 위해 각각의 행에 제공되는 대안적인 구동구조를 나타낸다. 사용시, 어드레스 라인(14)은 각각의 연속적인 비트를 순차적으로 픽셀에 전달하기 위해 각각 선택된다.
제 1 어드레스 라인(80), 제 2 어드레스 라인(81), 제 3 어드레스 라인(82), 및 제 4 어드레스 라인(83)은, 각각 제 1 커패시터(90), 제 2 커패시터(91), 제 3 커패시터(92), 및 제 4 커패시터(93)를 차례로 구동하는 각각의 TFT(12)를 구동한다.
도 9는 도 8의 배치가 수정된 대안적인 배치를 나타낸다. 어드레스 TFT(12) 중의 단 하나, 선택 트랜지스터(78)가 열 라인과 연결되고, 나머지 TFT는 선택 트랜지스터(78)와 직렬로 연결된다. 이러한 구조는 도 8의 예시와 비교할 때 열 정전용량을 상당히 감소시킨다. 초기에 제 1, 제 2, 제 3, 및 제 4 어드레스 라인(80,81,82,83)은 데이터를 전달하기 위해 모두 선택되고, 데이터는 열 라인(16)을 따라 공급되어 제 4 커패시터(93)에 기록된다. 다음, 제 4 어드레스 라인(83)은 선택 해제되고, 추가 데이터 비트가 열 라인(16)에 인가되어 제 3 커패시터(92)에 기록된다. 제 3 어드레스 라인(82)을 선택 해제한 후, 제 2 커패시터(91)가 기록될 수 있다. 마지막으로, 제 2 어드레스 라인(81)이 선택 해제되어, 제 1 어드레스 라인(80)만이 선택된 상태로 남겨질 수 있으며, 제 1 커패시터(90)에 데이터가 기록된다.
도 9의 배치의 단점은, 최종 데이터 저장 커패시터(93)가 모든 TFT(12)를 통해 직렬로 구동된다는 것이다. 이러한 어려움은 선택 TFT(78) 및 추가 선택 라인(76)을 제공함으로써 도 10에 도시된 실시예에서 다뤄진다. 상기 배치는 다시 단 하나의 TFT, 여기서는 선택 TFT(78)만이 열(16)과 연결되는 반면, 단 2개의 TFT는 커패시터와 열 라인 사이의 경로에 놓인다는 것을 보장한다.
리프레시 회로를 통합하는 능동 매트릭스 액정 디스플레이 장치를 위한 픽셀 회로의 2가지 예시를 도 11 및 도 12를 참조하여 이제 설명하여, 이러한 종류의 픽셀 회로 및 그 동작 방식을 더욱 상세하게 설명할 것이다. 상기 회로의 특징은, 새로운 비디오 정보를 이용하여 규칙적으로 어드레스 지정되고 완전 그레이스케일 성능을 갖는 정상 모드, 및 새로운 비디오 정보를 이용하여 어드레스 지정될 필요는 없지만 그레이 레벨의 수가 제한될 수 있는 리프레시 모드로 동작할 수 있다는것이다.
도 11 및 도 12에 도시된 픽셀 회로는 앞서 도 2 및 도 3에 각각 도시된 2개의 픽셀 구조의 구현을 나타낸다. 어드레스 지정 스위치(50)는 n형 TFT(T1)(12)으로 구성되고, 상기 픽셀은 행 어드레스 전극(14)을 고전압 레벨로 취하여 열 구동회로(35)로부터의 비디오 정보를 이용하여 어드레스 지정된다. 리프레시 회로(51)의 임시 저장회로(55)는 p형 TFT(T2)(62) 및 커패시터(Cinv)(66)로 구성된다. 이러한 커패시터는 상기 회로의 노드의 커패시터를 나타내고, 반드시 분리된 물리적 커패시터로서 구현될 필요는 없다. 상기 커패시터는 픽셀의 배치에서 발생되는 노드의 커패시터 및 저장노드 구동회로의 입력 커패시터로 간단하게 구성될 수 있다. T2(62)의 게이트는 리프레시 동작을 제어하는 리프레시 전극(52)과 연결된다. 저장노드 구동회로(56)는 TFT(T3)(63) 및 TFT(T4)(64)로 형성된 CMOS 인버터, 및 또한 리프레시 제어 신호라인(52)과 연결되는 출력 스위칭 트랜지스터(T5)(65)로 구성된다. CLC는 LC 디스플레이 소자(18)의 커패시터를 나타내고, CS는 디스플레이 소자 전극과 연결된 커패시터(72)의 저장 커패시터를 나타낸다.
간단히 말해서, 리프레시 동작은 다음과 같이 수행된다. 리프레시 제어신호는 보통 낮은 레벨에 있게 된다. 리프레시 동작을 개시하기 위해서, 리프레시 신호는 고전압 레벨로 취해진다. 상기 리프레시 신호는 노드 커패시터(Cinv)(66)로부터 픽셀 커패시터(18,72,CLC,CS)를 절연하는 트랜지스터(T2)(62)를 오프시킨다. 리프레시 프로세스를 개시할 때 픽셀 커패시터상에 존재하는 데이터 전압은 이제 리프레시 사이클 지속시간동안 Cinv(66)에서 유지된다. 인버터 회로는 그 출력단에서 전압을 생성하고, 상기 전압은 인버터 회로의 입력단에서 반전된 논리상태를 나타낸다. 리프레시 신호가 하이(high)가 되면, 출력 트랜지스터(T5)(65)를 온시키고, 따라서 픽셀 커패시터는 한 전압으로 충전되며, 상기 전압은 리프레시 동작의 개시시 존재하는 신호의 반전값을 나타낸다. 비디오 데이터를 나타내는 전압 레벨을 복구하는 인버터의 능력이란, 리프레시 주기의 개시시 존재하는 저장된 전압 레벨의 임의의 열화가 제거된다는 것을 의미한다.
도 13에 도시된 전압 파형에 의해 픽셀의 동작이 더 도시된다. 도 13은 디스플레이 장치의 한 열과 행(n,n+1)에서 2개의 수직으로 인접한 픽셀, 픽셀(n) 및 픽셀(n+1)과 관련된 픽셀 전압 파형 및 구동 파형을 나타낸다. 하나의 필드 주기동안 디스플레이내 모든 픽셀이 동일한 구동전압 극성을 이용하여 어드레스 지정되는 필드 반전 구동구조를 이용하여 디스플레이 장치가 초기에 어드레스 지정되는 것으로 가정한다. 또한, 액정에 필요한 구동전압의 일부가 디스플레이 장치의 공통전극에 인가된다고 가정한다(공통전극 구동구조). Vd는 열 전극(16)에 인가된 비디오 정보(데이터) 전압 신호 파형이다. Vs(n) 및 Vs(n+1)은 n번째 및 (n+1)번째 행 전극(14)에 각각 인가되는 행 구동전압 파형이다. Vr은 리프레시 전극(52)에 인가된 리프레시 신호 파형이다.
도 13은, 디스플레이 장치가 열 구동회로(35)에 의해 생성된 외부 비디오 구동신호를 이용하여 어드레스 지정되는 상태에서, 픽셀(10)이 내부적으로 리프레시되는 상태로 전이하여, 픽셀내에 이미 존재하는 비디오 정보를 유지하도록 하는 것을 나타낸다. 픽셀이 외부적으로 구동되는 주기동안, 열 전극(16) 전압은 변경되는 비디오 정보에 따라 스위칭된다. 디스플레이 장치가 일단 내부 리프레시 모드에 들어가면, 열 전극(16)은 더이상 스위칭될 필요가 없고, 예를 들어 접지되는 것과 같이 가까운 전위로 연결될 수 있다. 픽셀(10)이 외부적으로 어드레스 지정되는 필드의 종료 직후에, 제일 먼저 픽셀을 리프레시할 필요가 있고, 이것은 리프레시 제어전극(52)상의 전압(Vr)을 고전압 레벨로 취함으로써 실현된다. 이러한 예시에서, 디스플레이 장치의 리프레시 전극(52) 모두를 동일한 신호와 연결하는 것이 가능지만, 다른 경우에, 하나 이상의 신호를 제공할 필요가 있을 수도 있다. 디스플레이 장치의 공통전극(VCOM)에 인가된 구동전압은, 공통전극 구동구조가 정확하게 작동하도록 하기 위해 LC 픽셀 커패시터(18)가 충전되는 동안 스위칭되어야 한다. 따라서, 이러한 스위칭은 리프레시 주기동안 실행되어야 한다. 리프레시가 발생하기전에 공통전극 전위가 스위칭되지 않는다는 점이 중요한데, 그 이유는 상기 전위가 리프레시 회로의 입력단에 존재하는 전압을 변경할 것이고, 리프레시 회로가 비디오 정보의 상태를 검출하는 것이 더 이상 불가능하기 때문이다.
도 11 및 도 12에 도시된 픽셀 회로에서, 열 구동회로(35)에 의해 생성된 적절한 아날로그 전압을 인가함으로써 완전 그레이스케일 모드로 픽셀(10)을 작동하는 것이 가능하다. 이들 전압은 T4(64) 및 T3(63)으로 형성된 인버터 회로에 대한 입력단에 존재한다. CMOS 인버터의 입력단에 중간 전압 레벨이 인가되면, 회로의전원으로부터 상당한 전류가 들어올 수 있다. 그러나 이것은 디스플레이 장치의 전력 소모를 상당히 증가시키기 때문에 이점을 회피하는 것이 바람직하다. 이것을 회피하는 한가지 방법은 디스플레이 장치가 정상적인 그레이스케일 모드로 동작하고 있을 때 VDD와 VSS에 인가되는 전압을 동일하게 하는 것이다. 대안적으로, 하나 이상의 TFT는 인버터의 전원 라인과 직렬로 연결될 수 있고, 이들 TFT는 열 구동회로(35)에 의해 중간 전압이 픽셀에 공급될 때 오프된다.
도 14는 비-리프레시 그레이스케일 모드로 회로를 작동할 때 중간 입력 전압 레벨로 인한 인버터 회로의 전력 소모 증가 문제를 회피하기 위한 회로를 도시한다. 2개의 n형 TFT(180,182)는 리프레시 라인(52)에 의해 직접 제어되고, p형 TFT(63,64)와 직렬로 연결된다. 2개 n형 TFT(180,182)는 따라서 도 11의 TFT(T5)를 대신한다. n형 TFT(180,182)는 리프레시 신호가 하이일 때만 온되고, 픽셀이 그레이스케일 모드로 동작할 때는 온되지 않는다.
도 11, 도 12 및 도 14에 도시된 픽셀 회로의 추가적인 특징은, 리프레시 동작동안 열 전극(16)상의 비디오 데이터를 판독하는 것이 가능하다는 것이다. 이것은 리프레시 제어신호가 하이 레벨일 때 트랜지스터(T1)(12)를 온시킴으로써 실현된다.
도 11, 도 12, 및 도 14에 도시된 회로는 반전 형태이다. 즉, 디지털 데이터를 리프레시할 때 상기 데이터의 논리 상태가 반전된다. 이러한 반전을 수행하는 것이 항상 바람직하지는 않다. 이제 도 15 내지 도 17을 참조하여 다양한 비-반전 리프레시 구조를 논의할 것이다. 일반적으로, 이들 회로는, 데이터 저장 커패시터상의 전압으로 표시된 논리 레벨을 변경하지 않고, 데이터가 최종 리프레시되기 때문에 발생할 수 있는 전압 레벨에 있어서의 임의의 열화를 단순히 보정하기 때문에 전술한 반전회로와 다르다. 이것은, 통상적으로, 임시 저장회로가 필요하지 않다는 것을 의미하지만, 임시 저장회로가 사용가능하다면 여전히 사용될 수 있다는 것을 알 수 있다.
도 15는 간단한 비-반전 리프레시 회로를 나타낸다. 상기 회로는 TFT(12)를 통해 대응하는 데이터 저장노드(72)와 연결된 한쌍의 교차-연결된 CMOS 인버터(110,112)로 간단하게 구성된다. 제 1 CMOS 인버터(110)는 스위치(12)와 연결된 입력단, 및 제 2 CMOS 인버터(112)의 입력단과 연결된 출력단을 갖는다. 제 2 CMOS 인버터(112)의 출력단은 스위치(12)와 연결된다. 따라서, TFT(12) 중의 하나에 의해 형성된 하나의 스위치가 닫힐 때, 대응하는 저장노드(72)상의 데이터는 제 1 인버터(110) 및 제 2 인버터(112)를 구동하여, 저장노드(72)를 공칭 레벨까지 재충전하도록 한다.
도 16은 제 1 인버터(110) 및 제 2 인버터(112)의 대안적인 구현을 나타낸다. TFT(184)는, TFT(184)를 온시키고 교차-연결 인버터(110,112)에 전력을 공급하기 위해 리프레시하는 동안 낮은 레벨로 취해진 신호(/리프레시)에 의해 제어된다. 상기 트랜지스터(184)는 리프레시 동작이 수행되지 않았을 때 전원 라인(VDD,VSS) 사이의 전류 흐름이 최소화되게 한다.
도 15 및 도 16의 회로의 트랜지스터 크기 결정 및 설계는, 교차-연결된 인버터(110,112)가 데이터 저장노드(72)에 그 초기 상태를 부과하기보다는 데이터 저장노드의 논리 상태를 채택한다는 것을 보장하도록 선택된다.
도 17은 이러한 설계 구속을 완화시키는 대안적인 비-반전 리프레시 회로를 나타낸다. 제 2 인버터(112)는 스위치(12)와 연결되고, 따라서 추가 리프레시 라인(116)에 의해 제어되는 추가 리프레시 TFT(114)를 통해 저장노드(72)와 연결된다. 사용시, 추가 리프레시 라인(116)은 인버터(110,112)가 스위칭할 시간을 허용하는 스위치(12) 중의 하나를 닫은 후 어느 정도 지연하여 구동될 수 있고, 저장노드(72)를 구동하기 위해 출력단을 연결하기전에 제 2 인버터(112)의 출력단에서의 정확한 전압을 보장할 수 있다.
따로 저장된 다수의 비트를 갖는 픽셀 회로를 위한 리프레시 장치를 이제 설명한다. 각각의 비트에 분리된 리프레시 회로를 제공하는 것이 한 방법이다.
하나의 대안은 리프레시 회로를 멀티플렉싱하는 것이다. 도 6은 이러한 대안의 한 예시를 나타낸다. 도 18은 선택 TFT(78)에 의해 구동되는 동일한 구동라인(102)을 따라 각각의 TFT(12)와 연결된 리프레시 라인(52)에 의해 구동되는 리프레시 회로(51)를 갖는 도 10의 회로의 확장을 나타낸다. 디스플레이 회로(100)는 도 6 내지 도 10의 디스플레이 회로(74)와는 다르게, 리프레시 회로를 포함하지 않는다.
데이터 저장 커패시터(72)는, 대응하는 TFT(12)를 통해 커패시터(72) 중의 하나를 선택하기 위해, 선택 라인(76)을 비-선택 상태로 유지하고 어드레스 라인(14) 중의 하나를 선택함으로써, 개별적으로 리프레시될 수 있다. 다음, 리프레시 라인(52)은 리프레시 회로(51)가 커패시터 중의 선택된 하나를 리프레시하도록 하기 위해 선택될 수 있다. 다른 커패시터는 순차적으로 선택될 수 있다.
직접적으로, 또는 픽셀 구동회로에 의해 픽셀 소자에 구동신호를 제공하기 위해 디지털 데이터가 사용될 수 있다. 픽셀 구동회로는 D/A 컨버터 회로의 일부 형태를 포함할 수 있다. 픽셀 소자 또는 구동회로에 동시에 데이터가 전달될 수 있다. 예를 들어 각각의 픽셀내에 디지털-아날로그(D/A) 컨버터를 구현하는 방법을 포함한, 복수의 저장 비트가 픽셀의 그레이 레벨을 설정할 수 있는 복수의 방법이 있다.
그러나, 일부의 경우, 예를 들어 도 19에 도시된 회로를 이용하여, 픽셀 구동회로에 직렬형태로 데이터를 전달하는 것이 바람직할 수도 있다. 디스플레이 및 리프레시 회로(74)는 어드레스 라인(14)의 제어하에서 각각의 데이터 저장 커패시터(72)와 순차적으로 연결된다. 픽셀 소자 또는 픽셀 구동회로로 데이터를 전달하는 것과 동시에 리프레시 동작이 발생할 수 있다.
픽셀내에서의 멀티비트 리프레시의 특정예가 도 20에 도시되어 있고, 상기 예시에서는 4비트 직렬 전하 재분산 디지털-아날로그 변환을 이용한다. 구동 라인(102)은 제 1 보조 TFT(124) 및 인버터(120), 또한 제 2 보조 TFT(122)를 통해 액정 커패시터(18)과 연결된다. 제 1 보조 TFT(124) 및 제 2 보조 TFT(122)는 반대의 전도 형태를 갖고, 각각 리프레시 라인(52)과 연결된다.
사용시, 데이터 저장 커패시터(72) 중의 하나가 선택되고, 리프레시 라인(52)의 선택시 제 1 보조 TFT(124)는 인버터(120)를 통해 구동라인(102)을 액정 소자(18)와 연결한다. 리프레시 라인(52)이 선택 해제되면, 제 2 보조TFT(122)는 선택된 커패시터(72)를 리프레시하기 위해 다시 인버터(120)의 출력단을 연결한다. 상기 회로는 반전 리프레시 회로의 역할을 한다. 다수의 액정소자(18)의 추가적인 세부사항은 본 명세서에서 참조로 구체화된 US5448258 및 US5923311에 제공된다.
도 21은 멀티비트 리프레시 설계의 추가적인 예시, 이 경우 도 20의 직렬 설계와 다른 병렬 설계를 나타낸다. 각각의 커패시터(72)상의 전압에 의해 제어되는 스위칭 트랜지스터(138)는 제 1 가중 커패시터(130), 제 2 가중 커패시터(132), 제 3 가중 커패시터(134), 및 제 4 가중 커패시터(136)를 접지 라인(140)과 연결한다. 제 1 가중 커패시터(130), 제 2 가중 커패시터(132), 제 3 가중 커패시터(134), 및 제 4 가중 커패시터(136)는 각각 실질적으로 1:2:4:8의 비율로 정전용량을 갖고, 단위 정전용량은 부호(CC)로 지정될 수 있다. 제 1 내지 제 4 가중 커패시터(130,132,134,136)의 다른 종단은 액정소자(18)와 병렬로 연결된다. 리셋 라인(144)에 의해 제어되는 리셋 트랜지스터(142)는 고정된 전압 라인(140)을 액정 소자(18)와 연결한다.
사용시, 라인(140)은 기준전압(VREF)과 연결되고, 상기 전압은 편리하게 저장 커패시터(72)와 연결된 전압과 동일하면 편리하지만, 반드시 동일할 필요는 없다. 디스플레이의 공통전극(VCOM)에 장방형파가 인가된다. 공통전극상의 전압이 스위칭되기 직전에 디스플레이 소자상의 전압은 TFT(142)를 간단하게 온시킴으로써 라인(140)상의 전압 레벨과 동일한 레벨로 리셋된다. 공통전극 전압(VCOM)이 스위칭되면, 액정소자(18)상에 나타나는 전압은 액정 커패시터(18)에 의해 형성되는 전위 분배기 및 선택된 가중 커패시터(130,132,134,136)의 병렬 결합에 의해 결정된다. 따라서, 디스플레이 소자(18)상에 나타나는 공통전극 전압 변경의 일부는 TFT(138)의 전도 상태 및 커패시터(72)에 저장된 디지털 데이터의 값에 달려있다. 공통전극 전압(VCOM)이 그 초기값으로 다시 스위칭되기 직전에 디스플레이 소자 전압이 TFT(142)를 이용하여 다시 리셋될 때까지 디스플레이 소자상에서 상기 전압이 유지될 것이다. 따라서, 선택된 가중 커패시터의 전체 정전용량은 가중 커패시터 중 하나 또는 전부를 선택함으로써 CC와 15CC사이에서 변경될 수 있다.
도 22 및 도 23은 시프트 레지스터 유사 구조를 이용한 대안적인 방법을 이용하는 한 실시예를 나타낸다. 도 22는 단일 레지스터 유닛을 나타내고, 도 23은 이러한 4개의 회로가 서로 연결된 실시예를 나타낸다.
도 22에 도시된 바와 같이, 레지스터 유닛(170)은 제 1 클럭(162)에 의해 제어되는 제 1 TFT(152)와 연결된, 커패시터(72)에 대한 데이터 입력단(156)을 갖고, 상기 데이터 입력단은 제 2 TFT(154) 및 인버터(150)를 통해 출력단(160)과 차례로 연결된다. 출력단(160)은 리프레시 데이터 라인(158), 및 리프레시 라인(52)에 의해 제어되는 리프레시 트랜지스터(50)를 통해 커패시터(72)와 다시 차례로 연결된다.
도 23은 공통 제 1 클럭(162), 제 2 클럭(164), 및 리프레시 라인(52)과 직렬로 함께 연결되는 4개의 유닛(170)을 나타낸다.
사용시, 데이터 입력단(156)은 열 전극과 연결될 수 있다. 제 1 클럭(162)은 제 1 TFT(152)를 통해 데이터 입력단(156)상의 데이터를 커패시터(72)에 인가하기 위해 선택된다. 제 2 클럭(164)은 상기 신호를 제 2 TFT(154) 및 인버터(150)를 통해 다음 유닛으로 전달하기 위해 선택될 수 있다.
만일 유닛(170)의 체인을 통해 충분히 신속하게 데이터가 전달되지 않는다면, 커패시터(72)상의 신호를 인버터(150)의 입력단으로 전달하기 위해 제 2 클럭(164)을 주기적으로 펄스하여 데이터를 리프레시할 필요가 있다. 그 후, 커패시터(72)상의 신호를 반전하기 위해 인버터(150)로부터의 출력 신호를 리프레시 라인(158)과 리프레시 TFT(50)로 통과시키도록 리프레시 신호가 하이가 된다.
이러한 배치에서의 전송 파형이 도 24에 도시되어 있다. 입력 단계(172)에서, 데이터는 순차적으로 커패시터(72)상에 전달된다. 저장 단계(174)에서, 데이터는 커패시터상에 남아있고, 주기적으로 리프레시된다.
정지 모드에서, 어레이내 일부 픽섹은 픽셀내에 저장된 데이터를 이용하여 작동시키고, 다른 픽셀은 외부 신호 소스에 의해 공급된 데이터를 이용하여 동시에 작동시키는 것도 가능하다. 이것은 적절한 신호를 이용하여 디스플레이를 간단하게 구동시킴으로써 픽셀 회로를 수정할 필요없이 실현될 수 있다. 이러한 방법은 전력 소모를 최소화할 수 있다.
예를 들어, 디스플레이의 일부가 동화상을 나타내는 동안, 디스플레이의 나머지 부분은 정지 배경을 나타낼 수 있다. 외부 비디오 소스는 동화상을 나타내는 화상 영역에 대해서만 디스플레이에 데이터를 제공할 필요가 있어서, 전력을 절약할 수 있다.
픽셀 회로를 수정하고, 픽셀의 리프레시 제어 입력과 연결함으로써, 서로 다른 디스플레이 영역이 서로 다른 모드로 동작하도록 배치할 수 있다. 예를 들어, 중심 영역은 동화상을 디스플레이할 수 있고, 가장자리 영역은 픽셀내에 저장된 정지화상을 디스플레이할 수 있다.
다른 픽셀 회로는 또한 픽셀 또는 픽셀 그룹내 데이터의 리프레시를 구현하기 위해 사용될 수 있다. 예를 들어 CMOS 인버터는 클럭된 CMOS 인버터, 비율(ratioed) NMOS 또는 PMOS 인버터, 또는 무-비율(ratioless) NMOS 또는 PMOS 인버터로 교체될 수 있다. 리프레시 동작을 수행하는 다른 방법 또한 생각할 수 있는데, 예를 들어 데이터 저장노드가 미리 충전된 다음, 적절하다면, 방전되는 구조가 있다. 다수의 픽셀 전압 레벨의 감지 및 리프레시 또한 가능하다.
제안된 리프레시 회로-장착 픽셀은 매트릭스내에 정보를 저장할 필요가 있는 다른 능동 매트릭스 어레이 장치에 적용될 수 있다. 디스플레이 장치에 있어서의 적용은, 상기 방법이, 저전력 소모가 요구될 때 새로운 비디오 정보를 이용한 디스플레이 소자의 어드레스 지정을 중단할 수 있기 때문에 더욱 유리하다.
상기한 바와 같이, 상기 원리는, 예를 들어 본 명세서에서 참고자료로서 그 내용이 병합된 EP-A-1116205(PHB 34351)에 기재된 장치와 같은 능동 매트릭스 LED 디스플레이 장치, 및 일렉트로크로믹(electrochromic), 전기이동(electrophoretic), 및 전기발광 디스플레이 장치와 같은 다른 종류의 능동 매트릭스 장치에서도 사용될 수 있다.
디스플레이 픽셀과 관련하여 전술된 바와 같은 동일한 종류의 이론은 매트릭스 소자내에 데이터가 저장되는 다른 매트릭스 어레이 장치에서 유리하게 사용될 수 있다.
예를 들어 전기기계식 액추에이터의 어레이는 전술한 방식으로 어레이 소자내에 집적된 리프레시 회로에 의해 제공되는 장기간 데이터 저장 성능으로부터 유사하게 이익을 얻을 수 있다.
유사하게, 능동 매트릭스 변환기(transducer) 장치도 이익을 얻을 수 있다.
상기 방법은 또한, 예를 들어 각각의 센서 소자의 출력이 약간 늦은 시간에 판독되기전에 바람직하게 상기 장치내에 국부적으로 저장될 수 있는 감지소자 어레이를 포함하는 센서에 적용될 수 있다. 감지소자내에 국부 리프레시 회로를 삽입함으로써, 어레이 소자로부터의 감지 동작과 데이터 판독 사이의 시간이 더 이상 제한되지 않는다. 상기 장치의 예로는 예를 들어 US-A-5349174에 기재된 바와 같은 광 화상 감지 어레이장치, 및 US-A-5325442에 기재된 바와 같은 정전용량형 지문 감지장치가 포함되고, 상기 미국특허 모두의 내용은 본 명세서에서 참고자료로서 병합되어 있다.
본 명세서로부터 수많은 다른 수정 및 변경이 당업자에게 명백할 것이다. 상기 수정 및 변경은 해당 기술분야에서 이미 공지되고 본 명세서에 이미 개시된 특징 대신, 또는 상기 특칭에 추가하여 사용될 수 있는 다른 특징을 포함할 수 있다.
전술한 바와 같이, 본 발명은 매트릭스 소자의 어레이를 포함하는 능동 매트릭스 어레이 장치에서 이용가능하다.

Claims (17)

  1. 매트릭스 소자 어레이를 포함하는 능동 매트릭스 장치에 있어서, 상기 매트릭스 소자는 커패시터에 저장되는 전하의 형태로 동적으로 데이터를 저장하는 커패시터를 갖는 적어도 하나의 저장노드를 각각 구비하고, 상기 저장노드에 저장된 데이터를 리프레시하는 리프레시 회로를 더 포함하는, 능동 매트릭스 장치.
  2. 제 1항에 있어서, 상기 리프레시 회로는, 적어도 하나의 저장노드에 데이터를 저장하는 임시 저장회로 및 상기 임시 저장회로에 저장된 데이터에 따라 상기 저장노드를 구동하는 저장노드 구동회로를 포함하는, 능동 매트릭스 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 저장노드 구동회로는, 상기 임시 저장회로에 저장된 데이터의 반전값을 이용하여 적어도 하나의 저장노드를 구동하는 인버터를 포함하는, 능동 매트릭스 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 저장노드를 리프레시하기 위해 상기 리프레시 회로를 활성화하는 리프레시 라인을 더 포함하는, 능동 매트릭스 장치.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 또는 각각의 저장노드는커패시터를 포함하는, 능동 매트릭스 장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 각각의 매트릭스 소자는, 어드레스 라인에 의해 제어되고 열 라인과 적어도 하나의 데이터 저장노드 사이에 연결된 어드레스 스위치, 상기 저장노드를 상기 임시 저장회로와 연결하는 저장 스위치, 및 상기 저장노드를 상기 저장노드 구동회로와 연결하는 리프레시 스위치를 포함하고, 상기 저장 스위치 및 상기 리프레시 스위치는, 상기 저장 스위치가 열리고 상기 리프레시 스위치가 닫히는 제 1 설정 및 상기 저장 스위치가 닫히고 상기 리프레시 스위치가 열리는 제 2 설정 사이를 스위칭하기 위해 공통 리프레시 라인과 연결된 제어 단자를 갖는, 능동 매트릭스 장치.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 매트릭스 소자는 매트릭스 소자당 복수의 데이터 비트를 저장하는 복수의 데이터 저장 커패시터를 각각 포함하는, 능동 매트릭스 장치.
  8. 제 7항에 있어서, 하나 이상의 상기 데이터 저장 커패시터를 선택하기 위해 각각의 데이터 저장 커패시터와 연결된 복수의 어드레스 박막 트랜지스터를 제어하는 복수의 행 어드레스 라인을 포함하는, 능동 매트릭스 장치.
  9. 제 8항에 있어서,
    상기 복수의 어드레스 박막 트랜지스터는 선택 트랜지스터를 통해 상기 열 라인과 연결된 공통 구동라인과 연결되고, 상기 선택 트랜지스터는 선택라인에 의해 제어되는, 능동 매트릭스 장치.
  10. 제 9항에 있어서, 선택된 데이터 저장 커패시터를 리프레시하기 위해 상기 리프레시 회로를 상기 공통 구동라인과 연결하도록 상기 리프레시 회로를 제어하는 리프레시 라인을 더 포함하는, 능동 매트릭스 장치.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    상기 리프레시 회로는 한쌍의 교차-연결 인버터를 포함하는, 능동 매트릭스 장치.
  12. 제 7항에 있어서,
    각각의 매트릭스 소자는 직렬로 연결된 복수의 레지스터 유닛을 포함하고, 각각의 레지스터 유닛은 데이터 저장노드를 포함하며, 후속되는 레지스터 유닛과 연결된 레지스터 유닛은 그 다음 레지스터 유닛을 구동하는 구동수단을 포함하고,
    상기 일련의 레지스터 유닛을 따른 데이터 전송을 제어하기 위해 적어도 하나의 클럭 라인이 제공되는, 능동 매트릭스 장치.
  13. 제 12항에 있어서, 각각의 레지스터 유닛에서, 상기 구동수단의 출력은 상기저장노드에 저장된 데이터를 리프레시하기 위해 상기 저장노드에 다시 연결되어, 상기 구동수단이 상기 리프레시 회로를 구성하도록 하는, 능동 매트릭스 장치.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서,
    상기 매트릭스 소자는 상기 데이터 저장노드에 저장된 데이터에 따라 화상 픽셀을 디스플레이하는 디스플레이 픽셀인, 능동 매트릭스 장치.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    상기 매트릭스 소자는 액정을 제어하는 픽셀전극인, 능동 매트릭스 장치.
  16. 커패시터형 저장노드를 포함하는 매트릭스 소자를 갖는 능동 매트릭스 장치를 작동하는 방법으로서,
    화상 데이터(image data)를 전하로서 상기 저장노드에 저장하는 단계; 및
    상기 저장된 화상 데이터를 디스플레이하는 단계 및 리프레시 회로로 하여금 상기 저장노드에 저장된 화상 데이터를 리프레시하도록 하기 위해 상기 매트릭스 소자내 상기 리프레시 회로에 리프레시 신호를 주기적으로 인가하는 단계를 포함하는, 리프레시 모드로 상기 능동 매트릭스 장치를 작동하는 단계를 포함하는, 능동 매트릭스 장치의 작동방법.
  17. 제 16항에 있어서, 새로운(fresh) 비디오 정보를 이용하여 매트릭스 소자를규칙적으로 어드레스 지정하는 단계 및 상기 비디오 정보를 디스플레이하는 단계를 포함하는, 정상 모드로 상기 능동 매트릭스 장치를 작동하는 단계를 더 포함하는, 능동 매트릭스 장치의 작동방법.
KR1020037003508A 2001-07-13 2002-07-12 능동 매트릭스 어레이 장치 KR100879769B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0117070.3 2001-07-13
GBGB0117070.3A GB0117070D0 (en) 2001-07-13 2001-07-13 Active matrix array devices
GB0125968.8 2001-10-30
GBGB0125968.8A GB0125968D0 (en) 2001-07-13 2001-10-30 Active matrix array devices
PCT/IB2002/002959 WO2003007286A2 (en) 2001-07-13 2002-07-12 Active matrix array devices

Publications (2)

Publication Number Publication Date
KR20040010522A true KR20040010522A (ko) 2004-01-31
KR100879769B1 KR100879769B1 (ko) 2009-01-21

Family

ID=9918407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003508A KR100879769B1 (ko) 2001-07-13 2002-07-12 능동 매트릭스 어레이 장치

Country Status (2)

Country Link
KR (1) KR100879769B1 (ko)
GB (2) GB0117070D0 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866710B2 (en) 2008-12-17 2014-10-21 Japan Display Inc. Liquid crystal display panel and electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866710B2 (en) 2008-12-17 2014-10-21 Japan Display Inc. Liquid crystal display panel and electronic device
US9417495B2 (en) 2008-12-17 2016-08-16 Japan Display, Inc. Liquid crystal display panel and electronic device

Also Published As

Publication number Publication date
KR100879769B1 (ko) 2009-01-21
GB0125968D0 (en) 2001-12-19
GB0117070D0 (en) 2001-09-05

Similar Documents

Publication Publication Date Title
US7230597B2 (en) Active matrix array devices
US6897843B2 (en) Active matrix display devices
US6965366B2 (en) System and method for driving an electro-optical device
JP5019668B2 (ja) 表示装置及びその制御方法
KR100516238B1 (ko) 표시 장치
US7583259B2 (en) Power consumption of display apparatus during still image display mode
JP4560275B2 (ja) アクティブマトリクス型表示装置とその駆動方法
US7948461B2 (en) Image display device
EP1020840A1 (en) Electrooptic device and electronic device
US20020063671A1 (en) Active matrix liquid crystal display devices
JP2004094058A (ja) 液晶表示装置および液晶表示装置の駆動方法
KR100726052B1 (ko) 전기 광학 장치 및 그의 구동 방법, 디지털 구동 액정 표시 장치, 전자 기기 및 프로젝터
JP2009036945A (ja) 走査線駆動回路、電気光学装置及び電子機器
KR20050014116A (ko) 액정표시장치 및 그 구동방법
JP2007094262A (ja) 電気光学装置及び電子機器
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
JP4957169B2 (ja) 電気光学装置、走査線駆動回路および電子機器
JP2001159883A (ja) 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
US8736591B2 (en) Display device using pixel memory circuit to reduce flicker with reduced power consumption
KR100879769B1 (ko) 능동 매트릭스 어레이 장치
JP2002162947A (ja) 表示装置
JP5386441B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP2005308942A (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee