KR20040009350A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20040009350A
KR20040009350A KR1020020043273A KR20020043273A KR20040009350A KR 20040009350 A KR20040009350 A KR 20040009350A KR 1020020043273 A KR1020020043273 A KR 1020020043273A KR 20020043273 A KR20020043273 A KR 20020043273A KR 20040009350 A KR20040009350 A KR 20040009350A
Authority
KR
South Korea
Prior art keywords
bump
semiconductor package
substrate
bumps
semiconductor
Prior art date
Application number
KR1020020043273A
Other languages
English (en)
Other versions
KR100900480B1 (ko
Inventor
이상균
이봉희
박광석
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020043273A priority Critical patent/KR100900480B1/ko
Publication of KR20040009350A publication Critical patent/KR20040009350A/ko
Application granted granted Critical
Publication of KR100900480B1 publication Critical patent/KR100900480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 일측면에 복수개의 본딩 패드들이 형성되고, 각 본딩 패드의 중앙부가 노출되도록 그 가장자리에 패시베이션막이 형성되며, 노출된 각 본딩 패드상에 소정높이로 범프가 형성된 적어도 하나의 반도체 칩; 및 각 범프와 대응되게 삽입부들이 형성되고, 각 삽입부를 통하여 삽입된 범프와 리벳결합되는 단자들을 구비하는 기판;을 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 칩과 기판간의 접속구조가 개선된 반도체 패키지에 관한 것이다.
반도체 소자를 기판에 전기적으로 접속하는 방식에는 금속 와이어를 이용하는 와이어 본딩에 의한 접속방식이 일반적이다. 그러나, 반도체 소자의 성능이 월등히 향상되어 주파수가 높고 소형화되어감에 따라 반도체 소자의 입출력 수를 증가시키고, 접속 밀도를 보다 높인 연결방식이 요구되었다. 이러한 고기능과 고밀도 실장에 대한 요구가 더욱 가속화됨에 따라 이에 부응하기 위하여 플립 칩(Flip chip) 본딩 기술이 등장하게 되었다.
플립 칩 본딩 방식은 전기적 성능이 우수하고 제품의 크기를 획기적으로 줄일 수 있는 장점을 가지고 있어 최근 다양하게 개발되고 있는 데, 이는 칩의 알루미늄 패드 위에 기판과의 접속단자로 연결시킬 수 있는 금속 매개물로서 범프를 형성하고, 이를 기판상의 회로와 열압착 후에 접착제를 도포하거나,ACF(Anisotropic Conductive Film)나 NCP(Non Conductive Paste) 등을 이용하여 연결하는 방식이다. 여기서, 범프는 주로 솔더 범프, 무전해 도금 범프, 골드 스터드(gold stud) 범프 등의 기술에 의해 형성되어지고 있다.
솔더 범프 기술에 의한 범프는 증착법, 전기 도금법(electroplating), 스크린 프린팅법 등에 의해 형성될 수 있는데, 이 중 증착법은 금속을 증기화시켜 범프를 형성시키는 방식으로서, 고핀수의 제품에 적용할 수 있는 장점을 가지고 있지만, 가격이 비싸고 다양한 재질의 범프를 형성할 수 없다는 단점을 가지고 있다.
전기 도금법은 알루미늄 패드가 형성되어 있는 반도체 위에, 알루미늄 패드가 선택적으로 개방되도록 패시베이션(passivation)막을 형성한 다음, 그 상부로 구리(Cu) 등을 증착 또는 스퍼터링(sputtering)하여 확산 장벽층인 UBM(Under Bump Metallurgy)층을 형성하며, 그 위에 알루미늄 패드에 대응되도록 개방된 포토 레지스트막을 형성하고, 그 위에 전기도금의 방법으로 금속 범프를 형성한다. 이렇게 금속 범프를 형성한 후에는 포토 레지스트막을 식각에 의해 제거한다. 이렇게 제조되는 전기 도금법에 의한 범프의 형성은 사진 공정, 도금 공정, 식각 공정 등 복잡한 공정을 거쳐야 하고, 이에 따라 범프의 제조가격이 비싼 단점이 있다.
무전해 도금 범프의 형성방법을 살펴보면, 알루미늄 패드가 형성되어 있는 칩의 상부에 패드가 노출되도록 패시베이션막을 형성하고, 노출된 패드의 표면을 활성화 처리해 준다. 활성화 처리를 행한 표면 활성층 위에 니켈(Ni) 범프를 무전해 도금으로 형성하고, 그 위에 금(Au)을 도금하는 것이다. 이 무전해 도금 범프 기술은 도금되는 금속으로부터 금속 이온을 제거하기 위하여 산화/환원반응을 이용하는 것으로, 도금층 제조에 있어서 전기도금과 같이 고가의 도금장치를 필요로 하지 않고, 간단한 조작에 의해 범프를 형성할 수 있으며, 편평도가 전기도금으로 형성한 범프보다 우수하다는 장점을 가지고 있어 최근 많이 사용되는 방법이다. 그러나, 이러한 무전해 도금 범프 기술도 미세 패턴이 적용된 칩에 있어서는 범프 형성에 제한이 있으므로, 중핀수 또는 저핀수의 칩에 주로 사용된다.
한편, 상기한 솔더 범프, 무전해 도금 범프 기술의 문제점들을 해결하기 위한 것으로서, 골드 스터드(gold stud) 범프 기술이 개발되었다. 이 골드 스터드 범프는 알루미늄 패드상에 볼을 형성하고 볼 상부의 와이어를 절단하여 형성되는데, 이 골드 스터드 범프 방식은 와이어 본딩 방식과 유사한 공정으로 이루어지므로 반도체 제조공정에서 사용되는 장비를 그대로 이용을 할 수 있어서 별도의 추가적인 설비를 필요로 하지 않는다는 장점이 있다.
도 1에는 종래의 반도체 패키지에 있어서, 솔더 범퍼와 리드간의 접속구조가 도시되어 있다.
도면을 참조하면, 반도체 칩(11) 상에 알루미늄 패드(12)가 형성되고, 상기 반도체 칩(11)의 표면을 보호하기 위한 패시베이션막(13)이 형성되어 있다. 그리고, 상기 알루미늄 패드(12)와 연결되도록 솔더 범프(14)가 형성되어 있다. 상기 솔더 범프(14)는 공융 범프(eutectic solder, 15)에 의해 기판에 마련된 리드(16)에 대해 접합됨으로써 반도체 칩(11)과 기판이 접속되어진다.
그런데, 공융 솔더를 이용하여 솔더 범프를 리드에 접합시키는 방식은, 공융 솔더가 비록 접합력이 높다고는 하지만 사용하는 과정에 있어서 플럭스(flux)를 필요로 하고, 이에 따라 마지막 공정에서 플럭스를 세정하는 공정이 추가되므로 공정이 복잡해지고 제조 단가가 올라가는 단점이 있다.
도 2에는 종래의 반도체 패키지에 있어서, 골드 스터드 범프와 리드간의 접속구조가 도시되어 있다.
도면을 참조하면, 반도체 칩(21) 상에 알루미늄 패드(22)가 형성되고, 상기 반도체 칩(21)의 표면을 보호하기 위한 패시베이션막(23)이 형성되어 있다. 그리고, 상기 알루미늄 패드(22)와 연결되도록 골드 스터드 범프(24)가 형성되어 있다. 상기 골드 스터드 범프(24)는 기판의 리드(25)상에 형성된 도금층(26)과 접합되어진다. 상기 범프(24)와 리드(25) 사이의 접합성을 높이기 위하여 솔더를 프린팅하거나 ACF 또는 NCP와 같은 폴리머 접착제가 사용될 수도 있다. 상기와 같은 방식에 의해 반도체 칩과 기판간에 접속이 이루어질 수 있다.
그런데, 종래의 골드 스터드 범프 방식은 기존의 와이어 본딩 장비가 가지는 기능을 그대로 이용하여 범프의 형성이 가능하고, 또한 기존의 반도체 조립공정에서 사용되는 장비를 그대로 사용이 가능하기 때문에 별도의 투자비가 필요없다는 장점은 있으나, 범프와 리드와 접속을 위해서는 별도의 ACF 또는 NCP 같은 폴리머 접착제를 사용하여야 한다. 이러한 별도의 추가공정은 제조비용을 상승시키는 단점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 범프와 단자간의 접속력을 높이기 위한 별도의 접착제와 같은 수단을 필요로 하지 않으며, 접속상태도강건하게 할 수 있는 반도체 패키지를 제공하는데 있다.
도 1은 종래의 반도체 패키지에 있어서, 솔더 범프와 리드간의 접속구조가 도시되어 있다.
도 2는 종래의 반도체 패키지에 있어서, 골드 스터드 범프와 리드간의 접속구조가 도시되어 있다.
도 3은 본 발명의 제1 실시예에 따른 반도체 패키지를 도시한 단면도.
도 4는 도 3에 있어서, 범프와 리드간의 접속구조의 일예를 도시한 부분단면도.
도 5는 도 3에 있어서, 범프와 리드간의 접속구조의 다른 예를 도시한 부분단면도.
도 6은 본 발명의 제2 실시예에 따른 반도체 패키지를 도시한 단면도.
도 7은 본 발명의 제3 실시예에 따른 반도체 패키지를 도시한 평면도.
도 8은 도 7에 있어서, Ⅷ-Ⅷ선을 따라 절단한 단면도.
도 9는 본 발명의 제4 실시예에 따른 반도체 패키지를 도시한 단면도.
도 10은 도 9에 있어서, 범프와 탭 테이프간의 접속구조를 확대도시한 단면도.
〈도면의 주요 부호에 대한 간단한 설명〉
31,61a,61b,71,91..반도체 칩32,62a,62b,72,92..본딩 패드
33,63,73,93..패시베이션막34,64,74,94..범프
35,65..리드프레임36,66..리드
38,41,67,96..삽입부75..플렉시블 서킷
95..탭 테이프98..스티프너
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는,
일측면에 복수개의 본딩 패드들이 형성되고, 상기 각 본딩 패드의 중앙부가 노출되도록 그 가장자리에 패시베이션막이 형성되며, 노출된 각 본딩 패드상에 소정높이로 범프가 형성된 적어도 하나의 반도체 칩; 및
상기 각 범프와 대응되게 삽입부들이 형성되고, 상기 각 삽입부를 통하여 삽입된 범프와 리벳결합되는 단자들을 구비하는 기판;을 포함하여 된 것을 특징으로 한다.
상기 기판은 리드프레임인 것이 바람직하다.
상기 기판은 가장자리 주변에 삽입부들이 위치되고, 중앙에는 상기 관통공들로부터 전기적으로 연결되는 랜드부들이 마련된 플렉시블 서킷인 것이 바람직하다.
상기 기판은 가장자리에 비어홀들이 형성된 탭 테이프인 것이 바람직하다.
이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 3에는 본 발명의 제1 실시예에 따른 반도체 패키지가 도시되어 있다.
도면을 참조하면, 반도체 패키지(30)는 반도체 칩(31)과 기판인 리드 프레임(35)을 포함하여 구성된다.
상기 반도체 칩(31)의 하부면에는 복수개의 본딩 패드들(32)이 마련되어 있으며, 상기 본딩 패드(32)는 알루미늄(Al)으로 형성될 수 있다. 상기 본딩패드(32)의 가장자리로는 이를 보호하기 위한 패시베이션막(33)이 형성되어 있으며, 본딩 패드(32)의 중앙부가 노출될 수 있도록 되어 있다.
상기 본딩 패드(32)상에 범프(34)가 형성되어진다. 상기 범프(34)는 골드 스터드 범프로서, 기존의 와이어 본딩 방식과 유사한 공정으로 이루어질 수 있다. 즉, 와이어 본딩용 장치를 이용하여 본딩 패드(32)상에 소정량 올려놓은 후 소정 높이로 범프(34)를 형성하고 이를 절단하여 형성시키게 된다.
상기와 같이 형성된 범프(34)는 리드프레임(35)에 접속되어진다. 상기 리드프레임(35)은 하프 에칭 또는 스템핑 등에 의해 제조될 수 있다. 상기 리드프레임(35)은 중앙부에 형성된 단자 패드(37)와, 상기 단자 패드(37)의 가장자리 주변을 따라 형성된 복수개의 리드(36)들로 이루어져 있다. 상기 리드(36)는 단자의 역할을 하게 된다.
그리고, 상기 반도체 칩(31)과 리드프레임(35)은 엔캡슐레이션(encapsulation, 39)에 의해 감싸여지는데, 이때, 리드프레임(35)의 리드(36)와 단자 패드(37)의 일부는 엔캡슐레이션의 저면에 노출되어진다. 상기와 같이 노출된 리드(36) 및 단자 패드(37)를 통하여 외부 인쇄회로기판(미도시)과 접속되어진다.
상기 범프(34)와 리드(36)간의 접속구조를 도 4를 참조하여 상술하면 다음과 같다.
도시된 바와 같이, 리드(36)에는 범프(34)와 대응되게 원형의 삽입부(38)가 형성되어 있으며, 상기 삽입부(38)를 통하여 범프(34)가 리드(36)내로 삽입되어진다. 상기 범프(34)가 리드(36)내로 삽입되어진 후에는 범프(34)의 단부를 압착시키게 된다. 상기와 같은 과정을 거치게 되면 리벳결합의 형태로 범프(34)와 리드(36) 사이가 접속되어질 수 있다. 상기 범프(34)의 단부에 대한 압착은, 압착기구의 사용 또는 라미네이팅(laminating) 공정 등과 같은 통상적인 방식에 의해 수행될 수 있다.
한편, 리드(36)에 형성된 삽입부(38)는 전술한 바에 한정되지 않고 도 5에 도시된 형태를 가질 수 있다.
도면을 참조하면, 리드(36)에 형성된 삽입부(41)는 범프(34)와 대응되는 위치에 범프(34)가 용이하게 삽입될 수 있도록 리드(36)의 일측면으로부터 개구된 형태로 이루어져 있다.
한편, 상기한 바와 같이 결합되는 범프(34)와 리드(36)간의 접속성을 높이기 위해서 접속되는 부위에 미도시된 도금층이 형성될 수도 있다.
도 6에는 본 발명의 제2 실시예에 따른 반도체 패키지가 도시되어 있다.
도면을 참조하면, 반도체 패키지(60)는 복수개의 반도체 칩들(61a)(61b)이 적층된 구조를 가지는데, 상부에 제1 반도체 칩(61a)이 그 하방에 소정간격으로 이격되게 제2 반도체 칩(61b)이 위치되어 있다.
상기 제1 반도체 칩(61a)의 하부면에는 복수개의 제1 본딩 패드(62a)들이 형성되어 있고, 상기 제2 반도체 칩(61b)의 상부면에는 복수개의 제2 본딩 패드(62b)들이 형성되어 있다. 상기 제1,2 본딩 패드(62a)(62b)는 알루미늄으로 형성될 수 있다. 상기 제1,2 본딩 패드(62a)(62b)의 가장자리로는 각각 패시베이션막(63)이형성되어 있으며, 제1,2 본딩 패드(62a)(62b)의 중앙부가 노출될 수 있도록 되어 있다.
상기 제1 본딩 패드(62a)상에는 제1 범프(64a)가, 제2 본딩 패드(62b)상에는 제2 범프(64b)가 형성되어 있다. 상기 제1,2 범프(64a)(64b)는 골드 스터드 범프로서 형성되는 방식은 전술한 바와 같으므로 상세한 설명은 생략한다.
상기 제1,2 범프(64a)(64b)는 리드프레임(65)에 접속되어지는데, 상기 제1,2 범프(64a)(64b)는 각각 리드(66)에 형성된 삽입부(67)들에 삽입되어진 후, 각 단부가 압착됨으로써 리벳결합의 형태로 접속되어진다. 한편, 상기 제1,2 범프(64a)(64b)와 리드(66)간의 접속성을 높이기 위해서 접속되는 부위에는 도금층이 형성될 수도 있다.
상기와 같이 제1,2 범프(64a)(64b)가 리드(66)에 접속되어진 상태에서, 상기 제1,2 반도체 칩(61a)(61b) 및 리드프레임(65)은 엔캡슐레이션(68)에 의해 감싸여진다. 이때, 상기 리드프레임(65)의 리드(66)는 엔캡슐레이션(68)의 저면에 노출되며, 상기와 같이 노출된 리드(66)를 통하여 외부 인쇄회로기판(미도시)과 접속되어지게 된다.
도 7에는 본 발명의 제3 실시예에 따른 반도체 패키지가 도시되어 있으며, 도 8에는 도 7에 있어서, Ⅷ-Ⅷ을 따라 절단한 단면도가 도시되어 있다.
도 7 및 도 8을 참조하면, 반도체 패키지(70)는 반도체 칩(71)과 플렉시블 서킷(75)을 포함하여 구성된다.
상기 반도체 칩(71)은 도 8에 도시된 바와 같이, 일측면에 복수개의 본딩 패드(72)들을 구비한다. 상기 본딩 패드(72)는 알루미늄으로 형성될 수 있다. 상기 본딩 패드(72)의 가장자리로는 이를 보호하기 위한 패시베이션막(73)이 형성되어 있으며, 본딩 패드(72)의 중앙부가 노출될 수 있게 되어있다. 상기 본딩 패드(72) 상에는 범프(74)가 형성되어 있다. 상기 범프(74)는 골드 스터드 범프로서 형성되는 방법은 전술한 바와 같다.
상기 범프(74)는 기판인 플렉시블 서킷(75)에 접속되어지는데, 상기 플렉시블 서킷(75)은 그 가장자리 주변을 따라 형성된 복수개의 삽입부(76)와, 중앙부에 형성된 랜드부(77)들을 포함하여 구성된다. 상기 플렉시블 서킷(75)에는 삽입부(76)들로부터 랜드부(77)들까지 소정의 회로 패턴이 형성되어 있으며, 상기 삽입부(76)의 주변으로는 단자가 형성되어 있다.
상기 플렉시블 서킷(75)에 대한 범프(74)의 접속구조를 설명하면, 상기 범프(74)는 플렉시블 서킷(75)에 형성된 삽입부(76)에 삽입된 상태에서 그 단부가 압착됨으로써 리벳결합의 형태를 가지는 접속구조를 이루게 된다.
상기와 같이 반도체 칩(71)의 범프(74)가 플렉시블 서킷(75)의 가장자리에 형성된 삽입부(76)를 통하여 결합되어지고, 범프(74)를 매개로 삽입부(76)로부터 전기적 연결이 된 랜드부(77)들과 순차적으로 접속되어짐으로써 파인 피치의 접속이 가능해지며, 공정을 단순화시킬 수 있어 제조비용의 저감효과를 얻을 수 있다. 한편, 상기 플렉시블 서킷의 랜드부(77)들에는 솔더볼이 부착될 수 있다.
도 9에는 본 발명의 제4 실시예에 따른 반도체 패키지가 도시되어 있으며, 도 10에는 도 9에 있어서, 범프와 탭 테이프의 접속구조가 확대되어 도시되어 있다.
도 9 및 도 10을 참조하면, 반도체 패키지(90)는 반도체 칩(91)과, 기판인 탭 테이프(TAB tape, 95)를 포함한다.
상기 반도체 칩(91)은 도 10에 도시된 바와 같이, 일측면에 복수개의 본딩 패드(92)들을 구비한다. 상기 본딩 패드(92)는 알루미늄으로 형성될 수 있다. 상기 본딩 패드(92)의 가장자리로는 이를 보호하기 위한 패시베이션막(93)이 형성되어 있으며, 본딩 패드(92)의 중앙부가 노출될 수 있게 되어 있다. 상기 본딩 패드(92) 상에는 범프(94)가 형성되어 있는데, 상기 범프(94)는 골드 스터드 범프로서 형성방법은 전술한 바와 같다.
상기 탭 테이프(95)는 소정의 회로패턴이 형성되어 있는 테이프로서, 상기 범프(94)는 탭 테이프(95)의 회로패턴의 단자에 전기적으로 연결되어진다.
상기 탭 테이프(95)에는 범프(94)와 대응되는 위치에 삽입부(96)가 형성되어 있으며, 상기 삽입부(96)를 통하여 범프(94)가 삽입된 후, 그 단부가 압착됨으로써 탭 테이프(95)에 대해 범프(94)가 접속되어지게 된다.
상기와 같이 반도체 칩(91)과 탭 테이프(95)가 접속된 상태에서 이들 사이로 언더-필링(under-filling) 공정에 의해 수지재(99)가 충전됨으로써 몰딩될 수 있다. 또한, 상기 탭 테이프(95)의 상부면에는 탭 테이프(95)를 지지하는 스티프너(stiffner, 98)가 접착될 수 있다. 한편, 상기 탭 테이프(95)에 있어서, 그 가장자리로 비어홀들이 마련되어 있는데, 각 비어홀에는 솔더볼(97)이 탑재될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지는 범프를 골드 스터드 방식으로 형성하고, 이와 같이 형성된 범프를 기판에 대해 리벳결합시킴으로써, 결합력 및 접속력을 높일 수 있다. 이에 따라, 종래의 솔더 접합부위에서의 크랙과 같은 접속불량을 줄일 수 있어 제품의 신뢰도를 향상시킬 수 있다.
또한, 범프의 형성은 기존의 골드 스터드 범프방식으로부터 응용이 가능하므로 별도의 설비투자가 필요하지 않으므로 제조비용이 저감될 수 있는 효과가 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (6)

  1. 일측면에 복수개의 본딩 패드들이 형성되고, 상기 각 본딩 패드의 중앙부가 노출되도록 그 가장자리에 패시베이션막이 형성되며, 노출된 각 본딩 패드상에 소정높이로 범프가 형성된 적어도 하나의 반도체 칩; 및
    상기 각 범프와 대응되게 삽입부들이 형성되고, 상기 각 삽입부를 통하여 삽입된 범프와 리벳결합되는 단자들을 구비하는 기판;을 포함하여 된 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 기판은 리드프레임인 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 기판은 가장자리 주변에 삽입부들이 위치되고, 중앙에는 상기 관통공들로부터 전기적으로 연결되는 랜드부들이 마련된 플렉시블 서킷인 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 기판은 가장자리에 비어홀들이 형성된 탭 테이프인 것을 특징으로 하는 반도체 패키지.
  5. 제 4항에 있어서,
    상기 탭 테이프의 일측면에는 이를 지지하기 위한 스티프너가 부착된 것을 특징으로 하는 반도체 패키지.
  6. 제 1항 내지 제 5중 어느 하나의 항에 있어서,
    상기 리벳결합되는 부위에는 접속력을 높이기 위한 도전층이 형성된 것을 특징으로 하는 반도체 패키지.
KR1020020043273A 2002-07-23 2002-07-23 반도체 패키지 KR100900480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020043273A KR100900480B1 (ko) 2002-07-23 2002-07-23 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020043273A KR100900480B1 (ko) 2002-07-23 2002-07-23 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040009350A true KR20040009350A (ko) 2004-01-31
KR100900480B1 KR100900480B1 (ko) 2009-06-03

Family

ID=37318277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020043273A KR100900480B1 (ko) 2002-07-23 2002-07-23 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100900480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2148364A2 (de) 2008-07-22 2010-01-27 Robert Bosch Gmbh Kontaktierungsverfahren für substratbasierte Schaltungen und zugehörige Schaltungsanordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010547B1 (ko) * 1991-10-18 1994-10-24 삼성전자 주식회사 반도체칩 본딩방법
JP3164486B2 (ja) * 1995-01-30 2001-05-08 株式会社三井ハイテック 半導体装置の実装方法
JPH08222845A (ja) * 1995-02-09 1996-08-30 Mitsui High Tec Inc 半導体装置の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2148364A2 (de) 2008-07-22 2010-01-27 Robert Bosch Gmbh Kontaktierungsverfahren für substratbasierte Schaltungen und zugehörige Schaltungsanordnung
DE102008040614A1 (de) 2008-07-22 2010-01-28 Robert Bosch Gmbh Kontaktierungsverfahren für substratbasierte Schaltungen und zugehörige Schaltungsanordnung

Also Published As

Publication number Publication date
KR100900480B1 (ko) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US7420814B2 (en) Package stack and manufacturing method thereof
US6420787B1 (en) Semiconductor device and process of producing same
JP2002110898A (ja) 半導体装置
JPH09199535A (ja) 半導体集積回路の電極構造およびそのパッケージ形成方法
JP2007227414A (ja) 半導体装置および半導体装置の製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10354978B1 (en) Stacked package including exterior conductive element and a manufacturing method of the same
US6400034B1 (en) Semiconductor device
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
US7964493B2 (en) Method of manufacturing semiconductor device
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
KR100900480B1 (ko) 반도체 패키지
JPH09232506A (ja) 半導体装置およびその製造方法
JP3666462B2 (ja) 半導体装置の製造方法
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
KR100196291B1 (ko) 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
JP3889311B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120504

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee