KR20040008473A - A method for forming a phase shift mask - Google Patents
A method for forming a phase shift mask Download PDFInfo
- Publication number
- KR20040008473A KR20040008473A KR1020020042112A KR20020042112A KR20040008473A KR 20040008473 A KR20040008473 A KR 20040008473A KR 1020020042112 A KR1020020042112 A KR 1020020042112A KR 20020042112 A KR20020042112 A KR 20020042112A KR 20040008473 A KR20040008473 A KR 20040008473A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- phase shift
- phase inversion
- pattern
- mask
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 위상반전마스크 형성방법에 관한 것으로, 특히 콘택마스크를 이용한 노광공정으로 인하여 주변회로부에 유발되는 사이드롭 ( sidelobe )을 방지하기 위한 위상반전마스크를 형성하는 기술하는 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a phase inversion mask, and more particularly, to a technique for forming a phase inversion mask for preventing sidelobe caused by a peripheral circuit part due to an exposure process using a contact mask.
일반적으로, 반도체소자의 콘택홀을 형성할 때 위상반전마스크 ( phase shift mask ) 나 감광막의 리플로우 ( reflow ) 의 방법을 사용하였다.In general, a method of forming a contact hole of a semiconductor device has used a method of reversing a phase shift mask or a photoresist film.
그러나, 반도체소자의 고집적화에 따른 미세 콘택홀 형성공정시 상기 위상반전마스크를 이용하여 실시하는 경우는, 패터닝 공정시 사이드롭 ( side-lobe ) 현상이 유발된다.However, in the case of using the phase inversion mask during the fine contact hole forming process due to the high integration of the semiconductor device, a side-lobe phenomenon occurs during the patterning process.
상기 콘택용 위상반전마스크는 소자의 구조상 원형의 어레이 패턴외에 특수 목적을 갖는 패턴이 함께 사용되며 위상반전마스크의 특성상 상기 특수 목적을 갖는 패턴은 비정상적인 사이드롭이 많이 유발되어 소자의 특성을 열화시키는 문제점이 있다.The contact phase inversion mask has a special purpose pattern in addition to the circular array pattern in the structure of the device, and the pattern having the special purpose in the phase inversion mask causes a lot of abnormal sidedrops to deteriorate the characteristics of the device. There is this.
도 1 은 종래기술에 따른 콘택용 위상반전마스크를 이용하여 반도체기판에 감광막패턴을 형성한 것을 도시한 평면도로서, "100" 은 어레이 콘택홀 영역이 정의되는 셀부이고 "200" 은 콘택 영역이 정의되는 페리부를 도시한다.1 is a plan view showing a photosensitive film pattern formed on a semiconductor substrate using a phase reversal mask for contact according to the prior art, where “100” is a cell portion in which an array contact hole region is defined and “200” is a contact region It is shown ferribu.
여기서, 상기 콘택용 위상반전마스크는 석영기판 상에 위상반전층만을 이용하여 하프톤형으로 형성한 것이다.Here, the contact phase shift mask is formed in a halftone type using only a phase shift layer on a quartz substrate.
도 1을 참조하면, 반도체기판(도시안됨) 상부에 피식각층(도시안됨)을 형성하고 그 상부에 감광막(11)을 도포한다.Referring to FIG. 1, an etched layer (not shown) is formed on an upper portion of a semiconductor substrate (not shown), and a photosensitive film 11 is coated thereon.
그리고, 상기 감광막(11)의 예정된 부분을 노광시켜 어레이 콘택홀 영역(13)과 페리부 콘택 영역(15)을 정의한다. 이때, 상기 페리부 콘택 영역(15)의 주변에 사이드롭(17)이 형성된다.A predetermined portion of the photoresist film 11 is exposed to define the array contact hole region 13 and the ferry contact region 15. At this time, the sidedrop 17 is formed around the ferry contact region 15.
여기서, 상기 노광 공정은 원형의 콘택 어레이 외에 특수 목적의 패턴을 형성할 수 있는 노광마스크를 이용하여 실시한 것이다.Here, the exposure step is performed using an exposure mask that can form a special purpose pattern in addition to the circular contact array.
상기한 바와 같이 종래기술에 따른 위상반전마스크 형성방법은, 콘택용 위상반전마스크를 이용한 노광 공정시 노광 에너지의 중첩으로 인하여 페리부 콘택 영역에 사이드롭이 유발되어 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.As described above, the method of forming a phase inversion mask according to the prior art causes sidedrops in the contact portion of the ferry part due to overlap of exposure energy during an exposure process using a phase inversion mask for a contact, thereby degrading the characteristics and reliability of the device. There is this.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 사이드롭이 유발되는 부분에 차광패턴을 형성하고 다른 부분은 종래와 같은 형태로 형성하여 사이드롭의 유발을 방지하고 위상반전마스크의 특성을 가져 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 위상반전마스크 형성방법을 제공하는데 그 목적이 있다.The present invention to solve the problems according to the prior art, forming a light shielding pattern on the side-drop-induced portion and the other portion in the same shape as the conventional to prevent the occurrence of side-drops and to improve the characteristics of the phase inversion mask Accordingly, an object of the present invention is to provide a method of forming a phase inversion mask capable of improving characteristics and reliability of semiconductor devices.
도 1 은 종래기술에 따른 위상반전마스크를 이용하여 형성된 패턴을 도시한 평면도.1 is a plan view showing a pattern formed using a phase inversion mask according to the prior art.
도 2 는 본 발명의 실시예에 따른 위상반전마스크를 도시한 평면도.2 is a plan view showing a phase inversion mask according to an embodiment of the present invention.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 위상반전마스크 형성방법을 도시한 단면도.3A to 3C are cross-sectional views illustrating a method of forming a phase inversion mask according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11 : 반도체기판13,25 : 셀부의 콘택 영역11: semiconductor substrate 13, 25: contact region of cell portion
15,27 : 페리부의 콘택 영역, 특수 목적 패턴15,27: ferry contact area, special purpose pattern
17 : 사이드롭17: sidedrop
21,31 : 석영기판23,39 : 차광패턴, 크롬패턴21,31: Quartz substrate 23,39: Light shielding pattern, Chrome pattern
33 : 위상반전층35 : 차광막, 크롬막33: phase inversion layer 35: light shielding film, chrome film
37 : 감광막패턴100,300 : 셀부37: photosensitive film pattern 100,300: cell portion
200,400 : 페리부 ( peri- )200,400: Peri-
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,In order to achieve the above object, a method of forming a semiconductor device according to the present invention,
석영기판 상부에 위상반전층을 형성하는 공정과,Forming a phase inversion layer on the quartz substrate;
후속 노광 공정시 사이드롭 유발이 예상되는 영역 상부에 차광패턴을 형성하는 공정과,Forming a light shielding pattern on an area where sidedrops are expected to be generated during a subsequent exposure process;
상기 위상반전층을 예정된 형태로 패터닝하는 공정을 포함하는 것을 특징으로 한다.It characterized in that it comprises a step of patterning the phase inversion layer in a predetermined form.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 발명의 실시예에 따른 위상반전마스크를 도시한 평면도로서, "300" 은 어레이 콘택 영역이 정의되는 셀부이고 "400" 은 페리부 콘택 영역이 정의되는 페리부를 도시한다.2 is a plan view showing a phase inversion mask according to an embodiment of the present invention, where "300" is a cell portion in which an array contact region is defined and "400" is a ferry portion in which a ferry portion contact region is defined.
도 2를 참조하면, 석영기판(21) 상부에 위상반전층(도시안됨)을 형성하고 그 상부에 차광패턴(23)을 형성하되, 상기 차광패턴(23)은 사이드롭이 유발될 것으로 예상되는 부분에 형성한다.Referring to FIG. 2, a phase inversion layer (not shown) is formed on the quartz substrate 21, and a light shielding pattern 23 is formed on the quartz substrate 21, and the light shielding pattern 23 is expected to cause sidedrops. Form in the part.
그리고, 상기 위상반전층 및 석영기판(21)을 예정된 공정으로 패터닝하여 셀부(300)의 어레이 콘택 영역(25)과 페리부(400)의 콘택 영역(27)을 형성한다.The phase inversion layer and the quartz substrate 21 are patterned in a predetermined process to form the array contact region 25 of the cell unit 300 and the contact region 27 of the ferry unit 400.
도 3a 내지 도 3c 는 본 발명에 사용되는 도 2 의 위상반전마스크를 형성하는 공정을 도시한 단면도로서, 사이드롭이 유발되는 부분에 차광패턴을 형성하는 공정까지만 도시한 것이다.3A to 3C are cross-sectional views illustrating a process of forming the phase inversion mask of FIG. 2 used in the present invention, and show only the process of forming a light shielding pattern in a portion where sidedrops are induced.
도 3a를 참조하면, 석영기판(31) 상부에 위상반전층(33)을 형성하고 그 상부에 차광막인 크롬막(35)을 증착한다.Referring to FIG. 3A, a phase inversion layer 33 is formed on the quartz substrate 31, and a chromium film 35, which is a light shielding film, is deposited on the quartz substrate 31.
도 3b를 참조하면, 상기 차광막인 크롬막(35) 상부에 감광막패턴(37)을 형성한다.Referring to FIG. 3B, a photosensitive film pattern 37 is formed on the chromium film 35, which is the light blocking film.
이때, 상기 감광막패턴(37)은 전체표면상부에 전자빔용 감광막을 도포하고 이를 프로그램된 전자빔을 이용한 노광하고 후속 공정으로 현상하여 형성한 것으로서, 다이가 만들어지는 부분을 노출하며 사이드롭의 유발이 예상되는 부분에 감광막패턴(37)을 남기는 형태로 형성된 것이다.In this case, the photoresist pattern 37 is formed by coating an electron beam photoresist on the entire surface, exposing it using a programmed electron beam, and developing it in a subsequent process, exposing a portion where a die is made and inducing sidedrops. It is formed in the form of leaving the photosensitive film pattern 37 in the portion to be.
도 3c를 참조하면, 상기 감광막패턴(37)을 마스크로 하여 상기 차광막인 크롬막(35)을 식각하여 차광패턴인 크롬패턴(39)을 프로덕트 다이 ( product die ) 영역에서 사이드롭 유발이 예상되는 영역 상부에 남긴다.Referring to FIG. 3C, the photochromic pattern 37 is used as a mask to etch the chromium layer 35, which is the light shielding layer, to cause sidedrops of the chromium pattern 39, which is the light shielding pattern, in a product die region. Leave at the top of the area.
후속 공정으로, 예정된 어레이 콘택 영역과 콘택 영역 패턴을 형성하여 위상반전마스크를 완성한다.In a subsequent process, the phase shift mask is completed by forming a predetermined array contact region and a contact region pattern.
이상에서 설명한 바와 같이 본 발명에 따른 위상반전마스크 형성방법은, 예정된 어레이 콘택 영역과 페리부의 사이드롭 유발이 예상되는 영역 상부에 차광패턴을 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.As described above, the method of forming a phase inversion mask according to the present invention has the effect of improving the characteristics and reliability of a semiconductor device by forming a light shielding pattern on a predetermined array contact region and a region where side drop is expected to occur. to provide.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042112A KR20040008473A (en) | 2002-07-18 | 2002-07-18 | A method for forming a phase shift mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042112A KR20040008473A (en) | 2002-07-18 | 2002-07-18 | A method for forming a phase shift mask |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040008473A true KR20040008473A (en) | 2004-01-31 |
Family
ID=37317533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020042112A KR20040008473A (en) | 2002-07-18 | 2002-07-18 | A method for forming a phase shift mask |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040008473A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997015866A1 (en) * | 1995-10-24 | 1997-05-01 | Ulvac Coating Corporation | Phase shift mask and method of manufacturing the same |
US5888674A (en) * | 1996-04-12 | 1999-03-30 | Lg Semicon Co., Ltd. | Method of manufacturing a halftone phase shift mask |
KR20000027742A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming storage electrode of capacitor using phase shift mask |
KR20010105870A (en) * | 2000-05-19 | 2001-11-29 | 윤종용 | Phase shift mask |
KR20020055133A (en) * | 2000-12-28 | 2002-07-08 | 박종섭 | Ht-psm mask in semiconductor device |
-
2002
- 2002-07-18 KR KR1020020042112A patent/KR20040008473A/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997015866A1 (en) * | 1995-10-24 | 1997-05-01 | Ulvac Coating Corporation | Phase shift mask and method of manufacturing the same |
US5888674A (en) * | 1996-04-12 | 1999-03-30 | Lg Semicon Co., Ltd. | Method of manufacturing a halftone phase shift mask |
KR20000027742A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming storage electrode of capacitor using phase shift mask |
KR20010105870A (en) * | 2000-05-19 | 2001-11-29 | 윤종용 | Phase shift mask |
KR20020055133A (en) * | 2000-12-28 | 2002-07-08 | 박종섭 | Ht-psm mask in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100219079B1 (en) | Phase shift mask | |
KR100269327B1 (en) | Half tone phase shift mask and its making method | |
KR20040008473A (en) | A method for forming a phase shift mask | |
KR100465067B1 (en) | Photo mask, method of manufacturing the same and method of forming a photosensitive film pattern of using the same | |
US20030180629A1 (en) | Masks and method for contact hole exposure | |
US6759328B2 (en) | Masks and method for contact hole exposure | |
KR20020051109A (en) | Method for fabricating half-tone mask | |
KR100214063B1 (en) | A method for fabricating phase shift mask | |
KR20040046702A (en) | Method for forming fine pattern of semiconductor device using double exposure | |
US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
KR100546185B1 (en) | Pattern formation method of semiconductor device | |
KR100358161B1 (en) | Method for manufacturing semiconductor device | |
KR0126878B1 (en) | Half tone mask fabrication method using cr mask | |
KR100310419B1 (en) | exposing method using phase shift mask | |
KR20010056936A (en) | Method for forming fine contact hole in semiconductor device | |
KR20040061833A (en) | A chromeless phase shift mask | |
KR0165465B1 (en) | Contact forming method in a structure with step difference | |
KR100476879B1 (en) | A method of forming mask | |
KR19980077753A (en) | Pattern Forming Method of Semiconductor Device by Photolithography Process | |
KR20020056385A (en) | Method for fabricating contact in semiconductor device | |
KR100204021B1 (en) | Forming method for charge storage electrode of semiconductor device | |
KR20010044890A (en) | Photo-mask pattern | |
KR20040049549A (en) | A exposure mask | |
KR100520156B1 (en) | Method for forming mask | |
KR100707023B1 (en) | Method for self-aligning etch stopper in fabrication of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |