KR100269327B1

KR100269327B1 - Half tone phase shift mask and its making method

Info

Publication number: KR100269327B1
Application number: KR1019980021763A
Authority: KR
Inventors: 신인균; 김용훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-06-11
Filing date: 1998-06-11
Publication date: 2000-12-01
Also published as: KR20000001481A

Abstract

본 발명의 하프톤 위상 반전 마스크는, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크에 관한 것으로서, 제1 및 제2 영역에 공통인 마스크 기판과, 이 마스크 기판상에 형성되되, 마스크 기판의 일정 영역들이 노출되도록 패터닝된 시프터막 패턴, 및 제2 영역의 시프터막 패턴상에 형성되되, 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 패터닝된 차광막 패턴을 구비한다.The halftone phase inversion mask of the present invention relates to a halftone phase inversion mask having a first region corresponding to a cell region of a semiconductor device and a second region corresponding to a peripheral circuit region having a pitch smaller than that of the cell region. A mask substrate common to the first and second regions, a shifter pattern formed on the mask substrate and patterned to expose certain regions of the mask substrate, and a shifter pattern of the second region, the second region The light shielding film pattern is patterned so that a part of the surface of the shifter film pattern may be exposed.

Description

Halftone phase inversion mask and method of manufacturing the same

본 발명은 하프톤 위상 반전 마스크 및 그 제조 방법에 관한 것으로서, 상세하게는 64메가 이상의 메모리 소자와 같은 반도체 장치의 제조 방법에 사용되는 하프톤 위상 반전 마스크 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a halftone phase inversion mask and a method of manufacturing the same, and more particularly, to a halftone phase inversion mask used in a method of manufacturing a semiconductor device such as a memory device of 64 megabytes or more, and a method of manufacturing the same.

현재, 반도체 장치가 고집적화됨에 따라 반도체 장치의 사진식각공정에서 사용되는 노광 장치의 해상력이나 초점 심도가 그 한계에 다다르고 있다. 따라서, 사진식각공정의 한계를 극복하기 위한 방법으로서, 예컨대 파장이 더 짧은 광원을 사용하는 방법이나, 또는 위상 반전 마스크를 사용하는 방법 등이 제시된 바 있다.At present, as the semiconductor devices are highly integrated, the resolution and the depth of focus of the exposure apparatus used in the photolithography process of the semiconductor devices are approaching their limits. Therefore, as a method for overcoming the limitation of the photolithography process, for example, a method using a light source having a shorter wavelength or a method of using a phase inversion mask has been proposed.

이 중에서, 위상 반전 마스크를 사용하는 방법은, 단파장 광원을 이용하는 방법에서 나타나는 문제가 나타나지 않을 뿐만 아니라 그 제조 과정이 상대적으로 쉽다는 이점 때문에 점차 보편화되고 있는 추세이다. 이와 같은 위상 반전 마스크중에서, 특히 하프톤 위상 반전 마스크는 컨택 홀을 위한 패턴을 형성하는데 있어서 해상력 및 초점 심도 측면에서 매우 효과적인 것으로 알려져 있다.Among these, the method of using a phase reversal mask is becoming more and more common due to the advantages that the problem of using a short wavelength light source does not appear and its manufacturing process is relatively easy. Among such phase inversion masks, in particular halftone phase inversion masks are known to be very effective in terms of resolution and depth of focus in forming patterns for contact holes.

도 1은 64메가 또는 256메가의 메모리 소자을 제조하기 위한 종래의 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이고, 도 2는 도 1의 선 Ⅰ-Ⅱ를 따라 도시한 단면도이다. 도 1 및 도 2에서 점선 A-A'로 분리된 영역 중 왼쪽 영역은 반도체 장치의 메모리 셀 영역에 대응하는 제1 영역이고, 오른쪽 영역은 주변 회로 영역에 대응하는 제2 영역을 나타낸다. 도 1 및 도 2를 참조하면, 종래의 하프톤 위상 반전 마스크는, 입사광(화살표로 표시)에 투명한 기판(100)상에 일정한 투과율, 예컨대 6% 정도의 투과율을 갖는 시프트막 패턴(200)이 제1 및 제2 영역에 각각 형성된 구조로 이루어져 있다.FIG. 1 is a diagram illustrating a layout of a conventional halftone phase inversion mask for fabricating a 64 megabyte or 256 megabyte memory device, and FIG. 2 is a cross-sectional view taken along the line I-II of FIG. 1. 1 and 2, the left region of the regions separated by a dotted line A-A 'represents a first region corresponding to the memory cell region of the semiconductor device, and the right region represents a second region corresponding to the peripheral circuit region. 1 and 2, a conventional halftone phase reversal mask includes a shift film pattern 200 having a constant transmittance, for example, about 6%, on a substrate 100 transparent to incident light (indicated by an arrow). It has a structure formed in each of the first and second regions.

그런데, 일반적으로 메모리 용량이 큰 소자일수록 셀 영역에서의 패턴 피치(P_c)보다 주변 회로 영역에서의 패턴 피치(P_p)가 더 작아지는 경향이 있다. 이와 같은 경우, 패턴 피치가 작은 주변 회로 영역에서는 하프톤 위상 반전 마스크의 제2 영역에서의 시프터막(200)을 투과한 빛의 2차 피크 성분으로 인하여 주변의 포토레지스트가 손실되는 사이드로브(sidelobe) 현상이 필연적으로 발생된다.However, in general, a device having a larger memory capacity tends to have a smaller pattern pitch P _p in the peripheral circuit region than a pattern pitch P _c in the cell region. In this case, in the peripheral circuit region having a small pattern pitch, a sidelobe in which the peripheral photoresist is lost due to the secondary peak component of the light transmitted through the shifter film 200 in the second region of the halftone phase inversion mask is lost. ) Phenomenon inevitably occurs.

따라서, 이와 같은 사이드로브 현상이 방지되도록 제1 영역과 제2 영역에서의 마스크 구조가 다른 위상 반전 마스크가 제안된 바 있는데, 이를 도 3에 나타내었다. 도 3을 참조하면, 선 B-B'로 분리된 영역중 왼쪽 영역인 제1 영역은 하프톤 위상 반전 마스크 구조이고, 선 B-B'로 분리된 영역중 오른쪽 영역인 제2 영역은 일반적인 위상 반전 마스크 구조로 되어 있다. 즉, 입사광에 투명한 동일 기판(300)상에, 제1 영역에는 시프터막 패턴(330)이 형성되어 있고, 제2 영역에는 차광막 패턴(350)이 형성되어 있다. 그런데, 이와 같은 경우, 노광시에 제1 영역과 제2 영역에서의 포커스 시프트가 발생되어 포거스 마진이 전체적으로 축소되는 문제가 발생된다.Accordingly, a phase inversion mask having a different mask structure in the first region and the second region has been proposed to prevent such side lobe phenomenon, which is illustrated in FIG. 3. Referring to FIG. 3, the first region, which is the left region of the regions separated by lines B-B ', is a halftone phase reversal mask structure, and the second region, which is the right region among the regions separated by lines B-B', is a general phase. It has a reverse mask structure. That is, on the same substrate 300 transparent to incident light, the shifter film pattern 330 is formed in the first region, and the light shielding film pattern 350 is formed in the second region. In this case, however, a focus shift occurs in the first region and the second region at the time of exposure, thereby causing a problem in that the focus margin is reduced.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 하프톤 위상 반전 마스크를 이용하여 대용량의 반도체 장치 제조를 위한 노광 공정시에 주변 회로 영역에서 발생되는 사이드로브 현상을 억제시키는 하프톤 위상 반전 마스크 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and uses a halftone phase reversal mask to suppress side lobe phenomenon in the peripheral circuit region during an exposure process for manufacturing a large-capacity semiconductor device. It is to provide a mask and a method of manufacturing the same.

도 1은 종래의 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이다.1 is a diagram illustrating a layout of a conventional halftone phase inversion mask.

도 2는 도 1의 선 Ⅰ-Ⅱ를 따라 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along line I-II of FIG. 1.

도 3은 주변 회로 영역에서의 사이드로브 현상을 방지하기 위해 제안된 바 있는 종래의 위상 반전 마스크의 단면도이다.3 is a cross-sectional view of a conventional phase inversion mask that has been proposed to prevent side lobe phenomenon in the peripheral circuit region.

도 4는 본 발명에 따른 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이다.4 is a diagram illustrating a layout of a halftone phase inversion mask according to the present invention.

도 5는 도 3의 선 Ⅲ-Ⅳ를 따라 도시한 단면도이다.FIG. 5 is a cross-sectional view taken along line III-IV of FIG. 3.

도 6a,b 내지 도 13은 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법을 단계별 공정에 따라 나타내 보인 단면도이다.6A, 13B and 13 are cross-sectional views illustrating a method of manufacturing a halftone phase reversal mask according to the present invention according to a step-by-step process.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

400...마스크 기판 500...시프터막400 ... mask substrate 500 ... shifter film

500', 500"...시프터막 패턴 600...차광막500 ', 500 "... shifter film pattern 600 ... light shielding film

600', 600"...차광막 패턴 700, 800...포토레지스트600 ', 600 "... shielding pattern 700, 800 ... photoresist

700', 800'...포토레지스트 패턴700 ', 800' ... photoresist pattern

상기 목적을 달성하기 위하여, 본 발명에 따른 하프톤 위상 반전 마스크는, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크에 있어서, 상기 제1 및 제2 영역에 공통인 마스크 기판; 상기 마스크 기판상에 형성되되, 상기 마스크 기판의 일정 영역들이 노출되도록 패터닝된 시프터막 패턴; 및 상기 제2 영역의 시프터막 패턴상에 형성되되, 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 패터닝된 차광막 패턴을 구비하는 것을 특징으로 한다.In order to achieve the above object, a halftone phase inversion mask according to the present invention includes a half having a first region corresponding to a cell region of a semiconductor device and a second region corresponding to a peripheral circuit region having a pitch smaller than the cell region. A tone phase inversion mask, comprising: a mask substrate common to the first and second regions; A shifter pattern formed on the mask substrate and patterned to expose certain regions of the mask substrate; And a light shielding film pattern formed on the shifter film pattern of the second region and patterned to expose a portion of the surface of the shifter film pattern of the second region.

여기서, 상기 시프터막 패턴의 노출 부분은 소정 깊이로 식각된 것이 바람직하고, 이 때의 상기 깊이는 상기 시프터막 패턴의 노출 부분의 투과율이 10%가 되도록 하는 깊이인 것이 바람직하다. 그리고, 상기 제2 영역의 마스크 기판의 노출 부분은 상기 시프터막 패턴의 식각으로 인한 위상변화량이 보정되도록 일정 깊이로 식각된 것이 바람직하다.Here, the exposed portion of the shifter film pattern is preferably etched to a predetermined depth, and the depth at this time is preferably such that the transmittance of the exposed portion of the shifter film pattern is 10%. The exposed portion of the mask substrate of the second region may be etched to a predetermined depth so that the amount of phase change due to the etching of the shifter pattern is corrected.

한편, 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법은, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크의 제조 방법에 있어서, (가) 입사광에 투명한 마스크 기판상에 일정한 투과율을 갖는 시프터막을 도포하는 단계; (나) 상기 시프터막상에 차단층 패턴을 형성하는 단계; (다) 상기 차단층 패턴을 마스크로 상기 시프터막을 식각하여 상기 마스크 기판의 일정 영역들이 노출되도록 하는 시프터막 패턴을 형성하는 단계; (라) 상기 제1 영역의 차단층 패턴을 제거하는 단계; 및 (마) 상기 제2 영역의 상기 차광막 패턴을 식각하여 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 하는 단계를 포함하는 것을 특징으로 한다.On the other hand, the method for manufacturing a halftone phase inversion mask according to the present invention includes a halftone phase having a first region corresponding to a cell region of a semiconductor device and a second region corresponding to a peripheral circuit region having a pitch smaller than that of the cell region. A method of manufacturing an inverted mask, comprising: (a) applying a shifter film having a constant transmittance on a mask substrate transparent to incident light; (B) forming a blocking layer pattern on the shifter film; (C) etching the shifter layer using the blocking layer pattern as a mask to form a shifter layer pattern for exposing predetermined regions of the mask substrate; (D) removing the blocking layer pattern of the first region; And (e) etching the light blocking film pattern of the second region to expose a portion of the surface of the shifter film pattern of the second region.

여기서, 상기 단계 (라)는, 상기 마스크 기판상에 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계; 상기 제1 영역의 포토레지스트을 노광 및 현상하여 상기 제1 영역의 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 상기 제1 영역의 차광막 패턴을 식각하는 단계를 포함하는 것이 바람직하다.Here, the step (d) may include applying a photoresist on a structure in which a shifter pattern and a light shielding pattern are sequentially formed on the mask substrate; Exposing and developing the photoresist of the first region to form a photoresist pattern exposing the light shielding pattern of the first region; And etching the light blocking film pattern of the first region using the photoresist pattern as a mask.

그리고, 상기 단계 (마)는, 상기 제1 영역의 마스크 기판상에는 시프터막 패턴이 형성되고, 상기 제2 영역의 마스크 기판상에는 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계; 상기 제2 영역의 포토레지스트를 노광 및 현상하여 상기 마스크 기판과, 상기 마스크 기판과의 경계 부분의 상기 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트를 마스크로 상기 차광막 패턴의 노출 부분을 식각하는 단계를 포함하는 것이 바람직하다.In the step (e), the shifter film pattern is formed on the mask substrate of the first region, and the photoresist is applied on the structure in which the shifter pattern and the light shielding film pattern are sequentially formed on the mask substrate of the second region. step; Exposing and developing the photoresist of the second region to form a photoresist pattern exposing the mask substrate and the light shielding film pattern at a boundary portion of the mask substrate; And etching the exposed portion of the light blocking layer pattern using the photoresist as a mask.

또한, 상기 제2 영역의 시프터막 패턴의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것이 바람직하며, 이 경우에 상기 제2 영역의 마스크 기판의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것이 바람직하다.The method may further include etching the exposed portion of the shifter layer pattern of the second region to a predetermined depth, and in this case, etching the exposed portion of the mask substrate of the second region to a predetermined depth. It is preferable to include.

이와 같은 본 발명에 따르면, 상대적으로 피치가 적은 주변 회로 영역에서의 노광 공정시에 상기 차광막 패턴으로 인하여 입사광의 2차 성분이 약화되어 사이드로브 현상이 방지되며, 또한 시프터막 패턴의 마스크 기판과의 경계 부분이 식각됨으로써 투과율이 증가하여 빛의 콘트라스트(contrast)가 증대된다.According to the present invention, the secondary component of incident light is weakened due to the light shielding film pattern during the exposure process in the peripheral circuit region having a relatively small pitch, thereby preventing side lobe phenomenon, and also with the mask substrate of the shifter film pattern. By etching the boundary portion, the transmittance is increased to increase the contrast of light.

이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이고, 도 5는 선 Ⅲ-Ⅳ를 따라 도시된 단면도이다. 도 4 및 도 5에서, 선 C-C'로 분리된 영역 중 왼쪽 영역은 반도체 장치의 메모리 셀 영역에 대응되는 제1 영역이고, 오른쪽 영역은 반도체 장치의 주변 회로 영역에 대응되는 제2 영역을 나타낸다. 도 4 및 도 5에 도시된 바와 같이, 본 발명에 따른 하프톤 위상 반전 마스크는, 입사광에 투명한 마스크 기판(400)상에, 제1 영역에는 시프터막 패턴(500')만 형성되고, 제2 영역에는 시프터막 패턴(500") 및 차광막 패턴(600")이 순차적으로 형성된다. 상기 시프터막(500')(500")으로는 MoSiON막을 사용하고, 상기 차광막(600")으로는 크롬막을 사용할 수 있다. 특히, 제 2 영역에서의 시프터막 패턴(500") 및 차광막 패턴(600")은 일정한 폭(c)으로 식각된 림(rim) 형태를 이룬다. 따라서, 노광 작업시에, 제2 영역의 시프터막 패턴(500")을 통과하는 빛의 2차 피크 성분은 차광막 패턴(600")으로 인하여 그 강도가 줄어들므로 주변에서의 포토레지스트가 손실되는 사이드로브 현상이 억제된다.4 is a diagram illustrating a layout of a halftone phase inversion mask according to the present invention, and FIG. 5 is a cross-sectional view taken along line III-IV. 4 and 5, the left region of the regions separated by the line C-C ′ is a first region corresponding to the memory cell region of the semiconductor device, and the right region represents a second region corresponding to the peripheral circuit region of the semiconductor device. Indicates. 4 and 5, in the halftone phase reversal mask according to the present invention, only a shifter film pattern 500 ′ is formed on a mask substrate 400 transparent to incident light, and a second region is formed on a mask substrate 400. The shifter film pattern 500 ″ and the light shielding film pattern 600 ″ are sequentially formed in the region. A MoSiON film may be used as the shifter films 500 ′ and 500 ″, and a chromium film may be used as the light shielding film 600 ″. In particular, the shifter film pattern 500 ″ and the light shielding film pattern 600 ″ in the second region form a rim etched with a constant width c. Therefore, in the exposure operation, the secondary peak component of the light passing through the shifter film pattern 500 "in the second region is reduced in intensity due to the light shielding film pattern 600", so that the photoresist in the surroundings is lost. Lobe phenomenon is suppressed.

또한, 투과율을 높이기 위해, 제2 영역의 시프터막 패턴(500")의 노출 부분은 일정 깊이(a)로 식각된다. 이 경우, 시프터막 패턴(500")의 두께가 줄어들므로, 노광 작업시 투과율이 증가되며, 이에 따라 콘트라스트가 향상된다. 상기 식각되는 깊이(a)는, 시프터막 패턴(500")의 노출 부분의 투과율이 약 10%가 되도록 하는 깊이인 것이 바람직하다.In addition, in order to increase the transmittance, the exposed portion of the shifter film pattern 500 "in the second region is etched to a predetermined depth (a). In this case, the thickness of the shifter film pattern 500" is reduced, so that during exposure operation The transmittance is increased, thereby improving the contrast. The depth a to be etched is preferably such that the transmittance of the exposed portion of the shifter film pattern 500 ″ is about 10%.

한편, 제2 영역의 시프터막 패턴(500")의 식각에 따른 시프터막 패턴(500")의 두께 변화로 인해 마스크 기판(400)과 시프터막 패턴(500") 사이의 위상차 변화가 발생될 수 있다. 이는 특히 마스크 기판(400)과 시프터막 패턴(500") 사이의 위상차가 기설정된 블랭크(blank) 마스크로 제조되는 경우에 심각한 문제를 야기할 수도 있다. 따라서, 이와 같은 경우 마스크 기판(400)의 노출 부분을 일정 깊이(b)로 식각하여 변화된 위상차를 보정한다.On the other hand, a phase difference change between the mask substrate 400 and the shifter layer pattern 500 ″ may occur due to the change in the thickness of the shifter layer pattern 500 ″ due to the etching of the shifter layer pattern 500 ″ in the second region. This may cause a serious problem, especially when the phase difference between the mask substrate 400 and the shifter film pattern 500 " is made of a predetermined blank mask. Therefore, in this case, the exposed portion of the mask substrate 400 is etched to a predetermined depth b to correct the changed phase difference.

도 6a 및 도 6b는 본 발명에 따른 하프톤 위상 반전 마스크의 제1 및 제2 영역에서의 포커스 마진의 일치 여부를 알아보기 위한 시뮬레이션 결과를 각각 나타낸 그래프이다. 시뮬레이션 조건으로서, 기준 CD(Critical Dimension)를 0.25㎛, 제2 영역에서의 시프터막 패턴(500")의 식각 폭(c)을 0.48㎛, 제1 영역에서의 시프터막 패턴(500')의 투과율을 5%,, 그리고 제2 영역에서의 시프터막 패턴(500")의 노출 부분에서의 투과율을 10%로 각각 설정하였다. 한편, 도 6a 및 도 6b에 도시된 그래프에서, 기준 CD의 상하로 수평축에 나란하게 도시된 선은 CD 허용 범위(tolerence)를 나타낸다. 이에 따르면, 제1 영역에서의 포커스 마진과, 제2 영역에서의 포커스 마진이 일치된다는 사실을 알 수 있다.6A and 6B are graphs showing simulation results for checking whether the focus margins coincide in the first and second regions of the halftone phase inversion mask according to the present invention, respectively. As a simulation condition, the transmittance of the shifter film pattern 500 ′ in the first region and the etching width c of the shifter film pattern 500 ″ in the second region is 0.25 μm, and the reference CD (Critical Dimension) is 0.25 μm. Was set to 5% and the transmittance at the exposed portion of the shifter film pattern 500 " in the second region to 10%, respectively. On the other hand, in the graphs shown in Figs. 6A and 6B, lines shown parallel to the horizontal axis up and down of the reference CD indicate CD tolerance. According to this, it can be seen that the focus margin in the first area coincides with the focus margin in the second area.

그러면, 도 7 내지 도 13을 참조하면서 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법을 설명해 보기로 한다. 도 7 내지 도 13에서 선 C-C'로 분리된 영역중, 왼쪽 영역은 반도체 장치의 셀 영역에 대응하는 제1 영역을 나타내고, 오른쪽 영역은 반도체 장치의 주변 회로 영역에 대응하는 제2 영역을 각각 나타낸다.Next, a method of manufacturing a halftone phase inversion mask according to the present invention will be described with reference to FIGS. 7 to 13. 7 to 13, the left region represents the first region corresponding to the cell region of the semiconductor device, and the right region represents the second region corresponding to the peripheral circuit region of the semiconductor device. Represent each.

먼저, 도 7에 도시된 바와 같이, 제1 영역 및 제2 영역에 공통이고, 입사광에 대해 투명한 마스크 기판(400)상에 일정한 투과율을 갖는 시프터막(500) 및 차광막(600)을 순차적으로 적층한다.First, as shown in FIG. 7, the shifter film 500 and the light shielding film 600 having a constant transmittance are sequentially stacked on the mask substrate 400 which is common to the first region and the second region and is transparent to incident light. do.

그리고, 도 8에 도시된 바와 같이, 시프터막(500) 및 차광막(600)을 패터닝하여 시프터막 패턴(500') 및 차광막 패턴(600')을 형성한다. 이를 위하여, 상기 차광막(600) 위에 포토레지스트(미도시)를 도포하고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(미도시)를 형성한다. 이 포토레지스트 패턴을 마스크로 차광막(600)을 식각하여 차광막 패턴(600')을 형성한 후, 포토레지스트 패턴을 제거한다. 다음에, 형성된 차광막 패턴(600')을 식각 마스크로 사용하여 시프터막(500)을 식각하여 시프터막 패턴(500')을 형성한다.As illustrated in FIG. 8, the shifter film 500 and the light shielding film 600 are patterned to form the shifter film pattern 500 ′ and the light shielding film pattern 600 ′. To this end, a photoresist (not shown) is coated on the light blocking film 600, and a photoresist pattern (not shown) is formed by performing exposure and development processes. The light shielding film 600 is etched using the photoresist pattern as a mask to form the light shielding film pattern 600 ', and then the photoresist pattern is removed. Next, the shifter film 500 is etched using the formed light shielding film pattern 600 ′ as an etching mask to form the shifter film pattern 500 ′.

다음에, 도 9에 도시된 바와 같이, 도 8의 구조체상에 포토레지스트(700)를 도포한다. 그리고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(700')을 형성한다. 이 때, 상기 노광 및 현상 공정은 제1 영역에만 수행한다.Next, as shown in FIG. 9, a photoresist 700 is applied onto the structure of FIG. 8. The photoresist pattern 700 ′ is formed by performing exposure and development processes. At this time, the exposure and development processes are performed only in the first region.

다음에, 포토레지스트 패턴(700')을 식각 마스크로 식각 공정을 수행하여 제1 영역에 있는 차광막 패턴(600')을 제거한다. 그리고, 제1 영역의 포토레지스트 패턴(700') 및 제2 영역의 포토레지스트(700)을 제거하면, 도 10에 나타낸 바와 같이, 제1 영역의 마스크 기판(400) 상에는 시프터막 패턴(500')만 남고, 제2 영역에는 마스크 기판(400)상에는 시프터막 패턴(500') 및 차광막 패턴(600')이 남는다.Next, the photoresist pattern 700 ′ is etched using an etching mask to remove the light blocking film pattern 600 ′ in the first region. When the photoresist pattern 700 ′ of the first region and the photoresist 700 of the second region are removed, as shown in FIG. 10, the shifter film pattern 500 ′ is formed on the mask substrate 400 of the first region. ) And the shifter film pattern 500 ′ and the light shielding film pattern 600 ′ remain on the mask substrate 400 in the second region.

다음에, 도 11에 도시된 바와 같이, 도 10의 구조체상에 포토레지스트(800)를 도포한다. 그리고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(800')을 형성한다. 이 때, 상기 노광 및 현상 공정은 제2 영역에만 수행한다.Next, as shown in FIG. 11, a photoresist 800 is applied onto the structure of FIG. 10. The photoresist pattern 800 ′ is formed by performing exposure and development processes. At this time, the exposure and development processes are performed only in the second region.

다음에, 포토레지스트 패턴(800')을 식각 마스크로 식각 공정을 수행하여 제2 영역에 있는 차광막 패턴(600')의 노출 부분 및 시프터막 패턴(500')의 노출 부분을 제거한다. 이 때, 시프터막 패턴(500')의 노출 부분은 일정 투과율, 예컨대 10%의 투과율이 얻어지는 깊이로 식각된다. 그리고, 제1 영역의 포토레지스트(800) 및 제2 영역의 포토레지스트 패턴(800')을 제거하면, 도 12에 나타낸 바와 같이, 제2 영역에는 마스크 기판(400)상에 일정 폭 및 깊이로 식각된 시프터막 패턴(500")과, 일정 폭으로 식각된 차광막 패턴(600")이 남는 림 형태의 하프톤 위상 반전 마스크가 형성된다.Next, an etching process is performed using the photoresist pattern 800 ′ as an etch mask to remove the exposed portion of the light blocking film pattern 600 ′ and the exposed portion of the shifter film pattern 500 ′ in the second region. At this time, the exposed portion of the shifter film pattern 500 'is etched to a depth at which a constant transmittance, for example, a transmittance of 10% is obtained. When the photoresist 800 of the first region and the photoresist pattern 800 'of the second region are removed, as shown in FIG. 12, the second region has a predetermined width and depth on the mask substrate 400. A halftone phase reversal mask of a rim shape in which the etched shifter film pattern 500 ″ and the light shielding film pattern 600 ″ etched to a predetermined width is left is formed.

다음에, 도 13에 도시된 바와 같이, 제2 영역의 시프터막 패턴(500")을 마스크로 하여 제2 영역의 마스크 기판(400)의 노출 부분을 일정 깊이로 식각한다. 이 때 식각 깊이는, 제2 영역의 시프터막 패턴(500")의 두께 감소로 인한 위상 변화량이 보정되는 깊이가 되도록 한다. 그러면, 본 발명에 따른 하프톤 위상 반전 마스크가 완성된다.Next, as illustrated in FIG. 13, the exposed portion of the mask substrate 400 of the second region is etched to a predetermined depth using the shifter film pattern 500 ″ of the second region as a mask. The depth of change of the phase change due to the decrease in the thickness of the shifter film pattern 500 ″ of the second region is adjusted to be a depth to be corrected. Then, the halftone phase inversion mask according to the present invention is completed.

이상의 설명에서와 같이, 본 발명에 따른 하프톤 위상 반전 마스크 및 그 제조 방법에 의하면, 상대적으로 피치가 적은 주변 회로 영역에서의 노광 공정시에 상기 차광막 패턴으로 인하여 입사광의 2차 성분이 약화되어 사이드로브 현상이 방지되며, 또한 시프터막 패턴의 마스크 기판과의 경계 부분이 식각됨으로써 투과율이 증가하여 빛의 콘트라스트(contrast)가 증대된다.As described above, according to the halftone phase inversion mask and the manufacturing method thereof according to the present invention, the secondary component of incident light is weakened due to the light shielding film pattern during the exposure process in the peripheral circuit region having a relatively small pitch, and thus the side The lobe phenomenon is prevented, and the transmissivity is increased by etching the boundary portion of the shifter pattern with the mask substrate, thereby increasing the contrast of light.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

Claims

A halftone phase inversion mask having a first region corresponding to a cell region of a semiconductor device and a second region corresponding to a peripheral circuit region having a pitch smaller than that of the cell region,

A mask substrate common to the first and second regions;

A shifter pattern formed on the mask substrate and patterned to expose certain regions of the mask substrate; And

And a light blocking film pattern formed on the shifter film pattern of the second region and patterned to expose a portion of the surface of the shifter film pattern of the second region.

The method of claim 1,

The halftone phase reversal mask of claim 10, wherein the exposed portion of the shifter pattern is etched to a predetermined depth.

The method of claim 2,

And the depth is a depth such that the transmittance of the exposed portion of the shifter pattern is 10%.

The method of claim 2,

And the exposed portion of the mask substrate of the second region is etched to a predetermined depth so that the amount of phase change due to the etching of the shifter pattern is corrected.

The method of claim 1,

And the shifter film is a MoSiON film, and the light shielding film is a chrome film.

In the manufacturing method of the halftone phase inversion mask which has a 1st area | region corresponding to the cell area | region of a semiconductor device, and a 2nd area | region corresponding to the peripheral circuit area | region of pitch smaller than the said cell area | region,

(A) applying a shifter film having a constant transmittance on a mask substrate transparent to incident light;

(B) forming a blocking layer pattern on the shifter film;

(C) etching the shifter layer using the blocking layer pattern as a mask to form a shifter layer pattern for exposing predetermined regions of the mask substrate;

(D) removing the blocking layer pattern of the first region; And

(E) etching the light blocking film pattern of the second region to expose a portion of the surface of the shifter film pattern of the second region.

The method of claim 6, wherein step (d) comprises

Applying a photoresist on a structure in which a shifter pattern and a light shielding pattern are sequentially formed on the mask substrate;

Exposing and developing the photoresist of the first region to form a photoresist pattern exposing the light shielding pattern of the first region; And

And etching the light shielding pattern of the first region using the photoresist pattern as a mask.

The method of claim 6, wherein step (e)

Applying a photoresist on a structure in which a shifter pattern is formed on the mask substrate of the first region, and the shifter pattern and the light shielding pattern are sequentially formed on the mask substrate of the second region;

Exposing and developing the photoresist of the second region to form a photoresist pattern exposing the mask substrate and the light shielding film pattern at a boundary portion of the mask substrate; And

And etching the exposed portion of the light blocking film pattern using the photoresist as a mask.

The method of claim 6,

And etching the exposed portion of the shifter film pattern of the second region to a predetermined depth.

The method of claim 9,

And etching the exposed portion of the mask substrate in the second region to a predetermined depth.