KR20040006571A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 저계조 표현 서브필드에서의 계조 구현성을 높일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 다수의 유지전극쌍과 어드레스전극들을 구비하며 방전공간에 헬륨(He), 네온(Ne) 및 10% 이상의 크세논(Xe) 등의 불활성 혼합가스가 주입된 플라즈마 디스플레이 패널의 구동방법에 있어서, 다수의 서브필드 중 낮은 계조를 표시하는 서브필드는, 리셋펄스에 의한 리셋방전하는 단계와, 제1 유지전극에 인가된 스캔펄스와 상기 어드레스 전극에 인가된 데이터 펄스에 의해 저계조를 표시하는 어드레스 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 저계조 표현 서브필드에서의 계조 구현성을 높일 수 있도록 한 플라즈마 디스플레이 패널 및 그의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(sus)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(sus)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(sus)는 다음 방전을 일으킬 수 있는 정도의 벽전하를형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.

상기에서와 같은 종래기술에 따른 PDP에 있어서 한 프레임동안 가장 많은 시간을 차지하는 기간이 어드레스 기간이다. 특히 화질 개선을 위해 더 많은 서브필드로 프레임을 구성하여야 하나 어드레스 기간에 사용되는 시간으로 인하여 제한이 된다. 그러나, 고해상도화 및 고효율화로 인하여 PDP는 많아진 스캔전극라인(Y)과 다량의 Xe 사용으로 인하여 방전 형성 시간이 길어지는 단점 특히 어드레스 기간의 소요시간이 길어지는 단점이 있다. 이로 인하여, 종래기술에 따른 PDP의 구동방법은 한 프레임동안 서브필드 수가 제한 되어 동영상 구현시 화질 저하 현상 등이 발생하는 단점이 있게 된다.

따라서, 본 발명의 목적은 저계조 서브필드에서 여러 계조를 구현할 수 있도록 한 PDP의 구동방법을 제공하는 데 있다.

본 발명의 다른 목적은 가장 낮은 계조를 표현하는 서브필드의 서스테인 기간을 제거하도록 한 PDP의 구동방법을 제공하는 데 있다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.

도 4는 각각 다른 Xe 첨가량을 가지는 PDP 방전공간 상에 있어서 인가전압에 따른 발광 휘도를 나타낸 도면이다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널에서 화상 계조를 구현하기 위한 프레임 구성을 나타내는 도면이다.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 다수의 유지전극쌍과 어드레스전극들을 구비하며 방전공간에 헬륨(He), 네온(Ne) 및 10% 이상의 크세논(Xe) 등의 불활성 혼합가스가 주입된 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 다수의 서브필드 중 낮은 계조를 표시하는 서브필드는, 리셋펄스에 의한 리셋방전하는 단계와, 상기 제1 유지전극에 인가된 스캔펄스와 상기 어드레스 전극에 인가된 데이터 펄스에 의해 저계조를 표시하는 어드레스 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

본 발명에서의 상기 낮은 계조를 표시하는 서브필드는 저계조를 표시하는 어드레스 방전을 소거하기 위한 소거 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

본 발명에서의 상기 낮은 계조를 표시하는 서브필드이외의 서브필드들은, 상기 리셋펄스에 의한 리셋방전하는 단계와, 상기 제1 유지전극에 인가된 스캔펄스와 상기 어드레스 전극에 인가된 데이터 펄스에 의해 어드레스 방전을 일으키는 단계와, 상기 제1 유지전극과 제2 유지전극에 교번되도록 인가된 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

본 발명에서의 상기 리셋방전하는 단계는, 상기 제1 유지전극들에 상승 램프파형을 인가하여 방전셀 내에 벽전하를 형성하는 단계와, 상기 제1 유지전극들에 하강 램프파형을 인가하여 상기 벽전하들 중 불요한 벽전하 일부를 소거시키기 위해 소거방전을 일으키는 단계를 포함하는 것을 특징으로 한다.

본 발명에서의 상기 어드레스 방전을 일으키는 단계는, 상기 제1 유지전극에 부극성 스캔펄스를 인가하는 단계와, 상기 부극성 스캔펄스와 동기되도록 상기 어드레스전극에 표현계조에 따라 조절되는 데이터 펄스가 인가되는 단계를 포함하는 것을 특징으로 한다.

본 발명에서의 상기 표현계조에 따라 조절되는 데이터 펄스는 약 40 내지 100V 사이의 전압이 인가되는 것을 특징으로 한다.

이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 4는 각각 다른 Xe 첨가량을 가지는 PDP 방전공간 상에 있어서 인가전압에 따른 발광 휘도를 나타낸 도면이다.

본 발명에 있어서도 PDP는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 또한, 본 발명에 따른 PDP의 방전셀도 도 1에 도시된 종래기술에서와 같이 동일하게 형성된다. 이를 설명하면, 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

도 4를 참조하면, 현 사용된 PDP에서 적용되는 방전공간에 주입된 Xe 첨가량이 4%인 경우 전압이 10V 증가할 때마다 PDP의 발광 휘도는 20㏅/㎡ 정도 증가하는 반면에 Xe 첨가량이 14%인 경우 10V 증가할 때마다 PDP의 발광 휘도는 80㏅/㎡ 정도 증가한다. 또한, 방전공간에 주입된 Xe 첨가량이 4%인 경우 전체 발광휘도는 100∼200㏅/㎡인 반면에 Xe 첨가량이 14%인 경우 전체 발광휘도는 200∼700㏅/㎡로 매우 강한 발광을 하고 있음을 알 수 있다.

상기에서 알 수 있는 바와 같이 다량의 Xe 즉, 10% 이상의 Xe를 사용한 경우 PDP의 발광 휘도가 4배 이상 증가하기 때문에 가장 낮은 계조를 표시하는 서브필드는 서스테인 기간을 두지 않고 어드레스 방전만으로도 낮은 계조를 표현할 수 있게 된다. 이 때, 어드레스 방전만으로 저계조를 표현시 어드레스 방전 자체가 표시 방전이므로 PDP는 선택적 쓰기(Selective Writing) 방식에 의해 구동되어진다.

또한, 인가 전압에 따른 발광 휘도 차이가 Xe 첨가량이 적은 경우에 비하여 4배 가량 차이가 나기 때문에 어드레스 전극(X)에 인가되는 데이터 펄스의 구동전압을 조절하여 어드레스 방전시의 발광을 조절할 수 있다.

도 5는 본 발명의 실시예에 따른 PDP에서 계조를 구현하기 위한 프레임 구성을 나타내는 도면이다.

도 5를 참조하면, 본 발명에 따른 PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 다수의 서브필드로 나누어 시분할구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 스캔라인을 선택하고 선택된 스캔라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60초에 해당하는 1 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8) 또는 그 이상의 서브필드들로 나누어지게 된다.

본 발명에 따른 PDP는 선택적 쓰기 구동방식을 사용하며 가장 낮은 계조를 표현하는 서브필드에서 서스테인 기간이 존재하지 않는 것이 특징이다. 도 5는 제1 서브필드를 가장 낮은 계조를 표현하는 것으로 설정한 것이다. 제1 서브필드의 발광 빛은 어드레스 기간에서 발생하는 빛을 이용하며, 이는 Xe을 10% 이상 첨가한 경우에 빛의 양이 충분하기 때문이다.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.

도 6을 참조하면, 본 발명에 따른 PDP에 있어서 제1 서브필드(SF1)는 리셋기간(RPD), 어드레스기간(APD) 및 소거기간(EPD)으로 구성되며, 제1 서브필드(SF1)를 제외한 서브필드들은 리셋기간(RPD), 어드레스기간(APD), 서스테인기간(SPD) 및 소거기간(EPD)으로 구성된다.

제1 서브필드(SF1)의 리셋기간에는 스캔전극라인(Y)에 램프-업파형의 리셋펄스(RP)에 이어서 램프다운 파형의 리셋펄스(-RP)이 순차적으로 공급된다. 이 램프다운의 리셋펄스(-RP)은 기저전압레벨까지 하강한다. 또한, 서스테인전극라인들(Z)에는 정극성의 주사직류전압(Zdc)이 공급된다.

어드레스기간에는 서스테인전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 스캔전극라인들(Y)과 어드레스전극라인들(X) 각각에 스캔전압을 기준으로 부극성(-)의 스캔펄스(SP)와 정극성(+)의 데이터 펄스가 상호 동기되게끔 공급된다. 이 때 공급되는 정극성(+)의 데이터 펄스는 어드레스 방전시 발광 세기를 조절하기 위해서 도 6에 도시된 바와 같이 제1 내지 제3 데이터전압(Vd1 내지 Vd3)중 어드레스 구동부(도시하지 않음)를 통하여 선택된 데이터전압이 공급된다. 또한, 제1 내지 제3 데이터전압(Vd1 내지 Vd3)은 40V 내지 100V에서 유동적으로 인가되며, 일반적인 데이터전압은 약 60 내지 70V 정도로 공급된다.

어드레스기간 이후에는 서스테인 기간이 오지 않고 저계조를 표현한 어드레스 방전이 소거되게 하는 소거펄스(EP)가 서스테인전극라인들(Z)에 공급된다.

제1 서브필드(SF1) 이외의 서브필드들의 리셋기간(RPD)에서도 스캔전극라인(Y)에는 램프-업파형의 리셋펄스(RP)에 이어서 램프다운 파형의 리셋펄스(-RP)이 순차적으로 공급된다. 이 램프다운의 리셋펄스(-RP)은 기저전압레벨까지 하강한다. 또한, 서스테인전극라인들(Z)에는 정극성의 주사직류전압(Zdc)이 공급된다.

어드레스기간(APD)에는 서스테인전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 스캔전극라인들(Y)과 어드레스전극라인들(X) 각각에 스캔전압을 기준으로 부극성(-)의 스캔펄스(SP)와정극성(+)의 데이터 펄스가 상호 동기되게끔 공급된다. 이 때 공급되는 정극성(+)의 데이터 펄스는 어드레스 방전시 발광 세기를 조절하기 위해서 도 6에 도시된 바와 같이 제1 내지 제3 데이터전압(Vd1 내지 Vd3)중 어드레스 구동부(도시하지 않음)를 통하여 선택된 데이터전압이 공급된다. 또한, 제1 내지 제3 데이터전압(Vd1 내지 Vd3)은 40V 내지 100V에서 유동적으로 인가되며, 일반적인 데이터전압은 약 60 내지 70V 정도로 공급된다.

서스테인기간(SPD)에는 상기의 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인펄스(SUSPy,SUSPz)가 주사전극라인들(Y)과 유지전극라인들(Z)에 교번적으로 공급된다. 그리고 서스테인기간(SPD)의 종료시점인 소거기간(EPD)에는 서스테인 방전이 소거되게 하는 소거펄스(EP)가 서스테인전극라인(Z)에 공급된다. 이 때, 인가되는 소거펄스(EP)는 세폭 펄스 또는 램프 형태의 펄스 형태로 인가된다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 10% 이상의 Xe를 첨가한 방전공간 상에서 가장 낮은 계조를 표시하는 서브필드는 서스테인기간을 따로 두지 않고 어드레스 방전만을 표현하며 데이터전압을 차등 인가한다. 이로 인하여, 본 발명에 따른 PDP는 저계조 서브필드에서 여러 계조를 구현할 수 있도록 하여 서브필드 수를 늘리지 않고도 화질 개선 효과를 얻을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 다수의 유지전극쌍과 어드레스전극들을 구비하며 방전공간에 헬륨(He), 네온(Ne) 및 10% 이상의 크세논(Xe) 등의 불활성 혼합가스가 주입된 플라즈마 디스플레이 패널의 구동방법에 있어서,

상기 다수의 서브필드 중 낮은 계조를 표시하는 서브필드는,

리셋펄스에 의한 리셋방전하는 단계와,

상기 제1 유지전극에 인가된 스캔펄스와 상기 어드레스 전극에 인가된 데이터 펄스에 의해 저계조를 표시하는 어드레스 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 1 항에 있어서,

상기 낮은 계조를 표시하는 서브필드는 저계조를 표시하는 어드레스 방전을 소거하기 위한 소거 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 2 항에 있어서,

상기 낮은 계조를 표시하는 서브필드이외의 서브필드들은,

상기 리셋펄스에 의한 리셋방전하는 단계와,

상기 제1 유지전극에 인가된 스캔펄스와 상기 어드레스 전극에 인가된 데이터 펄스에 의해 어드레스 방전을 일으키는 단계와,

상기 제1 유지전극과 제2 유지전극에 교번되도록 인가된 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 3 항에 있어서,

상기 리셋방전하는 단계는,

상기 제1 유지전극들에 상승 램프파형을 인가하여 방전셀 내에 벽전하를 형성하는 단계와,

상기 제1 유지전극들에 하강 램프파형을 인가하여 상기 벽전하들 중 불요한 벽전하 일부를 소거시키기 위해 소거방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 3 항에 있어서,

상기 어드레스 방전을 일으키는 단계는,

상기 제1 유지전극에 부극성 스캔펄스를 인가하는 단계와,

상기 부극성 스캔펄스와 동기되도록 상기 어드레스전극에 표현계조에 따라 조절되는 데이터 펄스가 인가되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 5 항에 있어서,

상기 표현계조에 따라 조절되는 데이터 펄스는 약 40 내지 100V 사이의 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

제 6 항에 있어서,

상기 표현계조에 따라 조절되는 데이터 펄스는 정상 저계조 표현시 약 60 내지 70V 사이의 전압이 인가되고,

상기 정상 저계조보다 낮거나 높은 계조수를 표현하기 위해서는 상기 60 내지 70V 사이의 전압보다 낮거나 높은 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.