KR20040003327A - 횡전계 방식의 액정표시장치 및 그 제조방법 - Google Patents
횡전계 방식의 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040003327A KR20040003327A KR1020020037993A KR20020037993A KR20040003327A KR 20040003327 A KR20040003327 A KR 20040003327A KR 1020020037993 A KR1020020037993 A KR 1020020037993A KR 20020037993 A KR20020037993 A KR 20020037993A KR 20040003327 A KR20040003327 A KR 20040003327A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- crystal display
- substrate
- pixel electrode
- electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 122
- 238000000034 method Methods 0.000 title description 25
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 130
- 239000010408 film Substances 0.000 claims description 82
- 230000005684 electric field Effects 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- -1 acryl Chemical group 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 87
- 230000008569 process Effects 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003204 osmotic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000790 scattering method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010947 wet-dispersion method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 공통전극 및 화소전극의 높이를 높여 액정의 포션(portion)을 높임으로서 전력소비를 낮추고 전극간의 간격을 넓혀 개구율을 향상시키도록 한 횡전계 방식의 액정표시장치 및 그 제조방법에 관한 것으로서, 교차 배치되어 화소영역을 정의하는 복수개의 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차부위에 형성되는 박막 트랜지스터와, 상기 화소영역상에 데이터 배선과 동일한 방향으로 일정한 간격을 갖고 형성되는 복수개의 제 1, 제 2 절연막 패턴과, 상기 박막 트랜지스터에 연결되면서 상기 복수개의 제 1 절연막 패턴상에 형성되는 화소전극과, 상기 화소전극과 일정간격을 갖고 상기 복수개의 제 2 절연막 패턴상에 형성되는 공통전극을 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 구동영역 확장 및 공정을 단순화시키는데 적당한 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(4)이 배열되고, 상기 게이트 배선(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 배선(5)이 배열되며, 상기 게이트 배선(4)과 데이터 배선(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 배선(4)과 데이터 배선(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.
그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
여기서, 상기 박막 트랜지스터(T)는 상기 게이트 배선(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 배선(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.
상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다.
따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.
도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.
도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다.
그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.
도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.
즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.
도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.
상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다.
상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다.
그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
그러나, 공통전극(13)과 화소전극(12)이 동일 평면상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다.
또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.
즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.
도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.
그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.
이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치 및 그 제조방법을 설명하면 다음과 같다.
도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도이다.
도 5에 도시한 바와 같이, 투명한 하부기판(21)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(22)이 배열되고, 상기 게이트 배선(22)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터배선(25)이 배열된다.
상기 게이트 배선(22)과 평행하게 화소영역(P)내에 공통배선(29)이 배열되고, 상기 게이트 배선(22)과 데이터 배선(25)이 교차되어 정의된 각 화소영역(P)에는 복수개의 박막 트랜지스터(T)가 형성된다.
여기서 상기 박막 트랜지스터(T)는 상기 게이트 배선(22)으로부터 돌출되어 형성되는 게이트 전극(22a)과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극(22a) 상측의 게이트 절연막위에 형성되는 액티브층(24)과, 상기 데이터 배선(25)으로부터 돌출되어 형성되는 소오스 전극(25a)과 상기 소오스 전극(25a)과 일정한 간격을 갖고 형성되는 드레인 전극(25b)으로 구성된다.
상기 화소영역(P)내에 상기 데이터 배선(25)과 평행하게 일정한 간격을 갖고 서로 연결되면서 일측단이 박막 트랜지스터(T)의 드레인 전극(25b)에 연결되는 복수개의 화소전극(28)이 형성되어 있고, 상기 화소영역(P)내에 상기 공통배선(29)으로부터 돌출되는 복수개의 공통전극(29a)이 형성되어 있다.
도 6은 도 5의 Ⅰ-Ⅰ선에 따른 종래의 IPS의 액정표시장치를 나타낸 구조단면도이다.
도 6에 도시한 바와 같이, 투명한 하부기판(21)상의 일정영역에 게이트 배선(도 5의 22)으로부터 돌출되어 형성되는 게이트 전극(22a) 및 상기 게이트 전극(22a)과 일정한 간격을 갖는 공통전극(29a)과, 상기 게이트 전극(22a)을 포함한 하부기판(21)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(23)과, 상기 게이트 전극(22a)과 대응되면서 상기 게이트 절연막(23)상에 아일랜드 형태로 형성되는 액티브층(24)과, 상기 액티브층(24)에 일정부분이 오버랩되면서 상기 데이터 배선(도 5의 25)으로부터 돌출되어 형성되는 소오스 전극(25a)과 상기 소오스 전극(25a)과 일정한 간격을 갖고 형성되는 드레인 전극(25b) 및 화소전극(28)과, 상기 하부기판(21)의 전면에 SiNx 또는 SiOx로 이루어진 물질로 형성되는 보호막(26)로 구성된다.
여기서 상기 화소영역(P)내의 공통전극(29a)은 상기 공통배선(29)에 접속되며, 상기 화소전극(28)은 액티브층(24)상에 형성된 박막 트랜지스터의 드레인 전극(25b)에 연결된다.
또한, 상기 보호막(26)상에는 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다.
한편, 상기와 같이 형성된 하부기판(21)과 대응하는 상부기판(31)위에는 빛의 누설을 방지하기 위한 블랙 매트릭스층(32) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(33) 및 오버 코트층(34)이 차례로 적층되어 있다.
그리고 상기 상부기판(31)과 상부기판(21) 사이에는 액정층(35)이 형성되어 있다.
한편, 상기 하부기판(21)과 상부기판(31) 사이의 갭을 정밀하고 균일하게 유지하기 위해 일정한 크기를 갖는 복수개의 스페이서(36)가 형성되어 있다.
도 7a 내지 도 7e는 도 5의 Ⅰ-Ⅰ선에 따른 종래의 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 7a에 도시한 바와 같이, 투명한 하부기판(21)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 일방향으로 연장되는 게이트 배선(도 5의 22), 상기 게이트 배선(22)에서 돌출되는 게이트 전극(22a) 및 상기 게이트 전극(22a)과 일정한 간격을 갖고 상기 게이트 배선(22)과 동일한 방향을 갖는 공통배선(도 5의 29), 상기 공통배선(29)의 양측면에서 돌출되는 공통전극(29a)을 형성한다.
여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용할 수 있다.
도 7b에 도시한 바와 같이, 상기 게이트 전극(22a) 및 공통전극(29a)을 포함한 하부기판(21)의 전면에 게이트 절연막(23)을 형성하고, 상기 게이트 절연막(23)상에 액티브층(24)을 형성한다.
여기서 상기 게이트 절연막(23)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있으며, 상기 액티브층(24)은 도면에 도시되지는 않았지만, 비정질 실리콘과 불순물이 함유된 비정질 실리콘의 적층 구조로 되어 있다.
이어, 상기 액티브층(24)을 포토 및 식각 공정을 통해 선택적으로 제거하여 상기 게이트 전극(22a) 상부의 게이트 절연막(23)상에 아일랜드 형태를 갖는 액티브층(24)을 형성한다.
도 7c에 도시한 바와 같이, 상기 액티브층(24)을 포함한 하부기판(21)의 전면에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 소정간격으로 이격된 데이터 배선(도 5의 25), 소오스 전극(25a) 및 드레인 전극(25b) 그리고화소전극(28)을 각각 형성한다.
여기서 상기 소오스 전극(25a) 및 드레인 전극(25b)은 상기 액티브층(24)상에 형성되며, 상기 화소전극(28)은 상기 게이트 절연막(23)상에 평면적으로 상기 공통전극(29a)과 소정 간격으로 이격되게 형성한다.
한편, 상기 드레인 전극(25b)과 화소전극(28)은 전기적으로 연결되어 있다.
도 7d에 도시한 바와 같이, 상기 하부기판(21)의 전면에 보호막(26)을 형성한다.
여기서 상기 보호막(26)은 상기 액티브층(24)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성한다.
이어, 상기 화소전극(28) 및 공통전극(29a)을 포함한 하부기판(21)의 전면에 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)을 형성한다.
도 7e에 도시한 바와 같이, 상기 하부기판(21)상에 스페이서(spacer)(36)를 산포한다.
이어, 상기 하부기판(21)과 대응하는 상부기판(31)위에 빛의 누설을 방지하기 위한 블랙 매트릭스층(32) 및 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층(33) 및 오버 코트층(34)을 차례로 적층하여 형성하고, 상기 하부기판(21)과 상부기판(31) 사이에 액정층(35)을 형성한다.
여기서 상기 스페이서(36)는 상부기판(31)과 하부기판(21) 사이의 갭을 정밀하고 균일하게 유지하기 위해 일정한 크기의 스페이서(36)가 사용된다.
따라서, 상기 스페이서(36)를 산포할 때 하부기판(21)에 대해 균일한 밀도로산포해야 하며, 산포 방식은 크게 알코올 등에 스페이서(36)를 혼합하여 분사하는 습식 산포법과 스페이서만을 산포하는 건식 산포법으로 나눌 수 있다.
또한, 건식산포는 정전기를 이용하는 정전 산포식과 기체의 압력을 이용하는 제전 산포식으로 나뉘는데, 정전기에 취약한 구조를 갖고 있는 액정 셀에서는 제전 산포식이 많이 사용된다.
이어, 상기 하부기판(21)에 스페이서(36)의 산포 공정이 끝나면, 컬러 필터 기판인 상부기판(31)과 박막 트랜지스터 배열 기판인 하부기판(21)을 합착한다.
여기서 상기 상부기판(31)과 하부기판(21)은 합착 공정은 상부기판(31)과 하부기판(21) 사이의 갭을 정밀하고 균일하게 스페이서(30)로 유지시키고 일측에 실링재(도시되지 않음)가 지지하여 상부기판(31)과 하부기판(21)을 합착시킨다.
그리고 진공상태에서 상기 하부기판(21) 및 상부기판(31) 사이로 액정을 주입하여 액정층(35)을 형성한다.
여기서 상기 액정주입 공정은 상기 스페이서(36)에 의해 형성된 상부기판(31)과 하부기판(21) 사이에 위치한 공간부를 내외의 압력차를 이용하여 주입하는 것으로 기포를 제거하고 탈포과정이 진행된다.
이어, 보통으로 사용되는 자외선 경화수지를 디스펜서로 도포한 후에 자외선을 조사하여 주입구를 봉지한다.
상술한 바와 같이 IPS 액정표시장치는 공통전극(29a)과 화소전극(28)이 동일 기판(21)상에 형성된 구조로서, 시야각 향상에 큰 이점을 갖고 있다. .
그러나 상기와 같은 종래의 IPS 액정표시장치 및 그 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 공통전극과 화소전극의 두께가 얇아 횡전계에 의해 구동되는 액정의 포션(portion)이 작기 때문에 구동전압이 증가하여 전력소비가 많고 전극간의 간격이 좁아짐으로써 개구율이 감소한다.
또한, 상부기판과 하부기판의 합착 공정시 상부기판과 하부기판 사이의 갭을 정밀하고 균일하게 하기 위해 별도의 스페이서 형성 공정을 실시함으로써 공정이 복잡하다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 공통전극 및 화소전극의 높이를 높여 액정의 포션(portion)을 높임으로서 전력소비를 낮추고 전극간의 간격을 넓혀 개구율을 향상시키도록 한 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 공정을 단순화시키도록 한 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도
도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도
도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도
도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도
도 6은 도 5의 Ⅰ-Ⅰ선에 따른 IPS의 액정표시장치를 나타낸 구조단면도
도 7a 내지 도 7e는 도 5의 Ⅰ-Ⅰ선에 따른 종래의 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도
도 8a 및 도 8b는 본 발명에 의한 IPS의 액정표시장치를 나타낸 평면도
도 9a 및 도 9b는 본 발명의 다른 실시예에 의한 IPS의 액정표시장치를 나타낸 평면도
도 10은 도 8a 및 도 8b의 Ⅵ-Ⅵ선에 따른 본 발명에 의한 횡전계 방식의 액정표시장치의 구조 단면도
도 11은 본 발명에 의한 횡전계 방식의 액정표시장치를 나타낸 단면도
도 12a 내지 도 12i는 도 8a 및 도 8b의 Ⅵ-Ⅵ선에 따른 본 발명에 의한 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
41 : 하부기판 42 : 게이트 배선
43 : 게이트 절연막 44 : 액티브층
45 : 데이터 배선 46 : 보호막
47 : 절연막 48 : 콘택홀
49 : 화소전극 50 : 공통전극
51 : 액정층 52 : 상부기판
상기와 같은 목적을 달성하기 위한 본 발명에 의한 횡전계 방식의 액정표시장치는 교차 배치되어 화소영역을 정의하는 복수개의 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차부위에 형성되는 박막 트랜지스터와, 상기 화소영역상에 데이터 배선과 동일한 방향으로 일정한 간격을 갖고 형성되는 복수개의 제 1, 제 2 절연막 패턴과, 상기 박막 트랜지스터에 연결되면서 상기 제1 절연막 패턴상에 형성되는 화소전극과, 상기 화소전극과 일정간격을 갖고 상기 제 2 절연막 패턴상에 형성되는 공통전극을 포함하여 구성됨을 특징으로 한다.
여기서 상기 화소전극과 공통전극은 지그재그 형태이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 횡전계 방식의 액정표시장치는 제 1 기판상에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터의 소정부분이 노출되도록 콘택홀을 갖고 제 1 기판의 전면에 형성되는 보호막과, 상기 보호막상에 형성되는 복수개의 제 1, 제 2 절연막 패턴과, 상기 콘택홀을 통해 상기 박막 트랜지스터와 연결되면서 상기 보호막과 제 1 절연막 패턴상에 형성되는 화소전극과, 상기 화소전극과 일정한 간격을 갖고 상기 제 2 절연막 패턴 및 보호막상에 형성되는 공통전극과, 상기 제 1 기판과 대응하여 합착되는 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 형성되는 액정층을 포함하여 구성됨을 특징으로 한다.
여기서 상기 제 1, 제 2 절연막 패턴은 아크릴, 폴리 이미드, BCB, 실리콘 산화막, 질리콘 질화막 중에서 어느 하나로 형성된다.
또한, 본 발명에 의한 횡전계 방식의 액정표시장치의 제조방법은 제 1 기판상에 박막 트랜지스터를 형성하는 단계와, 상기 제 1 기판의 전면에 보호막을 형성하는 단계와, 상기 보호막상에 절연막을 형성하고 선택적으로 패터닝하여 보호막상에 복수개의 제 1, 제 2 절연막 패턴을 형성하는 단계와, 상기 박막 트랜지스터의 소정부분이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 박막 트랜지스터와 연결되면서 상기 제 1 절연막 패턴에화소전극을 형성함과 동시에 상기 화소전극과 일정한 간격을 갖고 제 2 절연막 패턴상에 공통전극을 형성하는 단계와, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
여기서 상기 액정층은 액정을 적하하여 형성하고, 상기 절연막은 아크릴, 폴리 이미드, BCB, 실리콘 산화막, 실리콘 질화막 중에서 어느 하나를 사용하여 형성한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 횡전계 방식의 액정표시장치 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 8a 및 도 8b는 본 발명에 의한 IPS의 액정표시장치를 나타낸 평면도이다.
도 8a에 도시한 바와 같이, 투명한 하부기판(41)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(42)이 배열되고, 상기 게이트 배선(42)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 배선(45)이 배열된다.
그리고 상기 게이트 배선(42)과 데이터 배선(45)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터가 형성된다.
여기서 상기 박막 트랜지스터는 상기 게이트 배선(42)으로부터 돌출되어 형성되는 게이트 전극(42a)과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극(42a) 상측의 게이트 절연막위에 형성되는 액티브층(44)과, 상기 데이터 배선(45)으로부터 돌출되어 상기 액티브층(44)과 소정부분이 오버랩되면서 형성되는 소오스 전극(45a)과 상기 소오스 전극(45a)과 일정한 간격을 갖고 형성되는드레인 전극(45b)으로 구성된다.
이어, 상기 화소영역에 상기 데이터 배선(45)과 동일한 방향으로 일정한 간격을 갖고 복수개의 제 1, 제 2 절연막 패턴(47a,47b)이 형성되어 있다.
그리고 상기 게이트 배선(42)과 데이터 배선(45)이 교차하여 정의되는 화소영역상에 상기 제 1, 제 2 절연막 패턴(47a,47b)을 감싸면서 서로 이격되어 화소전극(49)과 공통전극(50)이 동일 평면상에 형성되어 있다.
한편, 도 8b에서와 같이, 공통전극(50)과 화소전극(49) 및 제 1, 제 2 절연막 패턴(47a,47b)의 구성을 지그재그(zigzag) 형태로 꺾이는 구조로도 형성할 수 있다.
또한, 도 9a 및 도 9b는 본 발명의 다른 실시예에 의한 IPS의 액정표시장치를 나타낸 평면도이다.
도 9a 및 도 9b에 도시한 바와 같이, 박막 트랜지스터(T)를 영문자 "U"자형 구조로 형성할 수 있다. 즉, U자형의 소오스 전극(45a)과 상기 소오스 전극(45a)과 일정한 간격으로 이격된 드레인 전극(45b), 상기 드레인 전극(45b)과 전기적으로 연결되는 화소전극(49)을 포함하여 구성되어 있다.
도 10은 도 8a 및 도 8b의 Ⅵ-Ⅵ선에 따른 본 발명에 의한 횡전계 방식의 액정표시장치의 구조 단면도이다.
도 10에 도시한 바와 같이, 투명한 하부기판(41)상의 일정영역에 형성되는 게이트 전극(42a)과, 상기 게이트 전극(42a)을 포함한 하부기판(41)의 전면에 형성되는 게이트 절연막(43)과, 상기 게이트 전극(42a)과 대응되는 게이트 절연막(43)상에 아일랜드 형태로 형성되는 액티브층(44)과, 상기 액티브층(44)에 일정부분이 오버랩되면서 서로 일정간격으로 이격되어 형성되는 소오스 전극(45a) 및 드레인 전극(45b)과, 상기 드레인 전극(45b)의 표면이 소정부분이 노출되도록 콘택홀을 갖고 하부기판(41)의 전면에 형성되는 보호막(46)과, 상기 드레인 전극(45b)과 소정간격으로 이격되면서 상기 보호막(46)상에 일정한 간격을 갖고 형성되는 복수개의 제 1, 제 2 절연막 패턴(47a,47b)과, 상기 콘택홀을 통해 상기 드레인 전극(45b)과 전기적으로 연결되면서 상기 보호막(46)과 제 1 절연막 패턴(47a)상에 형성되는 화소전극(49)과, 상기 화소전극(49)과 동일 평면상에 형성되고 상기 화소전극과 일정한 간격을 갖고 상기 제 2 절연막 패턴(47b) 및 보호막(46)상에 형성되는 공통전극(50)으로 구성되어 있다.
여기서 상기 게이트 전극(42a), 액티브층(44), 소오스 전극(45a), 드레인 전극(45b)이 하나의 박막 트랜지스터를 이루게 된다.
도 11은 본 발명에 의한 횡전계 방식의 액정표시장치를 나타낸 단면도이다.
도 10에서와 같이 구성된 하부기판(41)은 도 11에 도시한 바와 같이, 블랙 매트릭스층과 컬러 필터층이 형성된 상부기판(52)과 합착되고, 상기 제 1, 제 2 절연막 패턴(47a,47b)에 의해 상부기판(52)과 하부기판(41) 사이의 공간에는 액정층(51)이 있다.
도 12a 내지 도 12i는 도 8a 및 도 8b의 Ⅵ-Ⅵ선에 따른 본 발명에 의한 IPS의 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 12a에 도시한 바와 같이, 투명한 하부 기판(41)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(도시되지 않음)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 배선(도 8a의 42)과 상기 게이트 배선(42)에서 일 방향으로 돌출 형성된 게이트 전극(42a)을 형성한다.
여기서 상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 등의 금속을 사용할 수 있다.
도 12b에 도시한 바와 같이, 상기 게이트 전극(42a)이 형성된 하부기판(41)의 전면에 게이트 절연막(43)을 형성한다.
여기서 상기 게이트 절연막(43)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.
도 12c에 도시한 바와 같이, 상기 게이트 절연막(43)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)으로 이루어진 액티브층(44)을 형성한다.
이어, 상기 액티브층(44)을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(42a) 상부에 아일랜드(island) 형태를 갖는 액티브층(44)을 형성한다.
도 12d에 도시한 바와 같이, 상기 액티브층(44)이 형성된 하부기판(41)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 배선(도 8a의 42)과 교차하여 일 방향으로 형성되고 끝단에 소오스 패드(도시되지 않음)가 형성된 다수의 데이터 배선(도 8a의 45)과, 상기 데이터 배선에서 일 방향으로 돌출 연장된 소오스 전극(45a)과, 이와는 소정간격 이격된 드레인 전극(45b)을 형성한다.
도 12e에 도시한 바와 같이, 상기 소오스 전극(45a)과 드레인 전극(45b)이 형성된 하부기판(41)의 전면에 실리콘 산화막(SiOx)과 실리콘 질화막(SiNx)의 무기막이나 BCB, 아크릴, 폴리이미드 등의 유기 절연 물질을 증착하여 보호막(46)을 형성하고, 상기 보호막(46)상에 절연막(47)을 형성한다.
여기서 상기 보호막(46)은 상기 액티브층(44)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성하며, 유기 절연 물질을 형성한 경우는 공통전극과 화소전극을 데이터 라인에 오버랩시킬 수 있으므로 개구율을 향상시킬 수 있다.
한편, 상기 절연막(47)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 실리콘 산화막, 실리콘 질화막 중에서 어느 하나를 사용하여 3~4㎛의 두께로 형성한다.
도 12f에 도시한 바와 같이, 상기 포토 및 식각 공정을 통해 상기 절연막(47)을 선택적으로 제거하여 상기 보호막(46)상에 일정한 간격을 갖는 복수개의 제 1, 제 2 절연막 패턴(47a,47b)을 형성한다.
여기서 상기 제 1, 제 2 절연막 패턴(47a,47b)은 박막 트랜지스터가 형성된 이외의 화소영역에 도 8a 및 도 8b에서와 같이 데이터 배선(45)과 동일한 방향을 갖고 형성된다.
한편, 상기 제 1, 제 2 절연막 패턴(47a,47b)은 이후에 상부기판과 하부기판 사이의 갭을 정밀하고 균일하게 유지하기 위해 형성된 스페이서(spacer)의 역할을 하게 된다.
도 12g에 도시한 바와 같이, 상기 드레인 전극(45b)의 표면이 소정부분 노출되도록 포토 및 식각 공정을 통해 상기 보호막(46)을 선택적으로 제거하여 콘택홀(48)을 형성한다.
여기서 상기 콘택홀(48)을 형성할 때 상기 게이트 패드 및 소오스 패드 부분도 노출되도록 한다.
도 12h에 도시한 바와 같이, 상기 콘택홀(48)을 포함한 하부기판(41)의 전면에 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 상기 도전성 금속을 선택적으로 제거하여 상기 드레인 전극(45b)에 콘택되면서 상기 제 1 절연막 패턴(47a)을 감싸는 화소전극(49)을 형성함과 동시에 상기 화소전극(49)과 동일 평면상에 상기 화소전극(49)과 일정간격으로 이격되면서 상기 제 2 절연막 패턴(47b)을 감싸는 공통전극(50)을 형성한다.
도 12i에 도시한 바와 같이, 상기 화소전극(49) 및 공통전극(50)을 포함한 하부기판(41)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막(도시되지 않음)을 형성한다.
여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. 이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
이어, 상기 하부기판(41)에 액정을 적하하여 액정층(51)을 형성한다. 상기액정층(51)은 상부기판(51)에 형성할 수도 있다.
그리고 컬러 필터 기판인 상부기판(52)을 준비한다.
여기서 상기 액정층(51)은 하부기판(41) 또는 상부기판(52)에 형성할 수 있으며, 상기 하부기판(41)과 상부기판(52)을 합착하기 위한 씨일재(도시되지 않음)를 하부기판(41) 또는 상부기판(52)에 형성한다.
이어, 상기 컬러 필터 기판인 상부기판(52)과 박막 트랜지스터 배열 기판인 하부기판(41)을 합착한다.
여기서, 상기 상부기판(52)에는 도시되지 않았지만, 블랙 매트릭스층과 컬러 필터층이 형성되어 있고, 상기 상부기판(52)의 전면에는 하부기판(41)과 동일한 물질의 배향막이 형성되어 있다.
상기 액정층은 상부기판(52)과 하부기판(41)을 합착한 후 형성하여도 된다.
이때 상기 상부기판(52) 및 하부기판(41)의 셀 갭은 상기 화소전극(49) 및 공통전극(50)에 의해 유지되도록 한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 횡전계 방식의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 절연막 패턴상에 화소전극 및 공통전극을 형성함으로서 전극의 높이를 극대화시킬 수 있어 횡전계에 의해 구동되는 액정의 포션(portion)을 높일 수 있다.
둘째, 절연막 패턴에 의해 상부기판과 하부기판 사이에 갭을 형성하기 위한 스페이서 공정의 생략으로 인하여 공정을 단순화시킬 수 있다.
셋째, 전극이 액정에 인가하는 횡전계의 영향을 극대화시킴으로써 구동전압을 낮출 수 있고, 동일 구동 전압으로 설계시 전극간 간격을 넓힘으로써 상대적으로 개구율을 증대시킬 수 있다.
Claims (8)
- 교차 배치되어 화소영역을 정의하는 복수개의 게이트 배선 및 데이터 배선;상기 게이트 배선과 데이터 배선의 교차부위에 형성되는 박막 트랜지스터;상기 화소영역상에 데이터 배선과 동일한 방향으로 일정한 간격을 갖고 형성되는 복수개의 제 1, 제 2 절연막 패턴;상기 박막 트랜지스터에 연결되면서 상기 제 1 절연막 패턴상에 형성되는 화소전극;상기 화소전극과 일정간격을 갖고 상기 제 2 절연막 패턴상에 형성되는 공통전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 1 항에 있어서, 상기 화소전극과 공통전극은 지그재그 형태인 것을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 1 항에 있어서, 상기 제 1, 제 2 절연막 패턴은 박막 트랜지스터가 형성된 이외의 화소영역에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 1 기판상에 형성되는 박막 트랜지스터와,상기 박막 트랜지스터의 소정부분이 노출되도록 콘택홀을 갖고 제 1 기판의 전면에 형성되는 보호막과,상기 보호막상에 형성되는 복수개의 제 1, 제 2 절연막 패턴과,상기 콘택홀을 통해 상기 박막 트랜지스터와 연결되면서 상기 보호막과 제 1 절연막 패턴상에 형성되는 화소전극과,상기 화소전극과 일정한 간격을 갖고 상기 제 2 절연막 패턴 및 보호막상에 형성되는 공통전극과,상기 제 1 기판과 대응하여 합착되는 제 2 기판과,상기 제 1 기판과 제 2 기판 사이에 형성되는 액정층을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 4 항에 있어서, 상기 제 1, 제 2 절연막 패턴은 아크릴, 폴리 이미드, BCB, 실리콘 산화막, 실리콘 질화막 중에서 어느 하나인 것을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 4 항에 있어서, 상기 제 1, 제 2 기판의 셀 갭은 상기 화소전극 및 공통전극에 의해 결정됨을 특징으로 하는 횡전계 방식의 액정표시장치.
- 제 1 기판상에 박막 트랜지스터를 형성하는 단계;상기 제 1 기판의 전면에 보호막을 형성하는 단계;상기 보호막상에 절연막을 형성하고 선택적으로 패터닝하여 상기 보호막상에 복수개의 제 1, 제 2 절연막 패턴을 형성하는 단계;상기 박막 트랜지스터의 소정부분이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀을 통해 박막 트랜지스터와 연결되면서 상기 제 1 절연막 패턴에 화소전극을 형성함과 동시에 상기 화소전극과 일정한 간격을 갖고 상기 제 2 절연막 패턴상에 공통전극을 형성하는 단계;상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 절연막은 아크릴, 폴리 이미드, BCB, 실리콘 산화막, 실리콘 질화막 중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037993A KR100840680B1 (ko) | 2002-07-02 | 2002-07-02 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037993A KR100840680B1 (ko) | 2002-07-02 | 2002-07-02 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040003327A true KR20040003327A (ko) | 2004-01-13 |
| KR100840680B1 KR100840680B1 (ko) | 2008-06-24 |
Family
ID=37314346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037993A KR100840680B1 (ko) | 2002-07-02 | 2002-07-02 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100840680B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564754B2 (en) | 2010-07-06 | 2013-10-22 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101931699B1 (ko) | 2012-08-07 | 2018-12-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378177B2 (ja) * | 1997-08-21 | 2003-02-17 | シャープ株式会社 | 表示装置 |
| KR100293431B1 (ko) * | 1997-08-22 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시소자 |
| JP2000347171A (ja) * | 1999-06-07 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 液晶表示素子及びその製造方法 |
| KR100348288B1 (ko) * | 2000-08-11 | 2002-08-09 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
| KR100393642B1 (ko) * | 2000-09-14 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
-
2002
- 2002-07-02 KR KR1020020037993A patent/KR100840680B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564754B2 (en) | 2010-07-06 | 2013-10-22 | Samsung Display Co., Ltd. | Liquid crystal display |
| US8773605B2 (en) | 2010-07-06 | 2014-07-08 | Samsung Display Co., Ltd. | Liquid crystal display |
| USRE47455E1 (en) | 2010-07-06 | 2019-06-25 | Samsung Display Co., Ltd. | Liquid crystal display |
| USRE49271E1 (en) | 2010-07-06 | 2022-11-01 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100840680B1 (ko) | 2008-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741890B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| JP4543006B2 (ja) | 液晶表示素子及びその製造方法 | |
| US7417705B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US6970223B2 (en) | In-plane switching mode LCD device and method for fabricating the same | |
| KR100731045B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| KR20060115464A (ko) | 액정표시장치 및 그의 제조방법 | |
| US7724325B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100875188B1 (ko) | 횡전계형 액정 표시 장치 및 그 제조 방법 | |
| KR100577299B1 (ko) | 액정표시장치 | |
| KR100720451B1 (ko) | 횡전계 방식의 액정표시장치 | |
| KR101085150B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| KR100840680B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| KR100949495B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| KR100760946B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| KR100983578B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| KR20040056020A (ko) | 멀티도메인 액정표시장치 및 그 제조방법 | |
| KR20050069105A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20090056641A (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| KR101232166B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101023731B1 (ko) | 액정표시장치 | |
| KR20050050893A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20040000825A (ko) | 횡전계 방식의 액정표시장치의 제조방법 | |
| KR20040066621A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20050017438A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20040003958A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 12 |