KR200394553Y1 - Package Structure of the Miniaturized Chip - Google Patents
Package Structure of the Miniaturized Chip Download PDFInfo
- Publication number
- KR200394553Y1 KR200394553Y1 KR20-2004-0022957U KR20040022957U KR200394553Y1 KR 200394553 Y1 KR200394553 Y1 KR 200394553Y1 KR 20040022957 U KR20040022957 U KR 20040022957U KR 200394553 Y1 KR200394553 Y1 KR 200394553Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead
- lead frame
- package
- package structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
Abstract
본 고안은 크기가 축소된 칩의 패키지 구조에 관한 것으로, 종래의 트랜지스터에 있어서, 패키지 체적이 지나치게 크고 열발산에 영향을 미치는 점을 개선하기 위해, 다수의 블록(Block) 모양의 리드를 포함하는 리드 프레임에 칩을 붙여 탑재하는데, 이 리드 프레임의 각 조각체 리드와 칩 사이에 각각 도통이 가능한 금속도선을 접설하고, 특별히 금속도선 부위를 선정하여 패키지하고, 나아가 구조의 체적이 정교한 밀봉체를 형성하며, 이 밀봉체는 와이어 본딩 부위에 위치하여 밀봉구성을 취하며, 동시에 리드 하면에 외부와 도전성 접속되는 접속면을 가지고 있어, 칩 패키지구조가 완성된 후 체적이 작고 나아가 칩의 대외적 전송율과 열발산속도를 높이는 효과를 가지게 된다.The present invention relates to a package structure of a chip which has been reduced in size. In order to improve the point that the package volume is excessively large and affects heat dissipation in a conventional transistor, a plurality of block-shaped leads are included. A chip is attached to the lead frame, and each conductive lead and chip of the lead frame is connected to each other, and a metal conductor capable of conducting conduction is selected, and a metal conductor part is specifically selected and packaged. The sealing body is located at the wire bonding part to be sealed, and at the same time, it has a connecting surface electrically connected to the outside on the lower surface of the lead, so that the volume is small after the chip package structure is completed and furthermore, the external transmission rate of the chip It has the effect of increasing the rate of heat dissipation.
Description
본 고안은 일종의 크기가 축소된 칩의 패키지 구조에 관한 것으로서, 특히 일종의 패키지 후 칩의 구조 체적을 줄이고, 칩의 열발산효과와 전송속도를 증가시키며, 동시에 패키지 원가를 줄이는 칩 패키지 구조에 관한 것이다. The present invention relates to a package structure of a chip having a reduced size, and more particularly, to a chip package structure which reduces the structure volume of a chip after packaging, increases the heat dissipation effect and transfer speed of the chip, and simultaneously reduces the package cost. .
현재의 트랜지스터(Transistor)는 방대한 자료를 처리 혹은 연속 저장하는 기능과 다기능화의 추세로 발전하고 있는데, 예를 들어 컴퓨터는 그 사용에서 동시에 여러 프로그램을 작동시키기 때문에 쉽게 트랜지스터가 과열되는 현상이 발생하기 쉽고, 이로 인해 시스템의 불안정 등 하자가 발생한다. 또 현재 개발된 디디알2(DDRII) 등의 칩은 작동 시 온도가 지나치게 높은 문제를 안고 있어 트랜지스터의 열발산속도가 고급 트랜지스터의 개발에서 필수적으로 개선, 고려되어야 할 중점 문제가 되고 있다. 다음으로, 현재 전자 및 정보 상관제품은 모두 정교화와 다기능화의 설계로 발전하고 있는 추세인데, 이러한 추세에 부합하여 소비자의 다양한 요구를 충족시킬 수 있기 위해서는 회로판의 사용공간을 축소하는 데서 그칠 것이 아니라 상대적으로 트랜지스터 등 전자 유니트의 체적을 더욱 작게 만들 필요가 있다.Current transistors are developing with the ability to process or continuously store a large amount of data and become more versatile, for example, because computers can run several programs at the same time in their use. It is easy, and this causes defects such as system instability. In addition, chips such as Dial II (DDRII), which are currently developed, have a problem of excessively high temperature during operation, and thus the heat dissipation rate of the transistor becomes an essential issue that must be improved and considered in the development of advanced transistors. Next, electronics and information related products are all evolving into designs of elaboration and multifunctionality. To meet these demands, it is not just to reduce the space used for circuit boards to meet various demands of consumers. It is relatively necessary to make the volume of electronic units such as transistors smaller.
그런데, 종래의 트랜지스터 패키지 구조는 도 14와 15에 도시한 바와 같이, 다수의 수지상(手指像)의 리드(101)를 가지고 외부와 전기적 접속이 가능한 리드 프레임(10)이 칩(20)의 탑재를 제공하며, 칩(20)의 접점과 리드 프레임(10)의 각 수지상의 리드(101) 사이에는 금속도선(30)이 납땜되어 있고, 이로써 칩(20)이 리드 프레임(10)를 통해 외부(예를 들어, 회로판 등)와 전기적 접속된다. 또 이 칩(20)과 리드 프레임(10)의 외부는 플라스틱 혹은 도자 등 절연 재질로 패키지되며, 나아가 하나의 밀봉상태의 밀봉체(40)를 구성한다. 이로써 종래의 트랜지스터 패키지 구조는 밀봉체(40)가 전면적으로 패키지되어 체적의 증가는 물론이고 만약 저렴한 밀봉 재료를 사용할 때 칩(20)의 열발산 속도에 영향을 미치게 되고, 반대로 값비싼 재료를 사용할 때는 전면적으로 패키지해야 하기 때문에 원가의 절감을 기대할 수 없어, 종래의 패키지 구조가 많은 결점을 안고 있음을 알 수 있다.In the conventional transistor package structure, however, as shown in FIGS. 14 and 15, a lead frame 10 having a plurality of dendritic leads 101 and electrically connected to the outside is mounted on a chip 20. And a metal lead 30 is soldered between the contacts of the chip 20 and each of the dendrite leads 101 of the lead frame 10, whereby the chip 20 is externally connected through the lead frame 10. (For example, a circuit board) is electrically connected. The outside of the chip 20 and the lead frame 10 is packaged with an insulating material such as plastic or ceramics, and further constitutes a sealing body 40 in a sealed state. As a result, in the conventional transistor package structure, the sealing body 40 is packaged entirely, thereby increasing the volume and affecting the heat dissipation rate of the chip 20 when using an inexpensive sealing material. Since the package must be fully packaged, cost reduction cannot be expected, and it can be seen that the conventional package structure has many drawbacks.
그 밖에 종래의 리드 프레임(10)은 긴 막대 모양의 절곡된 리드(101)를 칩(20)의 외부와의 전기적 접속 유니트로 삼는데, 도 15에서와 같이, 리드(101)의 접수점(A)과 회로판의 접점(B)이 서로 너무 거리가 멀어, 직접적으로 전송속도에 영향을 미치므로 고급 트랜지스터의 사용요구에 부합되지 못한다.In addition, the conventional lead frame 10 uses a long rod-shaped bent lead 101 as an electrical connection unit with the outside of the chip 20. As shown in FIG. 15, the reception point of the lead 101 ( Since A) and the contact point B of the circuit board are too far from each other, it directly affects the transmission speed and thus does not meet the requirements of the use of the advanced transistor.
본 고안의 주 목적은 크기가 축소된 칩의 패키지 구조를 제공하는데, 리드 프레임의 수지상 구조의 개량과 칩의 와이어 본딩(Wire-bonding) 부위의 밀봉체의 정교한 구조 실시를 통해, 패키지 원가를 절감하고 칩의 열발산 효율을 높이며, 트랜지스터의 구조 체적을 축소시키는 다중의 효과를 가진다.The main purpose of the present invention is to provide a package structure of a chip which has been reduced in size. The cost of the package is reduced by improving the dendrite structure of the lead frame and implementing an elaborate structure of the seal at the wire-bonding portion of the chip. And the heat dissipation efficiency of the chip is increased, and the structure volume of the transistor has multiple effects.
상술한 목적에 의해서, 본 고안의 실시예는 다수의 장방형의 수지상 리드를 포함하는 리드 프레임에 적어도 하나의 칩을 상부면에 붙여 탑재하고, 리드 프레임의 각 리드 하부면과 칩 사이에 각각 도통이 가능한 금속도선을 접설하며, 특별히 금속도선 부위를 선정하여 패키지하고, 나아가 구조의 체적이 축소된 밀봉체를 형성하는데, 이 밀봉체는 와이어 본딩 부위에 위치하여 밀봉구성을 취하며, 동시에 리드 아래면에 외부와 도선성 접속되는 접속면을 가지고 있어, 칩 패키지구조가 완성된 후 체적이 적고 나아가 칩의 대외적 전송율과 열발산속도를 높이는 효과를 가지게 되며, 사각 기둥 리드의 구조로 인해 전송거리가 단축되어 칩의 대외 전송율을 제고하는 효과에 이른다. By the above-described object, an embodiment of the present invention attaches and mounts at least one chip to an upper surface of a lead frame including a plurality of rectangular dendritic leads, and there is a conduction between each lead lower surface of the lead frame and the chip. As much as possible, the metal conductors are routed and specially selected and packaged for the metal conductors, further forming a sealed body with a reduced volume of the structure, which is located at the wire bonding area to form a sealed structure and at the same time under the lid It has a connection surface that is connected to the outside with a conductor, and after the chip package structure is completed, the volume is small, and further, the chip has an effect of increasing the external transmission rate and heat dissipation rate. This leads to the effect of improving the external transmission rate of the chip.
도면과 실시예를 통해 본 고안의 구조적 특징과 기타 작용, 목적을 상세히 설명하면 아래와 같다.When explaining the structural features and other operations, the purpose of the present invention in detail with reference to the drawings and embodiments as follows.
도면에 도시한 바와 같이, 본 고안에 의한 크기가 축소된 칩의 패키지 구조의 설계는 일종의 트랜지스터의 구조 체적을 축소하는 동시에 칩의 열발산과 전송율을 증진시키며, 패키지과정에서 재료원가를 절감하는 새로운 개량으로 적어도 하나의 리드 프레임(1), 칩(2), 금속도선(3)과 특별히 계획 설계된 밀봉체(4)로 구성되며, 그 중, 리드 프레임(1)는 일종의 다수 배열의 금속질 리드(11)를 가지고 구성된 칩의 대외 전송연접 유니트로, 그 배열된 리드 (11) 는 칩(2)의 수요에 의해 2배열, 4배열 혹은 기타 배열 개수와 위치를 가지며, 각 리드(11)는 특별히 사각 기둥로 구성되며, 하나의 칩을 탑재하는 상부면(111)과 와이어 본딩되고 외부와 도전성 접속되는 하부면(112)을 가진다. 칩(2)은 일종의 실리콘, 혹은 기타 반도체 재료로 분할 제작된 반도체 칩으로 수요에 의해 각종 기능성의 칩을 선택한다.As shown in the figure, the design of the package structure of the chip reduced in size according to the present invention reduces the structure volume of a kind of transistor, increases the heat dissipation and transfer rate of the chip, and reduces the material cost in the packaging process. The refinement consists of at least one lead frame 1, a chip 2, a metal conductor 3 and a specially designed seal 4, of which the lead frame 1 is a kind of a plurality of arrays of metallic leads. An external transmission junction unit of a chip constructed with (11), wherein the arranged leads (11) have two arrays, four arrays or other array numbers and positions depending on the demand of the chip (2), and each lead (11) Particularly composed of square pillars, it has an upper surface 111 on which one chip is mounted and a lower surface 112 wire-bonded and electrically connected to the outside. The chip 2 is a semiconductor chip divided into a kind of silicon or other semiconductor material, and selects various functional chips on demand.
금속도선(3)은 일종의 칩(2)과 리드 프레임(1)의 각 리드(11)를 접속하는데 쓰이며, 칩(2)이 외부와 도전성 접속되는 효과를 가진 금속선이며, 일반적으로 쓰이는 금속선으로 구성된다.The metal conductor 3 is used to connect a kind of chip 2 and each lead 11 of the lead frame 1, and is a metal wire having an effect of electrically connecting the chip 2 to the outside, and is composed of a commonly used metal wire. do.
이어서, 도 1을 참고하면, 이 리드 프레임(1)의 다수의 장방형의 수지상 리드(11)의 상부면(111)이 공통으로 적어도 하나의 칩(2)을 탑재하고, 칩(2)이 접착물(예를 들어, 양면 테이프)로써 리드 프레임(1)의 리드(11)에 붙어 고정되고, 각 리드(11)의 하부면(112)과 칩(2) 사이에 적어도 하나의 금속도선(3)을 접설하여(와이어 본딩 작업), 리드 프레임(1) 리드(11)가 칩(2)의 외부와의 전기적 접속 유니트가 되게 한다. 칩(2)에 금속도선(3)이 연접되는 부위를 선정하여 절연재료(예를 들어, 열고성 플라스틱이나 도자 등)로써 패키지 작업을 진행하면, 모양이 정교한 구조의 금속도선(3)과 양단의 접속면가 밀봉되는 밀봉체(4)가 형성되며,(밀봉체(4)는 사각형, 원형 혹은 기타 모양으로 국한되지는 않는다) 리드 하부면(112)을 지지하여 적어도 하나의 외부 연접(외부와 도전성 접속)되는 접속면(C)으로 하면, 본 고안인 체적을 축소시키는 칩의 패키지 구조가 형성된다.Subsequently, referring to FIG. 1, the upper surfaces 111 of the plurality of rectangular dendritic leads 11 of the lead frame 1 commonly have at least one chip 2 mounted thereon, and the chips 2 adhere to each other. It is attached to the lead 11 of the lead frame 1 with water (for example, a double-sided tape) and is fixed, and at least one metal lead 3 between the lower surface 112 and the chip 2 of each lead 11. ) And the lead frame 1 lead 11 to be an electrical connection unit with the outside of the chip 2. When the site where the metal conductor 3 is connected to the chip 2 is selected and packaged with an insulating material (for example, a thermosetting plastic or a ceramic), the ends of the metal conductor 3 having a precise shape and both ends are formed. A sealing body 4 is formed in which a connection surface of the sealing body is sealed (the sealing body 4 is not limited to a quadrangular, circular or other shape), and supports the lid lower surface 112 to at least one external connection (external and external). If it is set as the connection surface C used for electroconductive connection, the chip | tip package structure which reduces the volume which is this invention is formed.
본 고안에서 제시한 리드 프레임(1) 리드(11)구조 형태와 밀봉체(4)의 패키지구조인 새로운 설계를 응용하면, 각 리드(11)가 장방형으로 구성되고 금속도선(3)의 접속부가 외부와 도전성 접속(접속면C)되는 하부면(112)을 가지고 있어, 접속면(C)의 임의의 한 점과 외부 기타설비와 연접하고 금속도선(3)의 접속면(D)와 접속면(C)의 상대 거리가 축소되어 금속질 리드(11)의 전기 저항치를 하강시켜 신호 전송율을 증진시키게 된다. 다음으로, 본 고안의 리드중 칩(2)이 붙어 설치되는 곳과 금속선(3)의 접속면에는 하나의 밀봉체(4)로 패키지되어 보호 및 안정시키는 역할을 하며, 칩(2)과 리드 프레임(1)의 대외 도전성 접속을 이용한 트랜지스터가 형성되어, 밀봉체(4)가 설치되는 위치에 의한 국부 패키지 구조가 형성되어 트랜지스터의 체적(패키지 두께와 넓이 등)이 축소되는 효과를 가지며, 따라서 밀봉체의 사용원가를 감소시켜 현재 전자제품의 정교화 추세에 부합된다. 동시에 본 고안은 칩(2) 상단면에 패키지를 실시하는 것만 아니라, 밀봉체(4)를 리드(11)의 측면사이에서 패키지를 형성할 수도 있고(밀봉 재료를 넣음), 혹은 패키지를 성형하지 않을 수도 있다.(밀봉 재료를 넣지 않음) 이렇게 하면, 리드(11)의 여러 면이 외부로 노출된 상태가 되어 종래 밀봉 재료가 열발산을 방해하는 문제가 발생하지 않고 칩(2)과 리드 프레임(1)가 열발산의 속도를 증진할 수 있으며, 특히 일반적인 열발산 비늘조각 등 열발산장치를 덮어씌울 때 칩(2)이 발생하는 열이 신속하게 기타 열발산설비 혹은 장치를 통해 배출된다. 이로써 본 고안의 리드(11)와 밀봉체(4)의 구조 설계는 제적의 축소와 더불어 열발산율 제고, 전송율 제고, 원가절감이라는 여러 효과를 가지고 있음을 알 수 있다.According to the new design of the lead frame 1 structure of the lead frame 1 and the package structure of the sealing body 4 proposed in the present invention, each lead 11 is formed in a rectangular shape and the connection portion of the metal conductor 3 is connected. It has a lower surface 112 which is electrically conductively connected (the connection surface C) with the outside, and is connected to any one point of the connection surface C and other external equipment, and the connection surface D and the connection surface of the metal conductor 3 The relative distance of (C) is reduced to lower the electrical resistance of the metallic lead 11 to improve the signal transmission rate. Next, in the lead where the chip 2 is attached and the connection surface of the metal wire 3 of the present invention, it is packaged as a sealing body 4 and serves to protect and stabilize the chip 2 and the lead. The transistor using the external conductive connection of the frame 1 is formed, and the local package structure is formed by the position where the sealing body 4 is installed, which has the effect of reducing the volume (package thickness and width, etc.) of the transistor. By reducing the cost of use of seals, the current trend of elaboration of electronic products is met. At the same time, the present invention not only packages the top surface of the chip 2, but also forms the package 4 between the sides of the lid 11 (with sealing material) or does not mold the package. In this case, the surfaces of the lid 11 are exposed to the outside, so that the conventional sealing material does not interfere with heat dissipation, and the chip 2 and the lead frame do not occur. (1) may speed up the heat dissipation, especially when the heat dissipation device such as a general heat dissipation scale piece is covered, and the heat generated by the chip 2 is quickly discharged through other heat dissipation facilities or devices. As a result, it can be seen that the structural design of the lid 11 and the sealing body 4 of the present invention has various effects such as reduction of the volume reduction, heat dissipation rate, transmission rate, and cost reduction.
이상에서, 서술한 것은 본 고안의 주요 특징이 리드 프레임(1)과 칩(2), 금속도선(3) 부위를 설치하고 밀봉체(4)를 실시하여 국부적인 패키지 구조를 구성하는 것임을 알 수 있는데, 본 고안은 나아가 트랜지스터가 더욱 실용성을 가지는 패키지구조이기도 한데, 도 3에서 보듯이 전술한 국부 패키지의 밀봉체(4)는 리드 프레임 하방에서 약간 돌출되며, 밀봉체(4) 측변의 리드(11) 하부면(112)에 따로 하나의 돌출조각 모양의 밀봉체(5)를 설치하여, 두 밀봉체(4, 5)사이에 하나의 틈 모양의 삽입부(51)와 리드(11) 접속면(C)이 형성되게 하고, 이로써 땜납볼 등 전기적 접속이 들어가는 부위가 되게 하여 리드 프레임(1)를 기타 외부 설비와 조립한 후 전기적으로 접속되게 한다. 도 4를 참고하면, 밀봉체(4)의 측변 리드(11) 하부면(112)에 따로 두 개의 돌출조각의 간격과 대응되는 밀봉체(5’)를 설치하고, 이 두 밀봉체(5’)사이에 하나의 틈 모양의 삽입부(51’)와 리드(11) 접속면(C)을 설치하여, 땜납볼 등 전기적 접속이 들어가는 부위로 삼는다. 다음으로 도5에서와 같이, 본 고안은 역시 칩(2)과 각 리드(11)사이에 도전성질의 도전성 접속물(6)을 사용하는 구조를 형성할 수도 있는데,(예를 들어 금속용액이 굳어서 도전 플라스틱이 됨)이는 상기한 금속도선(3)의 연결구조를 대신하며, 도전성 접속물(6)이 칩(2)과 리드(11) 측면 사이를 연결하게 되어, 도전성 접속물(6)이 리드 프레임(1) 중간에 은폐되어 리드 프레임(1) 중간을 선정하여 국부적으로 밀봉체(4)로 밀봉을 실시하며, 밀봉체(4)가 리드(11) 아래면과 나란하게 되어 패키지구조가 다욱 간편하게 된다. 도 6을 참고하면, 본 고안은 일종의 하부면(112)의 한 몸체에 적어도 하나의 돌출부(113)를 설치하고, 돌출부(113)의 서로 이웃하는 곳의 하부면(112)을 금속도선(3) 접속면로 삼고, 돌출부(113)의 하단을 접속면(C)으로 하는 리드(11)구조와 하부면(112)과 칩(2) 사이에 금속도선(3)을 연접하고 오목 계단 모양의 하부면(112)을 선정하여 국부적으로 밀봉체(4)로 밀봉하면, 밀봉체(4)와 리드(11)의 돌출부(113)의 접속면(C)이 나란하게 되어 전술한 것과 동일한 밀봉, 보호 작용을 가진 패키지구조가 형성되며, 이는 체적이 더욱 축소되고 전송율과 열발산속도가 더욱 증가되는 효과를 가진다. 본 고안의 상술한 각 실시예는 나아가 칩(2) 주위에 따로 하나의 밀봉체(7)를 실시하여, 포위하는 모양의 구조를 형성할 수도 있는데(도 7에서 도시) 이로써 체적이 작고 열발산성이 양호한 효과를 가지는 또 다른 패키지구조가 형성되어 더욱 실용성을 제공하게 된다.In the above description, it can be seen that the main feature of the present invention is to construct the local package structure by installing the lead frame 1, the chip 2 and the metal conductor 3, and implementing the seal 4. However, the present invention is also a package structure in which the transistor is more practical, and as shown in FIG. 3, the sealing body 4 of the above-described local package protrudes slightly below the lead frame, and leads to the side of the sealing body 4 ( 11) One protruding sealing body 5 is provided on the lower surface 112 to connect one gap-shaped insert 51 and the lead 11 between the two sealing bodies 4 and 5. The surface C is formed, thereby making it the site for the electrical connection such as the solder ball, so that the lead frame 1 is assembled with other external equipment and then electrically connected. Referring to FIG. 4, the sealing body 5 ′ corresponding to the spacing of two protruding pieces is separately provided on the lower surface 112 of the side lid 11 of the sealing body 4, and the two sealing bodies 5 ′ are provided. A gap-shaped insertion portion 51 'and a lead 11 connecting surface C are provided between the holes and used as a portion where electrical connections such as solder balls enter. Next, as shown in FIG. 5, the present invention may also form a structure using a conductive conductive connection 6 between the chip 2 and each lead 11 (for example, a metal solution may be used). Harden and become a conductive plastic), which replaces the above-described connection structure of the metal conductor 3, and the conductive connection 6 is connected between the side of the chip 2 and the lead 11, so that the conductive connection 6 The lid is concealed in the middle of the lead frame 1, and the middle of the lead frame 1 is selected and sealed locally with the seal 4, and the seal 4 is aligned with the bottom surface of the lead 11 so as to package the structure. It's a lot easier. Referring to FIG. 6, the present invention provides at least one protrusion 113 on one body of a kind of the bottom surface 112, and the lower surface 112 of neighboring portions of the protrusion 113 is connected to the metal conductor 3. ) The connection surface 11, and the lead 11 structure having the lower end of the protrusion 113 as the connection surface C and the metal lead 3 connected between the lower surface 112 and the chip 2, and have a concave step shape. When the lower surface 112 is selected and locally sealed by the sealing body 4, the connecting surface C of the sealing body 4 and the protrusion 113 of the lid 11 is parallel to the sealing as described above, A protective package structure is formed, which has the effect of further reducing the volume and increasing the transmission rate and heat dissipation rate. Each of the above-described embodiments of the present invention may further implement a sealing body 7 around the chip 2 to form a surrounding structure (shown in FIG. 7), thereby having a small volume and heat dissipation. Another package structure having a good effect is formed to provide more practicality.
그 밖에, 본 고안의 전술한 금속도선(3)의 국부적 패키지를 구성하는 밀봉체(4)구조의 실시예는, 그 실시 상태에서 아래를 포함하되, 도 8과 9에서와 같이, 2배열 리드(11)의 리드 프레임(1)와 칩(2) 사이의 금속도선(3) 부위를 선정하여 각각 하나의 2배열 리드(11)의 국부와 금속도선(3)을 설치하여 공통으로 패키지하는 밀봉체(4)를 구성하고, 칩(2)의 한 면에 두 조각의 밀봉체(4)를 형성시키기도 한다. 그리고 도 10에서와 같이, 리드 프레임(1)의 각 리드(11)와 칩(2)사이의 금속도선(3) 부위에 각각 하나의 각 배열의 리드(11)의 금속도선(3) 부위를 패키지하는 밀봉체(4)를 설치하여, 칩(2)의 한 면에 여러 개의 점 모양 국부 패키지의 구조형태를 형성시키기도 한다. 그외 도11에서와 같이, 본 고안은 또한 각각 리드 프레임(1)의 각 대칭되는 두 개의 리드(11)내단과 금속도선(3) 부위를 선정하여, 각각 하나의 대칭되는 두 개의 리드(11)사이에 밀봉체(4)를 설치하여 전술한 것과 동일한 효과를 가지게 된다. 이로써 본 고안은 칩(2)의 한 면에 국부 패키지하는 밀봉체(4)를 설치하는데, 그 설치되는 개수와 위치는 실제 제작의 수요에 의해 간단하게 변화를 가해 실시할 수 있으며, 결코 상기 실시예로 제한하는 것은 아니다. 같은 이치로, 도 12를 참고하면, 본 고안은 4배열 혹은 기타 배열 개수 리드(11)의 리드 프레임(1)와 칩(2)사이에 각각 전술한 각종 임의로 수요에 의해 변화되는 밀봉체(4)의 패키지구조를 실시할 수도 있으며, 따라서 본 고안의 특징을 통한 간단한 변경 혹은 치환, 증가 등의 실시도 모두 본 고안의 권리범위에 드는 것임을 밝힌다.In addition, the embodiment of the structure of the seal 4 constituting the local package of the above-described metal conductor 3 of the present invention includes, in its embodiment, the following, as shown in FIGS. (11) A portion of the metal lead wire (3) between the lead frame (1) and the chip (2) is selected, and each of the two portions of the array lead (11) and the metal lead wire (3) are installed and commonly sealed The sieve 4 is constituted, and two pieces of the sealing body 4 may be formed on one side of the chip 2. As shown in FIG. 10, the portions of the metal conductors 3 of the leads 11 of the respective arrays 11 are placed on the portions of the metal conductors 3 between the leads 11 and the chips 2 of the lead frame 1. The sealing body 4 to package is provided, and the structure form of several dot-shaped local packages may be formed in one surface of the chip | tip 2. In addition, as shown in FIG. 11, the present invention also selects two symmetrical ends of the lead 11 and the metal conductor 3, respectively, of the lead frame 1, so that one symmetrical lead 11 is provided. The sealing body 4 is provided between, and it has the same effect as the above-mentioned. Thus, the present invention installs the sealing body 4 locally packaged on one side of the chip 2, the number and position of the installation can be easily changed by the demands of the actual production, can never be implemented It is not limited to the example. Similarly, referring to FIG. 12, the present invention provides a sealing body 4 which is varied by the above-described various arbitrary demands between the lead frame 1 and the chip 2 of the four array or other array number of leads 11. It is also possible to implement the package structure of the present invention, and therefore, the implementation of a simple change or replacement, increase, etc. through the features of the present invention also reveals that the scope of the present invention.
또한 본 고안에서 전술한 밀봉체(4)는 리드 프레임(1)의 하방에서 약간 돌출되게 실시할 수도 있는데, 인쇄회로기판(8)등 기타 설비에 응용될 때(도13에서도시), 리드 족뮌(1) 하방의 밀봉체(4)가 열림 홈(81)이 설치된 인쇄회로기판(8) 등 기타설비에 용치되며, 나아가 조립이 완성된 후 가볍고 와이어 본딩 부위를 보호하는 작용을 가지게 된다.In addition, the seal 4 described above in the present invention may be implemented to slightly protrude from the lower side of the lead frame 1, when applied to other equipment such as a printed circuit board 8 (shown in Fig. 13) (1) The lower seal 4 is immersed in other equipment such as a printed circuit board 8 in which the opening groove 81 is installed, and further has a function of protecting the light bonding portion after the assembly is completed.
이상을 종합하면, 본 고안인 크기가 축소된 칩의 패키지 구조는 실용성과 창작성을 가지고 있고 그 수단의 운용에서 신규성을 보여주며 기능과 설계가 목적에 부합된다. In summary, the package structure of the present inventors with reduced size has practicality and creativity, shows novelty in the operation of the means, and the function and design meet the purpose.
도 1은 본 고안에 의한 밀봉체의 국부 패키지 단면도.1 is a cross-sectional view of a local package of the seal according to the present invention.
도 2는 본 고안에 의한 밀봉체의 국부 패키지를 아래에서 본 도면.Figure 2 is a view from below of the local package of the seal according to the present invention.
도 3은 본 고안에 의한 밀봉체에 땜납볼 등 전기적 접속을 실시하는 도면.3 is a view for making electrical connections such as solder balls to the sealing body according to the present invention.
도 4는 본 고안에 의한 땜납볼 등 전기적 접속부를 형성하는 또 다른 도면.Figure 4 is another view forming an electrical connection such as a solder ball according to the present invention.
도 5는 본 고안에 의한 금속용액의 도전성 접속물을 굳힘으로써 금속 도선을 대체하여 국부 패키지를 실시하는 도면.5 is a view for performing a local package replacing the metal lead by hardening the conductive connection of the metal solution according to the present invention.
도 6은 본 고안에 의한 리드 하부면에 돌출부를 가지는 실시예와 국부 패키지 도면.Figure 6 is an embodiment and a local package diagram having a protrusion on the lower surface of the lid according to the present invention.
도 7은 본 고안에 의한 칩 주위에 또 다른 밀봉체를 실시하는 도면.7 is a view for implementing another seal around the chip according to the present invention.
도 8은 본 고안에 의한 각 리드에 각각 국부 패키지를 실시하는 단면도.Fig. 8 is a cross-sectional view of respectively carrying out a local package to each lead according to the present invention.
도 9는 본 고안에 의한 각 리드에 각각 국부 패키지를 실시하는 것을 아래에서 본 도면.Fig. 9 is a view from below of applying a local package to each lead according to the present invention;
도 10은 본 고안에 의한 각 리드에 각각 점 모양을 나타내는 국부 패키지의 실시를 아래에서 본 도면.10 is a view of the implementation of a local package showing a dot shape on each lead according to the present invention as seen from below;
도 11은 본 고안인 각 리드에 각각 국부 패키지를 실시하는 것을 아래에서 본 도면.FIG. 11 is a view from below of applying a local package to each lead of the present invention; FIG.
도 12는 본 고안에 의한 4배열 리드의 패키지 구조도.12 is a package structure diagram of a four array lead according to the present invention.
도 13은 본 고안에 의한 리드 프레임와 인쇄회로기판의 조립도.13 is an assembly view of a lead frame and a printed circuit board according to the present invention.
도14는 종래의 칩과 리드 프레임 패키지 구조를 아래에서 본 도면.Fig. 14 is a view of a conventional chip and lead frame package structure from below;
도15는 종래의 칩과 리드 프레임 패키지구조 단면도.15 is a cross-sectional view of a conventional chip and lead frame package structure.
〈도면의 주요 부분에 대한 부호설명〉<Code Description of Main Parts of Drawing>
1：리드 프레임1: Lead frame
11：리드11: Lead
111：상부면111: Upper surface
112：하부면112 ： Bottom surface
113：돌출부113: protrusion
C：접속면C ： connection surface
D：접속면D ： Connection surface
2：칩2: chip
3：금속도선3: metal wire
4：밀봉체4: sealed body
5, 5’：밀봉체5, 5 ': Sealed body
51, 51’：삽입부51, 51 ': Insertion department
6：도전성 접속물6: conductive connection
7：밀봉체7: sealed body
8：인쇄회로기판8: printed circuit board
81：개구81: Opening
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2004-0022957U KR200394553Y1 (en) | 2004-08-11 | 2004-08-11 | Package Structure of the Miniaturized Chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2004-0022957U KR200394553Y1 (en) | 2004-08-11 | 2004-08-11 | Package Structure of the Miniaturized Chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200394553Y1 true KR200394553Y1 (en) | 2005-09-02 |
Family
ID=43695716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2004-0022957U KR200394553Y1 (en) | 2004-08-11 | 2004-08-11 | Package Structure of the Miniaturized Chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200394553Y1 (en) |
-
2004
- 2004-08-11 KR KR20-2004-0022957U patent/KR200394553Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100611880B1 (en) | Low profile ball grid array package and method for mounting to a semicondutor eleemnt | |
| KR0169820B1 (en) | Chip scale package with metal wiring substrate | |
| KR100426825B1 (en) | Semiconductor device | |
| US6813154B2 (en) | Reversible heat sink packaging assembly for an integrated circuit | |
| US6972479B2 (en) | Package with stacked substrates | |
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| JP2008091714A (en) | Semiconductor device | |
| US20100270667A1 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US20120306064A1 (en) | Chip package | |
| US9704794B2 (en) | Electronic device with die being sunk in substrate | |
| KR100598652B1 (en) | Semiconductor device | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| RU2169962C2 (en) | Module with semiconductor integrated circuits and its manufacturing process | |
| KR200394553Y1 (en) | Package Structure of the Miniaturized Chip | |
| KR960035997A (en) | Semiconductor package and manufacturing method | |
| KR20020088300A (en) | Semiconductor package with heat spreader using cooling material | |
| JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
| KR200278535Y1 (en) | Chip size package | |
| KR20010009995A (en) | Semiconductor package comprising substrate with slit | |
| KR20000066197A (en) | semi-conduSSor package | |
| JPH0648875Y2 (en) | Semiconductor device | |
| KR20030057191A (en) | Semiconductor package | |
| JPH0519985B2 (en) | ||
| JP2008205337A (en) | Resin sealed semiconductor device | |
| JP2003243815A (en) | Joining structure between bga type semiconductor device and mounting substrate and electronic equipment equipped with the structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060710 Year of fee payment: 3 |
|
| LAPS | Lapse due to unpaid annual fee |