KR200338863Y1 - 도허티 전력 증폭 장치 - Google Patents

도허티 전력 증폭 장치 Download PDF

Info

Publication number
KR200338863Y1
KR200338863Y1 KR20-2003-0031079U KR20030031079U KR200338863Y1 KR 200338863 Y1 KR200338863 Y1 KR 200338863Y1 KR 20030031079 U KR20030031079 U KR 20030031079U KR 200338863 Y1 KR200338863 Y1 KR 200338863Y1
Authority
KR
South Korea
Prior art keywords
amplifier
peaking
doherty
power
doherty power
Prior art date
Application number
KR20-2003-0031079U
Other languages
English (en)
Inventor
김종헌
조경준
Original Assignee
김종헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종헌 filed Critical 김종헌
Priority to KR20-2003-0031079U priority Critical patent/KR200338863Y1/ko
Application granted granted Critical
Publication of KR200338863Y1 publication Critical patent/KR200338863Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 고안은 고출력 RF 도허티 전력 증폭기의 구현 시 단일의 푸쉬-풀 패키지 소자를 사용하여 종래의 2개의 싱글-엔디드 패키지 소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 것이다.
본 고안은 λ/4 임피던스변환기를 사용하여 주 증폭기와 피킹 증폭기를 병렬로 연결하여 이루어진 도어티 전력 증폭 장치에 있어서, 상기 주 증폭기와 상기 피킹 증폭기를 단일의 푸쉬-풀 패키지 타입의 전력 증폭 소자로 구성하고, 상기 주 증폭기와 상기 피킹 증폭기 출력단에 피킹 보상 선로를 개재시켜 이루어지되, 상기 피킹 보상 선로의 길이를 조절하여 최적화된 도허티 동작을 위한 피킹점을 얻도록 한 것을 특징으로 한다.

Description

도허티 전력 증폭 장치{Doherty Power Amplifying Apparatus}
본 고안은 도허티 전력 증폭 장치에 관한 것으로, 특히 한 개의 푸쉬-풀(Push-pull) 패키지 타입의 전계효과 트랜지스터(FET; Feild Effect Transistor) 소자를 이용하여 각각 주 증폭기(Main amplifier)와 피킹 증폭기(Peaking amplifier)로 사용하고 입력/출력 임피던스 정합회로(Input/Output Impedence matching circuit), 피킹점(Peaking point)을 얻기 위한 피킹 보상 선로 (Peaking compensation line)의 길이와 마이크로스트립 λ/4 임피던스변환기(Microstrip λ/4 impedance transformer)를 이용하여 최적화된 도허티 동작을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 것이다.
셀룰라, PCS와 W-CDMA 등의 CDMA 원천 기술을 활용하는 중계기 또는 기지국 내 전력 증폭기는 디지털 통신 서비스의 신뢰도를 높이기 위해 일반적으로 높은 선형화 특성이 요구되어 전력 증폭기 제조자들에게 정확한 선형화에 관한 규정을 제시하지만 효율에 관한 특성은 그렇지 못한 실정이다. 이는 신호의 포락선(Envelope)이 변하는 디지털 통신에 있어 중계기용이나 기지국용 전력증폭기가 수 dB의 Peak-to-Average Ratio를 가져야 하며 부가적인 선형화를 위한 회로와 복잡한 제어 회로의 요구에 의하여 매우 낮은 효율을 갖게 된다. 낮은 효율을 갖는 전력 증폭기는 시스템 전체의 과열을 야기하여 신뢰도를 저하시키며 과열의 방지를 위해 냉각기를 첨가하게 되면 가격이 비싸지는 단점이 있다. 따라서, 다양한 활용을 위해 전력 증폭기의 효율 개선은 필수적이며 간단한 방법을 통한 제조 기술이 필요한 실정이다.
도허티 전력증폭기는 1930년대에 W.H. Doherty에 의해 개발되어 초기에 LF(Low frequencies), MF(Medium frequencies) 주파수 대역의 진행파관 전력증폭기(TWTA : Travelling wave tube amplifier)로 AM(Amplitude modulation)과 같은 진폭 변조 전송기에 주로 이용되었다. 이후 솔리드-스테이트(Solid-state) 도허티 전력 증폭기가 제안되었으나 주로 1와트 미만의 저 전력용으로 활용되어서 CDMA방식의 통신에 사용되는 중계기나 기지국용 고출력 전력 증폭기에 적용하기는 어려움이 많았다.
도 1a는 종래의 RF 도허티 증폭기의 개념을 설명하기 위한 구성도로, 주 증폭기(102)와 피킹 증폭기(103)로의 입력을 윌킨슨 전력분배기(101)를 이용하여 분배한 후 출력에서는 마이크로스트립 λ/4 임피던스변환기(105)를 이용하여 결합한다. 한편, 피킹 증폭기(103)의 입력단에 연결된 λ/4 마이크로스트립 선로(104)는 주 증폭기(102)와 피킹 증폭기(104) 사이의 위상을 동일하게 맞추기 위해 삽입된 것이다. 도 1a에서 'λ/4 @ Zp'는 피킹 증폭기(103)의 임피던스 ZP에 대한 λ/4 임피던스 변환을 의미하고, 'λ/4 @ Zm'은 주 증폭기(102)의 임피던스 Zm에 대한 λ/4 임피던스 변환을 의미하고, 후술하는 'λ/4 @ ZO'는 특성 임피던스 Z0에 대한 λ/4 임피던스 변환을 의미한다.
도 1b는 도 1a에 도시된 종래의 도허티 증폭기에서 주 증폭기(102)와 피킹증폭기(103) 출력 사이의 λ/4 임피던스 변환기(105)에 따른 임피던스 관계를 나타낸 스미스 챠트이다. 도 1b에 도시한 바와 같이, 낮은 전력의 신호가 입력되는 경우 주 증폭기(102)를 통과한 신호는 λ/4 임피던스 변환기(105)에 의해 피킹 증폭기(103)를 무한대 임피던스에 가까운 높은 임피던스로 바라보게 된다. 따라서 주 증폭기(102)를 통과한 모든 신호의 전력은 부하 저항(106)에 나타나게 된다.
도 2는 도 1에 도시된 종래의 RF 도허티 증폭기의 이상적인 효율 특성의 일례를 도시한 그래프로서, 주 증폭기와 피킹 증폭기를 동일한 소자를 사용하여 Class B급으로 바이어스하면 백-오프(Back-Off) 양이 -6[dB] 지점에서 78.5 %의 효율을 갖는 최대 효율 피킹점(Peaking point)을 찾을 수 있다. 따라서 Class A와 Class B 방식보다 원하는 출력 전력의 백-오프 지점에서 높은 효율 특성을 얻을 수 있다.
도 3은 도 1에 도시된 도허티 증폭기를 싱글-엔디드(Single-ended) 패키지 소자를 이용하여 구성한 종래의 RF 도허티 증폭기의 구성도이다. 도 3에 도시한 바와 같이, 싱글-엔디드(Single-ended) 형태의 FET 2개를 각각 주 증폭기(210)와 피킹 증폭기(220)로 이용하고, 입력과 출력 정합 시 마이크로스트립 λ/4 임피던스변환기(204),(207)를 사용하여 입력 전력에 따른 피킹 증폭기(220)의 동작으로 출력 임피던스를 변환시키고 있다. 도 3에서, 참조 부호 201은 윌킨슨 전력 분배기를, 202 및 203은 각각 주 증폭기(210) 및 피킹 증폭기(220)에 대한 입력임피던스 매칭회로를, 205 및 206은 각각 주 증폭기(210) 및 피킹 증폭기(220)에 대한 출력임피던스 매칭회로를, 208은 λ/4 전력 결합기를, 209는 부하 저항을 각각 나타낸다.
도 4는 종래의 푸쉬-풀 패키지 소자를 이용한 일반적인 RF 전력 증폭기의 구성도인 바, 다른 선형화 방법들에 비해 우수한 선형성을 갖기 때문에 이동 통신 중계기나 기지국에서 주로 사용되고 있다. 도 4의 구성에서는 동일한 특성을 갖는 2개의 FET 소자를 하나의 패키지(250)로 구성하여 Class AB급으로 푸쉬-풀 동작을 하도록 하고 있다. 나아가, 입력과 출력에는 각각 정합을 위한 입력임피던스 매칭회로(235)와 출력임피던스 매칭회로(236)를 개재시키고 180ㅀ의 푸쉬-풀 동작을 위해 λ/2의 마이크로스트립 선로(231),(232)를 삽입하고 있다. 또한 입력과 출력의 부하 임피던스(260)와의 사이에서 손실이 없는 결합을 위해 λ/4 임피던스변환기(230),(240)를 개재시키고 있다.
그러나, 도 3에 도시한 바와 같이 2개의 동일한 싱글-엔디드(Single-Ended) 트랜지스터를 이용하는 방법에 따르면 도허티 동작의 특징인 효율의 최대점을 갖는 피킹점(Peaking Point)을 얻기 위한 방법이 명백히 제시되지 못하고 있고, 다수의 다른 트랜지스터를 가지고 병렬 접속하는 방법들은 트랜지스터의 개수 증가로 인하여 장치가 차지하는 용적이 커지기 때문에 실제 제작하여 적용하기에는 어려움이 많다는 문제점이 있다.
나아가, 도 4에 도시한 바와 같은 피드포워드 선형 전력 증폭기는 구조적으로 Class AB급으로 동작되는 주 증폭기와 에러 증폭기를 동시에 사용함으로 전체적인 효율이 저하되는 단점을 가지고 있다.
본 고안은 전술한 문제점들을 해결하기 위한 것으로, 고출력 RF 도허티 전력증폭기의 구현 시 단일의 푸쉬-풀 패키지 소자를 사용하여 종래의 2개의 싱글-엔디드 패키지 소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치를 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위한 본 고안은 λ/4 임피던스변환기를 사용하여 주 증폭기와 피킹 증폭기를 병렬로 연결하여 이루어진 도어티 전력 증폭 장치에 있어서, 상기 주 증폭기와 상기 피킹 증폭기를 단일의 푸쉬-풀 패키지 타입의 전력 증폭 소자로 구성하고, 상기 주 증폭기와 상기 피킹 증폭기 출력단에 피킹 보상 선로를 개재시켜 이루어지되, 상기 피킹 보상 선로의 길이를 조절하여 최적화된 도허티 동작을 위한 피킹점을 얻도록 한 것을 특징으로 한다.
전술한 구성에서, 상기 주 증폭기와 상기 피킹 증폭기의 입력단에서 입력 전력을 분배해주며 상기 피킹 증폭기의 위상이 상기 주 증폭기의 위상보다 90ㅀ지연되도록 하는 90ㅀ 하이브리드 결합기를 더 구비하는 것이 바람직하고, 상기 90ㅀ 하이브리드 결합기는 표면 장착 패키지 타입인 것이 바람직하다.
나아가, 상기 증폭 장치 2개를 평형 병렬 형태로 결합시켜서 사용하게 되면, 보다 높은 출력과 효율을 얻을 수가 있다.
도 1a는 종래의 RF 도허티 증폭기의 구성도이고, 도 1b는 종래의 RF 도허티 증폭기에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스 변환기에 따른 임피던스 관계를 나타낸 스미스 차트.
도 2는 도 1에 도시된 종래의 RF 도허티 증폭기의 이상적인 효율 특성의 일례를 도시한 그래프.
도 3은 도 1에 도시된 도허티 증폭기를 싱글-엔디드(Single-ended) 패키지 소자를 이용하여 구성한 종래의 RF 도허티 증폭기의 구성도.
도 4는 종래의 푸쉬-풀 패키지 소자를 이용한 일반적인 RF 전력 증폭기의 구성도.
도 5는 본 고안의 바람직한 실시예에 따른 도허티 전력 증폭 장치의 블록 구성도.
도 6은 도 5에 도시된 실시예에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스변환기와 피킹 보상 선로의 길이에 따른 임피던스 관계를 나타낸 스미스 차트.
도 7은 도 5에 도시된 실시예의 효율 특성에 대한 시뮬레이션 결과를 보인 그래프.
도 8a는 도 5에 도시된 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이며, 도 8b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프.
도 9는 도 5에 도시된 실시예의 효율 특성에 대한 측정 결과를 보인 그래프.
도 10a는 도 5에 도시된 실시예의 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이며, 도 10b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프.
도 11은 도 5에 도시된 실시예를 평형 병렬 형태로 결합하여 보다 높은 출력을 얻기 위한 평형 병렬 도허티 전력 증폭 장치의 구성도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
101, 201: 윌킨슨 전력 분배기(Wilkinson power divider)
102, 210, 310m: 주 증폭기(Main amplifier)
103, 220, 31p: 피킹 증폭기(Peaking amplifier)
104: λ/4 마이크로스트립 라인 (λ/4 microstrip line)
105: λ/4 임피던스변환기 (λ/4 impedance transformer)
106, 209, 260, 312: 부하 저항 (Load resistor)
202, 203, 235, 303, 304: 입력임피던스 정합회로
205, 206, 236, 305, 306: 출력임피던스 정합회로
301, 401, 402: 90ㅀ하이브리드 결합기(90ㅀHybrid coupler)
305: 피킹 보상 선로(Peaking compensation line)
310: 푸쉬-풀 패키지 타입 FET
311: RF 쵸크 코일
Vgs: 게이트-소스 전압
이하에는 첨부한 도면을 참조하여 본 고안의 도허티 전력 증폭 장치의 바람직한 실시예에 대해서 상세하게 설명한다.
도 5는 본 고안의 바람직한 실시예에 따른 도허티 전력 증폭 장치의 블록 구성도인 바, 본 고안의 도허티 전력 증폭 장치에서는 도 3에 도시한 바와 같은 도허티 전력 증폭기에서 사이즈를 크게 차지하던 두 개의 싱글-엔디드 소자(210),(220)를 도 4에 도시된 종래의 Class AB급 푸쉬-풀로 동작하도록 제작된 푸쉬-풀 패키지 소자로 대치시켜 구성하고 있다. 즉, 푸쉬-풀 패키지 타입의 소자 한 개(310)를 이용하여 주 증폭기(310m)와 피킹 증폭기(310p)로 사용하며, 이들 각각의 전단에 입력임피던스 정합회로(303),(304)를 연결한다. 한편, 입력 신호(RFin)를 주 증폭기(310m)와 피킹 증폭기(310p)로 분배하기 위해 전력 분배기로, 예를 들어 표면 장착 패키지(Surface Mount Package) 타입으로 제작된 90ㅀ하이브리드 결합기(Quadrauture Hybrid Coupler)(301)를 채택하고 있다. 이는 도 3에 도시된 종래의 윌킨슨 전력 분배기(201) 및 90ㅀ위상차를 위한 마이크로스트립 선로(204)를 대치시킨 것으로 사이즈 축소를 가능하게 하며 저 손실과 높은 아이솔레이션(Isolation)을 갖게 된다.
다음으로, 출력단에는 입력단과 마찬가지로 출력임피던스 정합회로(305),(306)를 각각 연결하여 최적화된 전력을 얻으며, 도허티 동작을 위해 주 증폭기(310m)와 피킹 증폭기(310p) 사이에 특성 임피던스(Z0) 대한 λ/4 임피던스변환기(309)를 삽입한다. 또한, 주 증폭기(310m)와 피킹 증폭기(310p)의 출력임피던스 정합회로(305),(306) 후단에 각각 피킹 보상 선로(307)를 삽입한 후 그 길이를 조절하여 원하는 백-오프 출력 전력에서 최대의 피킹점을 찾도록 한다. 그리고, 피킹 증폭기(310p)에 입력되는 전력 신호와 RF 초크 코일(311)을 통하여 인가되는 게이트-소스 전압(Vgs)을 조절하게 되면 도허티 전력 증폭 장치의 피킹점을 적절히 찾을 수 있도록 피킹 증폭기(310p)의 동작점을 최적화 할 수 있다. 미설명 부호 302는 아이솔레이션을 위한 Z0, 예를 들어 50옴 종단 저항을 나타낸다.
도 6은 도 5에 도시된 실시예에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스변환기와 피킹 보상 선로의 길이에 따른 임피던스 관계를 보인 스미스차트인 바, 피킹 보상 선로(λ2m)의 길이에 의해 주 증폭기(310m)와 피킹 증폭기(310p)의 임피던스는 도 1b와 같은 관계를 유지할 수 있다. 본 고안에서 사용되는 통상의 고출력 FET는 낮은 드레인 임피던스를 가지므로 임피던스 매칭회로(305),(306)와 피킹 보상 선로(λ2m)(307)의 길이에 의해 이와 같은 주 증폭기(310m)와 피킹 증폭기(310p)의 출력 임피던스 관계가 형성되지 않으면 완벽한 도허티 동작인 피킹점을 얻을 수 없다.
도 6에서 주 증폭기(310m)의 출력 임피던스(Zm)는 출력임피던스 정합회로(305)와 피킹 보상 선로(307)를 거쳐서 적절하게 증가되고(B점), 주 증폭기(301m)를 통과한 신호는 λ/4 임피던스변환기(309)에 의해 피킹 증폭기(310p)를 무한대 임피던스에 가까운 높은 임피던스(Zp)로 바라보게 된다. 따라서 주 증폭기(310)를 통과한 모든 신호의 전력은 부하 임피던스(Z0)에 나타나게 된다.
도 7은 도 5에 도시된 실시예를 주파수 2.140[GHz] 대역에서 동작하도록 설계한 상태에서 그 효율 특성을 시뮬레이션한 결과를 보인 그래프로서, 주 증폭기(310m)는 Class AB급으로 동작시키고 피킹 증폭기(310p)는 게이트-소스 전압(Vgs)을 조절하여 Class C급으로 동작시키고 있다. 도 7에서 알 수 있는 바와 같이, 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)과 피킹 보상 선로(307)의 길이를 최적화하여 얻은 도허티 A(Doherty A)의 효율 특성은 도 2에 도시된 종래의 방법(Doherty B)이나 Class AB급 전력 증폭기(Class AB)보다 높다.
도 8a는 도 5에 도시된 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이며, 도 8b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이다. 도 8a에서 알 수 있는 바와 같이, 최적화된 피킹 보상 선로의 길이(그래프 A)에서 효율의 피킹점을 얻을 수 있으며 최적화된 길이와의 편차가 심해질수록 그 효율 특성이 그래프 A->B->C->D와 같이 저하되어 피킹점이 사라지게 된다. 한편, 도 8b에서 알 수 있는 바와 같이, Class C급 바이어스로 최적화된 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)인 경우 그래프 A와 같이 최대 효율의 피킹점을 찾을 수 있으나 바이어스점이 Class B급인 E에 가까이 갈수록 그 효율 특성이 그래프 A->B->C->D->E와 같이 저하되어 피킹점이 사라지게 된다.
도 9는 도 5에 도시된 실시예의 효율 특성에 대한 측정 결과를 보인 그래프로 도 5에 도시된 실시예에 따른 도허티 전력 증폭 장치를 주파수 2.140 GHz 대역에서 동작하도록 설계한 상태에서 그 효율 특성을 측정한 그래프이다. 도 9에서 알 수 있는 바와 같이, 출력 전력이 대략 -6[dB] 백-오프 된 지점에서 피킹점을 얻어서 일반적인 Class AB 보다 높은 효율 특성을 얻었다.
도 10a는 도 5에 도시된 실시예의 피킹 보상 길이의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이며, 도 10b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이다. 먼저 도 10a에 도시된 바와 같이, 최적화된 길이에서는 그래프 A와 같이 최대 효율을 갖는 피킹점을 얻을 수 있었으며, 도 8a의 시뮬레이션 결과와 마찬가지로 최적화된 길이에서 편차가 발생할수록 그래프 A->B->C->D와 같이 피킹점이 사라지며 효율 특성이 저하되었다. 한편, Class C급 바이어스로 최적화된 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)인 경우 그래프 A와 같이 최대 효율의 피킹점을 찾을 수 있으나 도 8b의 시뮬레이션 데이터인 경우와 같이 바이어스점이 Class B급인 그래프 E로 가까이 갈수록 그래프 A->B->C->D->E와 같이 효율이 저하되어 도허티 동작의 특징인 피킹점이 사라짐을 알 수 있었다.
도 11은 도 5에 도시된 실시예를 평형 병렬 형태로 결합하여 보다 높은 출력을 얻기 위한 평형 병렬 도허티 전력 증폭 장치의 구성도로서, 이동통신 중계기 및 기지국과 같은 보다 높은 전력에 적용하기 위한 예를 도시하고 있다. 도 11의 실시예에서는 도 5에 도시된 전력 증폭 장치의 입력단과 출력단에 각각 표면 장착 패키지(Surface Mount Package) 타입으로 제작된 90ㅀ하이브리드 결합기(401),(402)를 이용하여 결합한다.
본 고안의 도허티 전력 증폭 장치는 전술한 실시예에 국한되지 않고 본 고안의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.
전술한 바와 같은 본 고안의 도허티 전력 증폭 장치에 따르면, 한 개의 푸쉬-풀 패키지 타입 소자를 사용하여 작은 사이즈로 이동통신을 위한 중계기나 기지국에서 이용 가능한 고출력/고효율 RF 도허티 전력 증폭 장치를 제공할 수 있으며, 나아가 주 증폭기와 피킹 증폭기 사이의 피킹 보상 선로의 길이를 조절하여 최대의 피킹점을 찾음으로써 도허티 동작을 최적화시킬 수가 있다.
따라서, 본 고안의 도허티 전력 증폭 장치를 이용하여 피드포워드 전력 증폭기를 구성하면, 이동통신 중계기나 기지국에서 사용되던 종래의 Class AB급의 피드포워드 선형 전력 증폭기와 동일한 선형성을 가지면서 개선된 효율 특성을 얻을 수 있다. 또한, 피드포워드 선형 전력 증폭기로의 응용과 마찬가지로 디지털 전치 왜곡 기술과 결합하여 피드포워드 선형 전력 증폭기보다 효율이 우수한 디지털 전치 왜곡 전력 증폭기를 제작 할 수 있다. 디지털 전치 왜곡 전력 증폭기는 Class AB급의 전력 증폭기 전단에서 전력 증폭기와 반대되는 크기와 위상 성분을 디지털 신호로 생성하여 입력시켜 선형화하는 방법으로 여기에 본 고안의 도허티 전력증폭기를 사용, 디지털 전치왜곡기로 선형화하면 보다 높은 효율과 선형성을 갖는 전력 증폭기를 얻을 수 있다.
결과적으로 이동통신 중계기나 기지국에 사용되는 종래의 본 고안의 도허티 전력 증폭 장치로 대치하여 효율을 증가시킬 수 있으며, 전술한 종래의 고출력 도허티 전력 증폭기의 단점인 사이즈 문제를 개선시킬 수 있어서 전체적인 시스템의 소형화가 가능하다. 또한, 고출력에서 고효율을 갖기 때문에 증폭기에 의해 소모되는 전류를 줄일 수 있는 바, 이에 따라 전체적인 시스템 내의 냉각 장치의 수와 비용을 줄일 수 있어서 이동 통신 중계기와 기지국 시스템의 제조 및 운용 업체에 전기 사용 비용 절감과 제조 비용 절감 등의 장점을 제공할 수가 있다. 그리고, 궁극적으로는 시스템의 신뢰도를 더욱 향상시켜 이동 통신 가입자에게 품질이 우수한 통신 서비스를 제공할 수 있다.

Claims (6)

  1. λ/4 임피던스변환기를 사용하여 주 증폭기와 피킹 증폭기를 병렬로 연결하여 이루어진 도어티 전력 증폭 장치에 있어서,
    상기 주 증폭기와 상기 피킹 증폭기를 단일의 푸쉬-풀 패키지 타입의 전력 증폭 소자로 구성하고,
    상기 주 증폭기와 상기 피킹 증폭기 출력단에 피킹 보상 선로를 개재시켜 이루어지되,
    상기 피킹 보상 선로의 길이를 조절하여 최적화된 도허티 동작을 위한 피킹점을 얻도록 한 것을 특징으로 하는 도허티 전력 증폭 장치.
  2. 제 1 항에 있어서, 상기 주 증폭기와 상기 피킹 증폭기의 입력단에서 입력 전력을 분배해주며 상기 피킹 증폭기의 위상이 상기 주 증폭기의 위상보다 90ㅀ지연되도록 하는 90ㅀ 하이브리드 결합기를 더 구비한 것을 특징으로 하는 도허티 전력 증폭 장치.
  3. 제 2 항에 있어서, 상기 90ㅀ 하이브리드 결합기는 표면 장착 패키지 타입인 것을 특징으로 하는 도허티 전력 증폭 장치.
  4. 제 3 항에 있어서, 상기 도허티 전력 증폭 장치는 피드포워드 방식의 주 증폭기로 사용되는 것을 특징으로 하는 도허티 전력 증폭 장치.
  5. 제 3 항에 있어서, 상기 도허티 전력 증폭 장치는 디지털 전치왜곡기와 결합하여 사용되는 것을 특징으로 하는 도허티 전력 증폭 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 도허티 전력 증폭 장치 2개를 평형 병렬 형태로 결합시킨 것을 특징으로 하는 도허티 전력 증폭 장치.
KR20-2003-0031079U 2003-10-02 2003-10-02 도허티 전력 증폭 장치 KR200338863Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2003-0031079U KR200338863Y1 (ko) 2003-10-02 2003-10-02 도허티 전력 증폭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2003-0031079U KR200338863Y1 (ko) 2003-10-02 2003-10-02 도허티 전력 증폭 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067889A Division KR20050031663A (ko) 2003-09-30 2003-09-30 도허티 전력 증폭 장치

Publications (1)

Publication Number Publication Date
KR200338863Y1 true KR200338863Y1 (ko) 2004-01-16

Family

ID=49342325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0031079U KR200338863Y1 (ko) 2003-10-02 2003-10-02 도허티 전력 증폭 장치

Country Status (1)

Country Link
KR (1) KR200338863Y1 (ko)

Similar Documents

Publication Publication Date Title
KR20050031663A (ko) 도허티 전력 증폭 장치
CN106537769B (zh) 与线性和高效宽带功率放大器有关的系统和方法
CN109951159B (zh) 基于变压器的Doherty功率放大器
Van Der Heijden et al. A 19W high-efficiency wide-band CMOS-GaN class-E Chireix RF outphasing power amplifier
US8154339B2 (en) V-band high-power transmitter with integrated power combiner
JP6316506B2 (ja) 電力増幅器及び無線送信器
Nemati et al. Design of highly efficient load modulation transmitter for wideband cellular applications
KR19980086858A (ko) 고 효율 전력 증폭기
US11201591B2 (en) Asymmetric Doherty amplifier circuit with shunt reactances
Lv et al. A fully integrated 47.6% fractional bandwidth GaN MMIC distributed efficient power amplifier with modified input matching and power splitting network
EP3476041A1 (en) Linear doherty power amplifier
Lv et al. A highly linear GaN MMIC Doherty power amplifier based on phase mismatch induced AM–PM compensation
Lv et al. A fully integrated 3.5-/4.9-GHz dual-band GaN MMIC Doherty power amplifier based on multi-resonant circuits
US11949390B2 (en) Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits
Zhang et al. A 38ghz deep back-off efficiency enhancement pa with three-way doherty network synthesis achieving 11.3 dbm average output power and 14.7% average efficiency for 5g nr ofdm
Grebennikov Multiband Doherty amplifiers for wireless applications
CN107276541B (zh) 可变矢量混合叠加式预失真线性化方法
CN116155213A (zh) 信号放大装置
KR200338863Y1 (ko) 도허티 전력 증폭 장치
Pham et al. A 5.8 GHz, 47% efficiency, linear outphase power amplifier with fully integrated power combiner
US7221221B2 (en) Power amplifier with pre-distorter
US11271527B2 (en) Broadband harmonic load modulation doherty amplifiers
Hallberg et al. Current scaled Doherty amplifier for high efficiency and high linearity
Luong et al. An Independently Biased 3-stacked GaN HEMT Power Amplifier for Next-Generation Wireless Communication Systems.
Dietrich et al. Load and frequency independent Doherty power amplifier back-off extension

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100706

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee