KR200337816Y1

KR200337816Y1 - 전전자 교환기에서 isdn접속 가입자 정합장치

Info

Publication number: KR200337816Y1
Application number: KR2019980009877U
Authority: KR
Inventors: 상동 전; 남국 임; 근직 채
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-06-10
Filing date: 1998-06-10
Publication date: 2004-03-19
Also published as: KR20000000432U

Abstract

본 고안은 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치에 관한 것으로, 특히, 중앙처리장치의 제어신호에 따라 초기화제어부의 동작을 제어하는 초기화 컨트롤러와; 상기 채널분리부가 음성신호 채널과 제어신호 채널로 채널을 분리하는 동작이 정상적으로 이루어질 수 있도록 제어신호를 인가하는 메모리디코더와; 채널제어부가 순차적으로 진행될 수 있도록 제어신호를 인가하는 인터럽트 컨트롤러와; 리셋스위치를 제어하거나, 소프트웨어적으로 시스템을 제어하는 리셋제어회로와; DRAM의 운용을 제어하는 DRAM 컨트롤러와; 운용자에게 시스템의 상태를 표시하는 표시부의 동작을 중앙처리장치의 신호에 따라 제어하는 표시부 컨트롤러를 포함하여 구성됨을 특징으로 하는 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치로써, 본 발명은 1보드의 가입자 용량을 16가입자로 증가시킴으로써 많은 비용의 절감을 가져오는 효과가 있다.

Description

전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치.

본 고안은 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치에 관한 것으로, 특히, 보드당 가입자의 수를 8명에서 16명으로 늘리기위해 FPGA를 사용하여 로직부분를 집적화하고 파워컨트롤러, 서지프로텍트등을 추가하여 공간을 효율적으로 활용할수 있도록 한 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치에 관한 것이다.

종래의 종합정보통신망(INTERGRATED SERVICE DIGITAL NETWORK 이하 ISDN라 칭한다)기본 접속 가입자 장치는 TTL(TRANSISTOR-TRANSISTOR LOGIC)로직 및 PLD(PROGRAM LOGIC DEVICE)회로를 많이 사용하여 보드의 공간을 많이 차지하고 데이터 전송시 많은 디바이스를 경유함으로써 회로의 신뢰성이 작아지고 전자파간섭(ELECTROMAGNETIC INTERFERENCE 이하 EMI라 칭한다)특성이 나빠지며, 가입자 용량이 보드당 8 가입자만 수용하도록 되어있어 가입자 수요가 많아질수록 시스템에 사용되는 보드의 수량이 비례해서 증가됐고 그에 따른 경비도 증가 하는 문제점이 있었다.

본 고안의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, PLD 및 전체의 로직 부분을 프로그램이 가능한 전계 게이트 어래이(FIELD PROGRAMMABLE GATE ARRAY 이하 FPGA라 칭한다)를 사용하여 회로를 집적화 하였으며, 전체적인 공간을 효율적으로 사용하기위해 제어신호를 전송하는 D채널 컨트롤러, 잡음 제어부, 전원 컨트롤러, 서지 프로텍트등을 추가하여 보드당 16가입자를 수용할 수 있는 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위해 본 고안 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치는 정합장치의 보드를 리셋하거나 전원을 인가하기위한 리셋스위치와; 데이터를 처리하거나 프로그램된 내용을 수행하는 과정에서 여러장치와 데이터를 공유하는 DRAM과; 운용자가 시스템의 전반적인 동작을 인식할 수 있도록 하는 표시부와; 인터럽트의 순위에 따라 순차적으로 진행하는 채널제어부와; 전 단계의 회로로부터 전송되는 신호를 음성신호, 문자신호, 제어신호등으로 분리하여 다음단계로 전송하는 채널제어부와; 정합장치 보드의 전반적인 초기화를 제어하는 초기화제어부; 정합장치 보드를 운용하기위한 프로그램이 저장되어있는 롬과; 상기 롬에서 전송된 데이터의 내용에 따라 신호를 제어하는 중앙처리장치와; 상기 중앙처리장치의 제어신호에 따라 초기화제어부의 동작을 제어하는 초기화 컨트롤러와; 상기 채널제어부가 음성신호 채널과 제어신호 채널로 채널을 분리함에 있어 제어신호를 인가하는 메모리디코더와; 채널제어부가 순차적으로 진행될 수 있도록 제어신호를 인가하는 인터럽트 컨트롤러와; 리셋스위치를 제어하거나 소프트웨어적으로 시스템을 제어할수 있도록 하는 리셋제어회로와; DRAM을 제어하는 DRAM 컨트롤러와; 운용자에게 시스템의 상태를 표시하는 LED의 동작을 제어하는 LED 컨트롤러를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.

도 1 은 본 발명 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치의

프로그램 가능한 전계 게이트 어래이의 블럭도 이며,

도 2 는 본 발명 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치의

블럭도 이며,

도 3 은 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치의 서브하이웨이를

보여주는 도면이다.

<도면의 주요 부분에 대한 부호 설명>

11 : 초기화 컨트롤러 22 : 메모리디코더

33 : 인터럽트 컨트롤러 44 : 리셋제어회로

55 : DRAM 컨트롤러 66 : LED 컨트롤러

100 : 리셋스위치 200 : DRAM

300 : 표시부 400 : 채널제어부

500 : 채널분리부 600 : 초기화제어부

700 : 롬 800 : 중앙처리장치

1000 : FPGA

이하, 상기와 같이 구성된 본 고안 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치의 기술적 사상에 따른 일 실시예를 들어, 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

<실시예>

도 1 에 도시된 바와같이, 리셋스위치(100)는 정합장치의 보드를 리셋하거나, 리셋시 보드에 전원을 인가하기위한 것이며, DRAM(200)은 데이터를 처리하거나 프로그램된 내용을 수행하는 과정에서 여러장치와 데이터를 공유하며, 표시부(300)는 운용자가 시스템의 전반적인 동작을 인식할 수 있도록 하며, 채널제어부(400)는 인터럽트의 순위에 따라 순차적으로 채널를 진행시키며, 채널분리부(500)는 전 회로로부터 전송되는 신호를 음성신호, 문자신호, 제어신호등으로 분리하여 다음 단계의 회로로 전송하며, 초기화제어부(600)는 정합장치 보드의 전반적인 초기화를 제어하며, 롬(700)에는 정합장치 보드를 운용하기위한 프로그램이 저장되어있으며, 중앙처리장치(800)는 상기 롬(700)에서 전송된 데이터의 내용에 따라 신호를 제어하며, FPGA(1000)는 상기 중앙처리장치(800)로부터 인가되는 신호에 따라 상기 각장치(100∼800)의 동작을 제어하게 되며,

상기 FPGA(1000)의 구성을 살펴보면, 초기화 컨트롤러(11)는 상기 중앙처리장치(800)의 제어신호에 따라 초기화제어부(600)의 동작을 제어하며, 메모리디코더(22)는 상기 채널분리부(500)가 음성신호 채널과 제어신호 채널로 채널을 분리하는 동작이 정상적으로 이루어질 수 있도록 제어신호를 인가하며, 인터럽트 컨트롤러(33)는 채널제어부(400)가 순차적으로 진행될 수 있도록 제어신호를 인가하며, 리셋제어회로(44)는 리셋스위치(100)를 제어하거나, 소프트웨어적으로 시스템을 제어할수 있도록 하며, DRAM 컨트롤러(55)는 DRAM의 운용을 제어하며, LED 컨트롤러(66)는 운용자에게 시스템의 상태를 표시하는 표시부(300)의 동작을 중앙처리장치(800)의 신호에 따라 제어함으로써 본 실시예를 구성한다.

이하, 상기와 같이 구성된 본 실시예의 동작을 도면을 참조하여 상세히 설명하면 다음과 같다.

롬(700)에 저장된 프로그램에 따라 FPGA(1000)의 동작되는 순서는 달라지며 중앙처리장치(800)의 연산순서에 따라 기능을 수행하게 된다.

먼저, 시스템 보드의 초기화를 위해 초기화 컨트롤러(11)로 제어신호를 인가하고, 초기화 제어신호를 인가받은 초기화 컨트롤러(11)는 초기화 제어부(600)로 신호를 인가해 시스템을 초기화 시키고, 인터럽트 컨트롤러(33)로 데이터 채널을 제어하기위한 제어신호를 인가하며, 데이터를 음성신호와 전송제어신호로 분리하기 위해 메모리 디코더(22)로 제어신호를 인가하여 채널을 분리한다.

이때, 시스템보드에 문제가 발생하여 동작이 원활하지 못할경우는 리셋제어회로(44)로 제어신호를 인가하여 리셋스위치를 동작시키도록 한다.

그리고, 사용자에게 보드에 문제가 발생하였음을 알리기위해 표시부 컨트롤러(66)로 제어신호를 인가하고, 상기 표시부 컨트롤러(66)는 표시부(300)로 신호를 인가하여 운용자가 시스템 보드에 이상이 생겼음을 알리게 된다.

한편, 보드당 16명의 가입자를 수용하기 위한 장치를 도 2 를 참조하여 설명하면, 서지프로텍트(13)에서 팁단자와 링단자를 통해 인가되는 전압이 기준전압보다 높은가를 판단하며, 전압이 높을 경우 알맞은 전압으로 조절하여 다음단인 잡음제거부(23)로 인가하고, 상기 서지 프로텍트(13)로부터 신호를 인가받은 잡음제거부(23)에서 신호의 불필요한 부분이나 되돌아오는 신호를 제거하여 파워컨트롤러(33)와; PCM컨트롤러(43)로 인가하게 된다.

이때, 팁단자와 링단자를 통해 인가된 데이터는 음성 신호채널(B채널)과 제어신호 채널(D채널)로 분리되는데 이는 잡음제거부(23)와 PCM컨트롤러(43)의 사이의 버스에서 중앙처리장치의 제어신호에 따라 분리된다.

상기 잡음제거부(23)로부터 신호를 인가받은 파워컨트롤러(33)는 현재 인가되는 신호의 전압에따라 서지프로텍트(13)에 인가되는 전력을 조절하며, PCM컨트롤러(43)는 상기 잡음제거부(23)로부터 인가되는 아날로그 신호를 디지탈 신호로 변환하여 타임스위치 인터페이스(53)로 인가하고, 상기 PCM컨트롤러(43)로부터 신호를 인가받은 타임스위치 인터페이스(53)는 음성신호 및 문자신호의 채널인 B채널을 타임스위치(63)로 전송하게 된다.

한편, 제어신호 채널인 D채널은 D채널 컨트롤러(73)의 제어에 따라 DRAM(83)을 거쳐 상위제어장치(93)로 전송된다.

도 3 은 16가입자 용량의 ISDN 기본 접속 가입자 정합장치 보드 16매를 하나의 셀프(SHELF)에 실장했을때 PCM 서브하이웨이의 데이터 전송도를 나타낸 도면이며, 실장된 슬롯에 따라 하나의 보드(2B×16가입자)를 하나의 PCM 서브하이웨이로 다중화 시켜 1셀프에 16개의 PCM 서브하이웨이를 사용하였다.

이상에서 살펴본 바와 같이, 본 고안 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치는, 특히, 1보드의 가입자 용량을 16가입자로 증가시킴으로써 많은 비용의 절감을 초래하였으며, PLD 및 전반적인 로직부분을 FPGA로 집적하여 신뢰성 및 EMI의 기능을 향상 시키는 효과가 있는 것이다.

Claims

정합장치의 보드를 리셋하거나, 리셋시 보드에 전원을 인가하기위한 리셋스위치와; 데이터를 처리하거나 프로그램된 내용을 수행하는 과정에서 여러장치와 데이터를 공유하기 위한 DRAM과; 운용자가 시스템의 전반적인 동작을 인식할 수 있도록 하는 표시부와; 인터럽트의 순위에 따라 순차적으로 채널를 진행시키는 채널제어부와; 전 회로로부터 전송되는 신호를 음성신호, 문자신호, 제어신호등으로 분리하여 다음 단계의 회로로 전송하는 채널분리부와; 정합장치 보드의 전반적인 초기화를 제어하는 초기화제어부와; 정합장치 보드를 운용하기위한 프로그램이 저장되어있는 롬과; 상기 롬에서 전송된 데이터의 내용에 따라 신호를 제어하는 중앙처리장치로 구성된 가입자 정합장치에 있어서,

상기 중앙처리장치의 제어신호에 따라 초기화제어부의 동작을 제어하는 초기화 컨트롤러와; 상기 채널분리부가 음성신호 채널과 제어신호 채널로 채널을 분리하는 동작이 정상적으로 이루어질 수 있도록 제어신호를 인가하는 메모리디코더와; 채널제어부가 순차적으로 진행될 수 있도록 제어신호를 인가하는 인터럽트 컨트롤러와; 리셋스위치를 제어하거나, 소프트웨어적으로 시스템을 제어하는 리셋제어회로와; DRAM의 운용을 제어하는 DRAM 컨트롤러와; 운용자에게 시스템의 상태를 표시하는 표시부의 동작을 중앙처리장치의 신호에 따라 제어하는 표시부 컨트롤러를 포함하는 FPGA를 구비하는 것을 특징으로 하는 전전자 교환기에서 ＩＳＤＮ접속 가입자 정합장치.