KR20030096675A - 박막 트랜지스터 어레이 기판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20030096675A
KR20030096675A KR1020020033661A KR20020033661A KR20030096675A KR 20030096675 A KR20030096675 A KR 20030096675A KR 1020020033661 A KR1020020033661 A KR 1020020033661A KR 20020033661 A KR20020033661 A KR 20020033661A KR 20030096675 A KR20030096675 A KR 20030096675A
Authority
KR
South Korea
Prior art keywords
insulating film
gate
layer
semiconductor layer
electrode
Prior art date
Application number
KR1020020033661A
Other languages
English (en)
Inventor
양용호
이청
최필모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020033661A priority Critical patent/KR20030096675A/ko
Publication of KR20030096675A publication Critical patent/KR20030096675A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 배선을 형성한 다음, 질화 규소와 산화 규소를 차례로 적층하여 게이트 절연막을 형성하고, 그 상부에 다결정 규소층으로 결정화한 다음, 다결정 규소층과 산화 규소층을 반도체층과 유지 축전기용 반도체 패턴을 형성한다. 이어, 산화 규소의 제1 절연막과 질화 규소의 제2 절연막을 차례로 적층하여 층간 절연막을 형성한 다음, 게이트 전극을 중심으로 양쪽의 반도체층을 드러내는 제1 및 제2 접촉구와 유지 축전기용 반도체 패턴 및 게이트 패드를 드러내는 제3 및 제4 접촉구를 형성한다. 이때, 제2 절연막은 등방적으로 제1 절연막은 비등방적으로 식각하여 접촉구에서 제1 절연막이 제2 절연막 밖으로 드러나도록 층간 절연막의 측벽을 계단 모양으로 형성한다. 이어, 제1 및 제2 접촉구를 통하여 드러난 반도체층에 소스 및 드레인 영역을 형성하고, 제2 절연막으로 가리지 않은 제1 절연막 하부의 반도체층에 저농도 도핑 영역을 형성한다. 이어, 데이터 배선을 형성한 다음, 보호막을 적층하고 패터닝하여 드레인 전극을 각각 드러내는 접촉구를 형성하고 패드부에서는 보호막을 제거한다. 이어, 투명 도전 물질 또는 반사 도전 물질을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

박막 트랜지스터 어레이 기판 및 그의 제조 방법{A THIN FILM TRANSISTOR ARRAY SUBSTRATE INCLUDING THE WIRING, AND A METHOD FOR MANUFACTURING THE SUBSTRATE}
본 발명은 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 반도체층으로 다결정 규소를 사용하는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
현재 널리 사용되고 있는 평판 표시 장치 중의 하나로서 액정 표시 장치는 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이에 주입되어 있는 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 이는 액정이 갖는 여러 가지 성질 중에서 전압을 가하면 분자의 배열이 변하는 성질을 이용한 것인데, 빛의 투과 또는 반사를 이용하는 액정 표시 장치에서 액정은 자체 발광을 하지 않아 자체적으로 또는 외부적으로 광원이 필요하다.
이때, 박막 트랜지스터 어레이 기판(thin firm transistor array panel)은 액정 표시 장치에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 어레이 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 통하여 배선과 연결되어 화상을 표시하는데 사용하는 화소 전극을 포함한다.
이때, 박막 트랜지스터는 비정질 규소 또는 다결정 규소로 이루어진 반도체층을 가지며, 게이트 전극과 반도체층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 이때, 비정질 규소 박막 트랜지스터 기판의 경우에는 게이트 절연막을 중심으로 게이트 전극이 반도체층의 하부에 위치하는 바텀 게이트 방식이 주로 이용되며, 다결정 규소 박막 트랜지스터 기판의 경우에는 게이트 절연막을 중심으로 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용되며, 이들 모두 박막 트랜지스터의 채널부는 반도체층과 게이트 절연막의 계면에 형성된다.
하지만, 높은 전자 이동도를 확보할 수 있는 다결정 규소 박막 트랜지스터를 탑 게이트 방식으로 제조하는 방법에서는 반도체층을 다결정 규소층으로 결정화 한 다음 그 위에 게이트 절연막을 적층하여, 제조 공정시 반도체층의 채널부가 외부로 노출되는 경우가 발생하여 박막 트랜지스터의 특성을 균일하게 확보하기 어렵다는단점을 가지고 있다.
한편, 액정 표시 장치를 제조 방법 중에서, 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 특성을 균일하게 확보할 수 있는 다결정 규소 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a, 4a, 5a, 8a, 9a 및 10a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도 4a는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4의 다음 단계를 도시한 단면도이고,
도 6은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 6의 다음 단계를 도시한 단면도이고,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 7의 다음 단계를 도시한 단면도이고,
도 9b는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 8b의 다음 단계를 도시한 단면도이고,
도 10b는 도 10a에서 Xb-Xb' 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 게이트 절연막과 비정질 규소층을 차례로 적층하고 비정질 규소층을 결정화하여 다결정 규소층으로 형성하고, 다결정 규소층을 덮는 층간 절연막에 접촉 구멍을 형성할 때 다결정 규소층의 소스 및 드레인 영역을 도핑하기 위한 마스크로 사용할 수 있도록 패터닝한다.
더욱 상세하게, 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는, 우선 기판의 상부에 도전 물질을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막을 적층한 다음, 연속하여 게이트 절연막 상부에 비정질 규소층을 형성한다. 이어, 비정질 규소층을 다결정 규소층으로 결정화하고 게이트 전극의 상부에 반도체층을 형성하고, 반도체층을 덮는 층간 절연막을 적층한 다음, 층간 절연막을 패터닝하여 게이트 전극 양쪽의 반도체층을 드러내는 제1 및 제2 접촉구를 형성한다. 이어, 제1 및 제2 접촉구를 통하여 드러난 반도체층에 불순물을 고농도로 도핑하여 소스 및 드레인 영역을 형성하고, 층간 절연막의 상부에 데이터선, 상기 소스 영역과 상기 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한 다음 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 층간 절연막은 제1 절연막과 제2 절연막으로 형성할 수 있으며, 제1 및 제2 접촉구를 정의하는 층간 절연막의 측벽은 제2 절연막 밖으로 제1 절연막이 드러나도록 계단 모양으로 형성하는 것이 바람직하다.
제2 절연막을 도핑 마스크로 사용하여 반도체층에 불순물을 저농도로 도핑하여 소스 및 드레인 영역 사이에 저농도 도핑 영역을 형성할 수 있다.
또한, 게이트 절연막은 제1 및 제2 게이트 절연막으로 형성할 수 있으며, 반도체층을 패터닝할 때 상기 제1 또는 제2 게이트 절연막 중 상부에 위치하는 게이트 절연막을 식각할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 어레이 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 가지는 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선과 유지 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(125) 및 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123)을 포함한다. 유지 배선은 기판(110) 상부에 게이트선(121)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극선(131)과 유지 전극선(131)에 연결되어 있는 유지 전극(133)을 포함한다. 유지 전극(133)은 후술할 화소 전극(190)과 연결된 드레인 전극(175)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
여기서, 게이트 배선(121. 125. 123) 및 유지 배선(131, 133)이 다층막인 경우에는 다른 물질과 접촉 특성이 우수한 패드용 물질을 포함할 수 있다.
기판(110) 위에는 질화 규소(SiNx)로 이루어진 제1 게이트 절연막(141)과 제1 게이트 절연막(141) 상부에 형성되어 있으며 산화 규소로 이루어진 제2 게이트 절연막(142)을 포함하는 게이트 절연막이 게이트 배선(121, 125, 123) 및 유지 배선(131, 133)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(141, 142) 상부에는 다결정 규소의 반도체로 이루어진 반도체층(150)이 형성되어 있으며, 유지 전극(133)의 게이트 절연막(141, 142) 상부에는 유지 축전기용 반도체 패턴(157)이 형성되어 있으며, 이들(150, 157)은 제2 게이트 절연막(142)과 동일한 모양을 가진다. 게이트 전극(125)에 대응하는 반도체층(150)에는 불순물이 도핑되지 않은 채널 영역(152)이 형성되어 있으며, 반도체층(150)의 채널 영역(152) 양쪽에는 n형 또는 p형의 불순물이 고농도로 도핑되어 있는 소스 영역(153) 및 드레인 영역(155)이 형성되어 있으며, 채널 영역(152)과 소스 영역(153) 및 드레인 영역(155) 사이에는 각각 n형 또는 p형의 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(LDD : Low Doping Domain)이 각각 형성되어 있다. 유지 축전기용 반도체 패턴(157)은 후술할 드레인전극(175)을 통하여 화소 전극(190)과 연결되며, 게이트 절연막(141, 142)을 매개로 유지 전극(133)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루고, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 본 발명의 실시예에서 게이트 절연막은 도면에서 보는 바와 같이 하나의 식각 조건에 대하여 다른 식각비를 가지는 제1 및 제2 게이트 절연막(141, 142)으로 구성되어 있는데, 이는 제조 공정시 반도체층(150)과 유지 축전기용 반도체 패턴(157)을 패터닝할 때 하부의 절연막이 지나치게 식각되어 게이트 배선 또는 유지 배선이 드러나는 것을 방지하기 위함이다.
반도체층(150) 및 유지 축전기용 반도체 패턴(157)이 형성되어 있는 게이트 절연막(141, 142) 상에는 이들을 덮으며, 산화 규소로 이루어진 제1 절연막(801)과 질화 규소로 이루어진 제2 절연막(802)을 포함하는 층간 절연막이 형성되어 있다. 층간 절연막(801, 802)은 반도체층(150)의 소스 영역(153)과 드레인 영역(155)을 각각 노출시키는 제1 접촉구(183) 및 제2 접촉구(185)와 유지 축전기용 반도체 패턴(157)을 드러내는 제3 접촉구(187)와 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 제4 접촉구(182)를 가진다. 이때, 층간 절연막의 제1 절연막(801)은 제2 절연막(802)의 밖으로 연장되어 층간 절연막의 측벽은 계단 모양을 가지며, 반도체층(150) 상부의 제1 절연막(801)의 경계선은 반도체층(150)에서 소스 및 드레인 영역(153, 155)과 저농도 도핑 영역(LDD)의 경계선 상부에 위치하며, 반도체층(150) 상부의 제2 절연막(802)의 경계선은 반도체층(150)에서 채널영역(152)과 저농도 도핑 영역(LDD)의 경계선 상부에 위치한다.
층간 절연막(801, 802) 상부에는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 가지는 단일막 또는 이를 포함하는 다층막으로 이루어진 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)에 연결되어 있으며 제1 접촉구(183)를 통하여 반도체층(150)의 소스 영역(153)에 연결되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 위치하며 제2 및 제3 접촉구(185, 187)를 통하여 반도체층(150)의 드레인 영역(155) 및 유지 축전기용 반도체 패턴(157)과 연결되어 있는 드레인 전극(175)을 포함한다.
데이터 배선(171, 173, 175, 177, 179)이 형성되어 있는 제1 층간 절연막(801, 802)의 상부에는 감광성 유기 물질로 이루어진 보호막(803)이 형성되어 있다. 이때, 보호막(803)의 표면에는 이후에 형성되는 화소 전극(190)이 요철 패턴을 가지도록 유도하기 위해 요철 패턴을 가진다.
보호막(803)에는 드레인 전극(175)을 각각 드러내는 제5 접촉구(188)가 형성되어 있으며, 게이트 패드(125) 및 데이터 패드(179)가 형성되어 있는 패드부에는 보호막(803)이 제거되어 있다.
보호막(803) 상부에는 접촉 구멍(188)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(190)이 형성되어 있다. 또한,층간 절연막(801, 802) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트 패드(125) 및 데이터 패드(179)와 연결되어 있는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있다. 여기서, 화소 전극(190)은 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있는 투명 전극(191)과 반사도를 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등으로 이루어져 있으며 화소 영역에 투과 영역(T)을 가지는 반사 전극(192)을 포함한다. 하지만, 반사형의 액정 표시 장치인 경우에 화소 전극(190)은 반사 전극만으로 이루어질 수 있으며, 투과형인 경우에는 투명 전극만으로 이루어질 수 있다. 이때, 보조 게이트 패드(92)와 보조 데이터 패드(97)는 투명 전극(191)과 동일한 물질로 이루어진 것이 바람직하다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 10b를 참고로 하여 상세히 설명한다.
먼저, 도 3a 및 3b에 도시한 바와 같이, 절연 기판(110)에 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이러한 단일막을 포함하며 크롬, 몰리브덴, 몰리브덴 합금, 티타늄 또는 탄탈륨 등과 같이 다른 물질과 접촉 특성이 우수한 도전 물질을 포함하는 다층막을 적층하고 패터닝하여 게이트선(121), 게이트 전극(123) 및 게이트 패드(125)를 포함하는 게이트 배선과 유지 전극선(131) 및 유지 전극(133)을 포함하는 유지 배선을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 제1 게이트 절연막(141)과 산화 규소로 이루어진 제2 게이트 절연막(142)을 각각 500Å 및 750Å을 차례로 적층한다. 이어, 제2 게이트 절연막(142) 상부에 비정질 규소층을 적층하고, 비정질 규소층에 레이저를 조사하여 비정질 규소층을 다결정 규소층으로 결정화한 다음, 마스크를 이용한 사진 식각 공정으로 다결정 규소층을 패터닝하여 다결정 규소의 반도체층(150)과 유지 축전기용 반도체 패턴(157)을 형성한다. 이때, 제2 게이트 절연막(142)도 다결정 규소층과 함께 패터닝하는데, 제1 게이트 절연막(141)이 식각되지 않도록 식각 조건을 설정하는 것이 바람직하다.
이어, 도 5a 및 도 5b에서 보는 바와 같이, 기판(110)의 상부에 산화 규소와 질화 규소를 각각 1,000Å 및 4,000Å 정도의 두께로 적층하여 제1 절연막(801)과 제2 절연막(802)을 차례로 적층하여 층간 절연막을 형성한 다음, 마스크로 이용한 사진 공정으로 제2 절연막(802)의 상부에 감광막 패턴(1000)을 형성한 다음, 감광막 패턴(100)을 식각 마스크로 제2 절연막(802)과 제1 절연막(801)을 차례로 식각하여 양단의 반도체층(150)과 유지 축전기용 반도체 패턴(157)과 게이트 패드(125)를 드러내는 제1 내지 제4 접촉구(183, 185, 187, 182)를 형성한다. 이때, 식각 조건은 건식 식각으로 실시하는 바람직하며, 반도체층(150)에 저농도 도핑 영역(LDD)을 형성하기 위한 도핑용 마스크로 층간 절연막(801, 802)을 사용하기 위해서 층간 절연막(801, 802)의 측벽은 계단 모양으로 형성하는 것이 바람직하다. 이를 위해서 제2 절연막(802)을 식각할 때는 등방성 조건으로 실시하여 감광막 패턴(1000)의 하부에서 언더 것이 생기도록 패터닝하며, 제1 절연막(801)을 식각할때는 비등방성 조건으로 진행하여 제1 절연막(801)이 감광막 패턴(1000)과 거의 동일한 모양을 가지도록 패터닝한다.
이어, 도 6에서 보는 바와 같이, 낮은 에너지를 이용한 도핑 공정으로 n형의 불순물을 고농도로 도핑하여 제1 및 제2 접촉구(183, 185)를 통하여 드러난 반도체층(150)의 양단에 소스 영역(153)과 드레인 영역(155)을 형성한다.
이어, 도 7에서 보는 바와 같이, 높은 에너지를 이용한 도핑 공정으로 n형 불순물을 저농도를 도핑하여 제2 절연막(802)으로 가려지지 않은 제1 절연막(801) 하부의 반도체층(150)에 저농도 도핑 영역(LDD)을 형성한 다음, 어닐링을 실시하여 도핑된 불순물을 활성화시킨다.
이때, p형 박막 트랜지스터 영역이 위치하는 경우에는 감광막 패턴(1000)을 사용하여 p형 박막 트랜지스터 영역을 가려 층간 절연막(801, 802)을 남긴 상태에서 도핑 공정을 진행하며, n형 및 p형 박막 트랜지스터의 형성 공정은 순서가 바뀌어도 무방하다.
다음, 도 8a 내지 도 8b에 도시한 바와 같이, 기판(110)의 상부에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이러한 단일막을 포함하며 크롬, 몰리브덴, 몰리브덴 합금, 티타늄 또는 탄탈륨 등과 같이 다른 물질과 접촉 특성이 우수한 도전 물질을 포함하는 다층막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 데이터선(171), 데이터선(171)과 연결되어 게이트 전극(123) 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)은 한쪽 끝에 연결되어 있는 데이터 패드(179) 및소스 전극(173)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175)을 포함하는 데이터 배선을 형성한다.
이어, 도 9a 및 도 9b에서 보는 바와 같이, 낮은 유전율을 가지는 감광성 유기 물질을 적층하여 보호막(803)을 형성한 다음, 사진 공정으로 패터닝하여, 드레인 전극(175)을 드러내는 제5 접촉구(188)를 형성한다. 이때, 보호막(803)의 표면에 요철 패턴도 함께 형성하며, 게이트 패드(125) 및 데이터 패드(179)가 위치하는 패드부에는 유지 물질을 완전히 제거하는 것이 바람직하다.
다음, 도 10a 및 도 10b에서 보는 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(188)을 통하여 드레인 전극(175)과 연결되는 화소 전극의 투명 전극(191)과 접촉 구멍(182, 189)을 통하여 게이트 패드(125) 및 데이터 패드(179)와 각각 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)를 각각 형성한다.
이어, 도 1 및 도 2에서 보는 바와 같이, 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 반사도를 가지는 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(T)를 가지는 반사 전극(192)을 형성하여 화소 전극(190)을 완성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는 게이트 절연막을 적층한 다음 차례로 반도체층을 적층하여 박막 트랜지스터의 채널부로 사용되는 게이트 절연막과 반도체층 사이의 계면이 제조 공정시 외부 환경에 노출되지 않아 박막 트랜지스터의 채널부 특성을 균일하게 확보할 수 있다.또한, 별도의 도핑 마스크 없이 층간 절연막을 이중으로 형성하고 접촉구를 형성할 때 층간 절연막의 측벽을 계단 모양으로 패터닝하여 층간 절연막을 도핑 마스크로 사용함으로써 제조 공정을 단순화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에서는 게이트 절연막을 적층한 다음 비정질 규소층을 적층하고 결정화하여 반도체층을 형성함으로써 반도체층의 채널부가 제조 공정시 외부 환경에 노출되지 않도록 바텀 게이트 방식으로 박막 트랜지스터를 완성함으로써 박막 트랜지스터의 특성을 균일하게 확보할 수 있다. 또한, 층간 절연막을 도핑 마스크로 사용함으로써 제조 공정을 단순화하여 제조 비용을 최소화할 수 있다.

Claims (11)

  1. 기판의 상부에 도전 물질을 적층하고 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층을 다결정 규소층으로 결정화하는 단계,
    상기 다결정 규소층을 패터닝하여 상기 게이트 전극의 상부에 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 층간 절연막을 형성하는 단계,
    상기 층간 절연막을 패터닝하여 상기 게이트 전극 양쪽의 상기 반도체층을 드러내는 제1 및 제2 접촉구를 형성하는 단계,
    상기 제1 및 제2 접촉구를 통하여 드러난 상기 반도체층에 불순물을 고농도로 도핑하여 소스 및 드레인 영역을 형성하는 단계
    상기 층간 절연막의 상부에 도전 물질을 적층하고 패터닝하여 데이터선, 상기 소스 영역과 상기 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  2. 제1항에서,
    상기 층간 절연막 형성 단계는 제1 절연막과 제2 절연막을 차례로 적층하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  3. 제2항에서,
    상기 제1 및 제2 접촉구를 정의하는 상기 층간 절연막의 측벽은 상기 제2 절연막 밖으로 상기 제1 절연막이 드러나도록 계단 모양으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  4. 제4항에서,
    상기 제2 절연막을 도핑 마스크로 사용하여 상기 반도체층에 불순물을 저농도로 도핑하여 상기 소스 및 드레인 영역 사이에 저농도 도핑 영역을 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  5. 제1항에서,
    상기 게이트 절연막은 제1 및 제2 게이트 절연막으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제5항에서,
    상기 반도체층을 패터닝할 때 상기 제1 또는 제2 게이트 절연막 중 상부에위치하는 상기 게이트 절연막도 식각하는 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 절연 기판 위에 형성되어 있으며, 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 다결정 규소로 이루어져 있으며 양단에 불순물이 고농도로 도핑되어 있는 소스 및 드레인 영역을 가지는 반도체층,
    상기 반도체층을 덮고 있으며 상기 소스 및 드레인 영역을 드러내는 제1 및 제2 접촉구를 가지는 층간 절연막,
    상기 층간 절연막 상부에 형성되어 있으며, 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 제1 접촉구를 통하여 상기 소스 영역에 연결된 소스 전극 및 상기 소스 전극과 분리되어 있으며 상기 제2 접촉구를 통하여 상기 드레인 영역에 연결된 드레인 전극을 포함하는 데이터 배선,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 어레이 기판.
  8. 제7항에서,
    상기 게이트 절연막은 상기 반도체층과 동일한 모양으로 패터닝된 제1 게이트 절연막과 상기 제1 게이트 절연막 하부에 전면적으로 형성되어 있는 제2 게이트절연막을 포함하는 박막 트랜지스터 어레이 기판.
  9. 제7항에서,
    상기 층간 절연막은 제1 절연막과 상기 제1 절연막 상부에 형성되어 있는 제2 절연막을 포함하는 박막 트랜지스터 어레이 기판.
  10. 제9항에서,
    상기 제1 및 제2 접촉구를 정의하는 상기 층간 절연막의 측벽은 상기 제2 층간 절연막 밖으로 상기 제1 절연막이 드러나 계단 모양으로 형성되어 있는 박막 트랜지스터 어레이 기판.
  11. 제10항에서,
    상기 제2 절연막으로 가리지 않는 상기 제1 절연막 하부의 상기 반도체층에는 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역이 형성되어 있는 박막 트랜지스터 어레이 기판.
KR1020020033661A 2002-06-17 2002-06-17 박막 트랜지스터 어레이 기판 및 그의 제조 방법 KR20030096675A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020033661A KR20030096675A (ko) 2002-06-17 2002-06-17 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033661A KR20030096675A (ko) 2002-06-17 2002-06-17 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20030096675A true KR20030096675A (ko) 2003-12-31

Family

ID=32387286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033661A KR20030096675A (ko) 2002-06-17 2002-06-17 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20030096675A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064755B2 (en) 2011-11-14 2015-06-23 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064755B2 (en) 2011-11-14 2015-06-23 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101240652B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
US7205570B2 (en) Thin film transistor array panel
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
US8143116B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100870016B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101061844B1 (ko) 박막 표시판의 제조 방법
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
KR101518851B1 (ko) 어레이 기판의 제조방법
JP2005534959A (ja) 薄膜トランジスタアレイ基板
KR20030096675A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP3206597B2 (ja) アクティブマトリクス基板
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100848104B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100859523B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR100878230B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination