KR20030088642A - Apparatus for receiving a semiconductor package - Google Patents
Apparatus for receiving a semiconductor package Download PDFInfo
- Publication number
- KR20030088642A KR20030088642A KR1020020026462A KR20020026462A KR20030088642A KR 20030088642 A KR20030088642 A KR 20030088642A KR 1020020026462 A KR1020020026462 A KR 1020020026462A KR 20020026462 A KR20020026462 A KR 20020026462A KR 20030088642 A KR20030088642 A KR 20030088642A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- semiconductor
- guide
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Abstract
Description
본 발명은 반도체 패키지(semiconductor package)를 수납하기 위한 장치에 관한 것이다. 보다 상세하게는, 반도체 패키지의 검사를 위한 테스트 핸들러(test handler)에 구비되는 반도체 패키지 수납 장치에 관한 것이다.The present invention relates to an apparatus for receiving a semiconductor package. More specifically, the present invention relates to a semiconductor package accommodating device provided in a test handler for inspecting a semiconductor package.
최근, 반도체 장치의 제조 기술은 소비자의 다양한 욕구를 충족시키기 위해 집적도, 신뢰도, 응답속도 등을 향상시키는 방향으로 발전하고 있다. 일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 소정의 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성하는 팹(Fab) 공정, 패턴이 형성된 각각의 다이(die)를 전기적으로 검사하는 프로브 테스트(prove test) 공정, 각각의 다이를 컷팅(cutting)하는 컷팅 공정, 컷팅 공정에 의해 각각의 다이로 분할된 반도체 기판에 금 혹은 알루미늄 선을 용접하는 본딩(bonding) 공정, 본딩 공정이 종료된 반조체 기판을 세라믹 혹은 플라스틱으로 봉인하는 패키징 공정을 통해 제조된다.Recently, the manufacturing technology of semiconductor devices has been developed to improve the degree of integration, reliability, response speed, etc. in order to meet various needs of consumers. In general, a semiconductor device forms a predetermined film on a silicon wafer used as a semiconductor substrate, and fabricates a film in a pattern having electrical properties, and electrically inspects each die on which the pattern is formed. A probe test process, a cutting process of cutting each die, a bonding process of welding gold or aluminum wires to a semiconductor substrate divided into respective dies by a cutting process, and a bonding process The finished semifinished substrate is manufactured by a packaging process of sealing with ceramic or plastic.
상기 패키징 공정이 종료된 반도체 패키지는 신뢰성을 확인하기 위하여 출하 전에 각종 검사를 실시한다. 상기 검사 공정을 백-엔드 공정(back-end)이라고도 한다. 상기 검사는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 검사와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사 신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결합 발생 여부를 체크하는 번인 테스트(burn-in test)가 있다. 이때,반도체 패키지의 전기적 특성 검사 공정은 검사 장치의 포켓(pocket)에 반도체 패키지가 삽입된 상태에서 검사 신호가 인가되어 진행된다.After the packaging process is completed, the semiconductor package is subjected to various inspections before shipment to confirm reliability. This inspection process is also called a back-end process. The inspection is performed by connecting all the input / output terminals of the semiconductor package with the test signal generating circuit to check the normal operation and disconnection, and by connecting some input / output terminals such as the power input terminal of the semiconductor package with the test signal generating circuit for normal operating conditions. There is a burn-in test that checks the lifetime and bonding of semiconductor packages by applying stress at higher temperatures, voltages and currents. In this case, the process of inspecting the electrical properties of the semiconductor package is performed by applying a test signal while the semiconductor package is inserted into a pocket of the test apparatus.
상기 반도체 패키지의 검사 장치에 대한 일 예로서, 미합중국 특허 제6,184,675호(issued to Bannai)에는 다수개의 반도체 장치를 검사 장치로 이송하기 위한 트레이(tray)를 구비하는 수평 이송 테스트 핸들러가 개시되어 있고, 미합중국 특허 제5,909,657호(issued to Onishi, et al.)에는 반도체 장치를 검사하기 위한 테스트 색션(test section)으로 반도체 장치를 로딩하기 위한 테스트 트레이를 구비하는 반도체 장치 검사 장치가 개시되어 있다.As an example of an inspection apparatus for the semiconductor package, US Patent No. 6,184,675 (issued to Bannai) discloses a horizontal transfer test handler having a tray for transferring a plurality of semiconductor devices to the inspection apparatus, U.S. Patent No. 5,909,657 (issued to Onishi, et al.) Discloses a semiconductor device inspection apparatus having a test tray for loading a semiconductor device into a test section for inspecting the semiconductor device.
일반적으로, 반도체 패키지는 소정의 수납 장치에 수납되어 검사 장치로 이송된다. 상기 수납 장치는 통상적으로 반도체 패키지가 수납되는 테스트 트레이와 이송 로봇에 의해 캐리어(carrier)로부터 반도체 패키지를 예비 정렬하는 예비 정렬부를 포함한다. 예비 정렬부는 일반적으로 프리사이저(preciser)로 불리워지며, 반도체 패키지의 위치를 정렬한다.In general, the semiconductor package is accommodated in a predetermined storage device and transferred to the inspection device. The accommodating device typically includes a test tray in which the semiconductor package is accommodated and a preliminary alignment portion for pre-aligning the semiconductor package from a carrier by a transfer robot. The preliminary alignment is generally called a preciser and aligns the position of the semiconductor package.
도 1은 종래의 반도체 패키지 수납 장치를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시한 Ⅱ-Ⅱ에 따라 절개한 프리사이저의 단면도이다.1 is a schematic configuration diagram illustrating a conventional semiconductor package storage device, and FIG. 2 is a cross-sectional view of a presizer cut in accordance with II-II shown in FIG. 1.
도 1 및 도 2를 참조하면, 반도체 패키지 수납 장치(100)는 다수개의 포켓(112)이 형성된 플레이트 형상을 갖는 테스트 트레이(110)와 프리사이저(120)를 포함한다. 도시되지는 않았으나, 포켓(112)의 내부에는 수납된 반도체 패키지(10)를 고정시키기 위해 래치(latch)가 구비된다. 이송 로봇(미도시)에 의해 이송되는 반도체 패키지(10)는 프리사이저(120)에 안착되고, 프리사이저(120)에 의해 예비 정렬된다. 반도체 패키지(10)가 캐리어로부터 직접 테스트 트레이(110)로 이송되어 안착될 경우, 반도체 패키지(10)의 수납 위치가 정렬되지 않은 상태이므로 수납 불량이 발생되며, 이로 인해 반도체 패키지(10)가 파손되는 문제점이 발생된다. 따라서, 프리사이저(120)에서 예비 정렬이 수행된 후 테스트 트레이(110)로 이송된다.1 and 2, the semiconductor package accommodating apparatus 100 includes a test tray 110 and a presizer 120 having a plate shape in which a plurality of pockets 112 are formed. Although not shown, a latch is provided in the pocket 112 to fix the semiconductor package 10 accommodated therein. The semiconductor package 10 transferred by a transfer robot (not shown) is seated on the presizer 120 and is preliminarily aligned by the presizer 120. When the semiconductor package 10 is transferred to the test tray 110 directly from the carrier and seated, the storage position of the semiconductor package 10 is not aligned, and thus, a storage failure occurs, and thus the semiconductor package 10 is damaged. The problem arises. Therefore, the preliminary alignment is performed in the presizer 120 and then transferred to the test tray 110.
프리사이저(120)의 상부면에는 다수개의 반도체 패키지(10)의 예비 정렬을 위한 다수개의 홈(122)이 형성되어 있다. 홈(122)의 내측면(122a)은 하방으로 테이퍼진 형상을 갖는다. 즉, 홈(122b)의 바닥은 반도체 패키지(10)의 정확한 정렬 위치가 되며, 이송 로봇에 의해 이송된 반도체 패키지(10)는 홈(122)의 경사진 내측면(122a)을 따라 정확한 정렬 위치로 이동된다.A plurality of grooves 122 for preliminary alignment of the plurality of semiconductor packages 10 are formed on the upper surface of the presizer 120. The inner side surface 122a of the groove 122 has a tapered downward shape. That is, the bottom of the groove 122b becomes the correct alignment position of the semiconductor package 10, and the semiconductor package 10 transferred by the transfer robot is positioned along the inclined inner surface 122a of the groove 122. Is moved to.
상기와 같이 캐리어에 수납된 반도체 패키지들은 이송 로봇에 의해 프리사이저로 이송되고, 프리사이저에서 예비 정렬된 반도체 패키지들은 다시 이송 로봇에 의해 테스트 트레이로 이송된다. 상기와 같이 프리사이저를 통한 예비 정렬은 캐리어로부터 테스트 트레이로 반도체 패키지를 이송하는 시간을 증가시키는 요인으로 작용되며, 상기와 같은 시간 증가는 반도체 패키지 검사 공정의 진행 시간을 증가시키는 문제점을 발생시킨다.As described above, the semiconductor packages stored in the carrier are transferred to the presizer by the transfer robot, and the semiconductor packages pre-aligned in the presizer are transferred to the test tray by the transfer robot again. As described above, the preliminary alignment through the presizer serves to increase the time for transferring the semiconductor package from the carrier to the test tray, and the increase in time causes a problem of increasing the running time of the semiconductor package inspection process. .
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 패키지들의 수납 위치를 정렬하는 가이드를 구비하는 반도체 패키지 수납 장치를 제공하는데 있다.An object of the present invention for solving the above problems is to provide a semiconductor package storage device having a guide for aligning the storage position of the semiconductor packages.
도 1은 종래의 반도체 패키지 수납 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic configuration diagram illustrating a conventional semiconductor package accommodating device.
도 2는 도 1에 도시한 Ⅱ-Ⅱ에 따라 절개한 프리사이저의 단면도이다.FIG. 2 is a cross-sectional view of the presizer cut in accordance with II-II shown in FIG. 1.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 수납 장치를 설명하기 위한 개략적인 구성도이다.3 is a schematic diagram illustrating a semiconductor package accommodating device according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시한 반도체 패키지 수납 장치를 나타내는 평면도이다.4 is a plan view of the semiconductor package storage device illustrated in FIG. 3.
도 5는 도 3에 도시된 가이드의 다른 예를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing another example of the guide illustrated in FIG. 3.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 반도체 패키지200 : 반도체 패키지 수납 장치10: semiconductor package 200: semiconductor package storage device
210 : 본체212 : 포켓210: body 212: pocket
214 : 핸들링부220 : 가이드214: handling unit 220: guide
222 : 안내공230 : 이송 로봇222: guide ball 230: transfer robot
232 : 암232: cancer
상기 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,
플레이트 형상을 갖고, 상면에 반도체 패키지를 수납하기 위한 포켓(pocket)이 형성되어 있는 본체와,A main body having a plate shape and formed with a pocket for storing a semiconductor package on an upper surface thereof;
상기 포켓의 상부에 구비되고, 상기 반도체 패키지가 상기 포켓에 수납될 때 수납 위치를 정렬하기 위한 가이드를 포함하는 것을 특징으로 하는 반도체 패키지 수납 장치를 제공한다.The semiconductor package accommodating device is provided above the pocket, and includes a guide for aligning a storage position when the semiconductor package is accommodated in the pocket.
이하, 본 발명을 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail.
반도체 패키지는 이송 로봇에 의해 진공 흡착되어 반도체 패키지를 수납하는 캐리어로부터 반도체 패키지 수납 장치로 이송된다. 반도체 패키지 수납 장치는 반도체 패키지들을 테스트하기 위해 테스트 챔버로 이송되며, 테스트 챔버에서는 반도체 패키지에 대하여 전기적 특성 테스트 및 번인 테스트가 수행된다. 이송 로봇에 의해 캐리어로부터 상기 수납 장치로 이송되어 상기 포켓에 안착될 때, 반도체 패키지들은 각각 가이드들을 통해 안착되므로, 별도의 정렬 단계를 거치지 않아도 된다.The semiconductor package is vacuum-adsorbed by the transfer robot to be transferred from the carrier which houses the semiconductor package to the semiconductor package storage device. The semiconductor package receiving device is transferred to a test chamber for testing the semiconductor packages, in which electrical characteristics tests and burn-in tests are performed on the semiconductor packages. When the package is transferred from the carrier to the receiving device by the transfer robot and seated in the pocket, the semiconductor packages are respectively seated through the guides, and thus no separate alignment step is required.
상기 포켓의 상부에 구비되는 가이드는 사각 형상을 갖고, 중앙 부위에는 반도체 패키지의 정렬을 위한 안내공이 형성되어 있다. 안내공은 반도체 패키지의 정렬을 위해 상부에서 하부로 테이퍼진 내측벽을 갖는다. 따라서, 이송 로봇에 의해 포켓에 안착되는 반도체 패키지는 상기 테이퍼진 안내공을 통해 안착되므로, 정확한 수납 위치에 정렬되어 안착된다.The guide provided in the upper portion of the pocket has a rectangular shape, the guide hole for the alignment of the semiconductor package is formed in the center portion. The guide hole has an inner wall tapered from top to bottom for alignment of the semiconductor package. Therefore, the semiconductor package seated in the pocket by the transfer robot is seated through the tapered guide hole, so that the semiconductor package is aligned and seated in the correct storage position.
반도체 패키지들은 가이드들의 안내공들을 통해 수납 위치가 정렬된 상태에서 본체의 포켓들에 각각 수납되므로, 반도체 패키지들의 수납 위치를 정렬하기 위한 별도의 장치가 불필요하며, 이에 따른 시간적 손실이 방지된다.Since the semiconductor packages are each received in the pockets of the main body with the storage positions aligned through the guide holes of the guides, a separate device for aligning the storage positions of the semiconductor packages is unnecessary, thereby preventing time loss.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 수납 장치를 설명하기 위한 개략적인 구성도이고, 도 4는 도 3에 도시한 반도체 패키지 수납 장치를 나타내는 평면도이다.FIG. 3 is a schematic diagram illustrating a semiconductor package accommodation device according to an exemplary embodiment of the present invention, and FIG. 4 is a plan view illustrating the semiconductor package accommodation device illustrated in FIG. 3.
도 3 및 도 4를 참조하면, 도시된 반도체 패키지 수납 장치(200)는 플레이트 형상을 갖고, 상면에 다수개의 반도체 패키지(10)를 수납하기 위한 다수개의 포켓(212, pocket)이 형성되어 있는 본체(210)와, 포켓(212)들의 상부에 각각 구비되고 반도체 패키지(10)가 포켓(212)에 수납될 때 수납 위치를 정렬하기 위한 다수개의 가이드(220)를 구비한다. 가이드(220)의 중앙 부위에는 반도체 패키지(10)의 수납 위치를 정렬하기 위한 사각 형상의 안내공(222)이 형성되어 있다.3 and 4, the illustrated semiconductor package accommodating apparatus 200 has a plate shape, and a main body in which a plurality of pockets 212 are formed on the upper surface for accommodating a plurality of semiconductor packages 10. 210 and a plurality of guides 220 respectively provided on the tops of the pockets 212 and for aligning the storage positions when the semiconductor package 10 is received in the pockets 212. In the center portion of the guide 220, a rectangular guide hole 222 is formed to align the storage position of the semiconductor package 10.
본체(210)의 일측에는 반도체 패키지 수납 장치(200)를 파지하기 위한 핸들링부(214)가 형성되어 있다. 이에 따라, 작업자 또는 이송 로봇(230) 등은 핸들링부(214)를 파지하고, 상기 파지에 의해 반도체 패키지 수납 장치(200)를 핸들링하게 된다. 핸들링부(214)는 안정적인 핸들링을 위하여 본체(210)의 양측에 설치되는 것이 바람직하다.One side of the main body 210 is formed with a handling unit 214 for holding the semiconductor package accommodating device 200. Accordingly, the worker or the transfer robot 230 grips the handling unit 214, and handles the semiconductor package storage device 200 by the grip. The handling unit 214 is preferably installed on both sides of the main body 210 for stable handling.
도시된 바에 따르면, 포켓(212)들과 가이드(220)들은 매트릭스 형태로 배열되며, 6행 × 3열의 배열을 갖고 있으나, 실제로, 포켓(212)들과 가이드(220)들은 16행 × 8열의 배열을 갖고 128개의 반도체 패키지(10)들을 수납한다. 그러나, 검사 장치의 구성, 반도체 패키지(10)의 종류 등에 따라 포켓(212)들과 가이드(220)들의 배열은 다양하게 변경될 수 있다. 예를 들면, 64개의 반도체 패키지(10)들을 수납할 수 있도록 구성될 수도 있다. 상기와 같은 반도체 패키지 수납 장치(200)는 통상적으로 테스트 트레이라 불리운다.As shown, the pockets 212 and guides 220 are arranged in a matrix and have an array of six rows by three columns, but in practice, the pockets 212 and guides 220 are sixteen rows by eight columns. It has an arrangement and houses 128 semiconductor packages 10. However, the arrangement of the pockets 212 and the guides 220 may be variously changed according to the configuration of the inspection apparatus, the type of the semiconductor package 10, and the like. For example, it may be configured to accommodate 64 semiconductor packages 10. The semiconductor package accommodating device 200 as described above is commonly referred to as a test tray.
이송 로봇(230)은 회전 운동, 수평 운동 및 수직 운동이 가능하도록 구비되며, 캐리어(미도시)에 수납된 반도체 패키지(10)들을 본체(210)에 형성된 포켓(212)으로 이송한다. 이때, 이송 로봇(230)은 한번에 다수개의 반도체 패키지(230)들을 동시에 이송하도록 다수개의 암(232, arm)을 구비한다. 암(232)의 내부에는 반도체 패키지(10)를 흡착하기 위한 진공이 제공되는 진공 라인(미도시)이 형성되어 있다.The transfer robot 230 is provided to enable rotational movement, horizontal movement, and vertical movement, and transfers the semiconductor packages 10 accommodated in the carrier (not shown) to the pocket 212 formed in the main body 210. At this time, the transfer robot 230 includes a plurality of arms 232 to simultaneously transfer the plurality of semiconductor packages 230 at a time. A vacuum line (not shown) is provided inside the arm 232 to provide a vacuum for absorbing the semiconductor package 10.
포켓(212)의 내부에는 도시되지는 않았으나, 반도체 패키지(10)를 고정시키기 위한 래치가 각각 구비되어 있고, 가이드(220)는 포켓(212)의 상부에 구비된다. 가이드(220)는 각각 사각 형상을 갖고 본체(210)의 상부면으로부터 돌출되어 형성된다. 가이드(220)의 중앙 부위를 관통하는 안내공(222)은 사각 형상을 갖고, 안내공(222)의 내측면(222a)은 하방으로 테이퍼지도록 형성된다. 즉, 가이드(222)에 형성된 안내공(222)은 반도체 패키지(10)의 수납 위치와 대응되며, 안내공(222)을 통해 포켓(212)으로 로딩되는 반도체 패키지(10)는 항상 일정한 수납 위치에 안착된다.Although not shown in the inside of the pocket 212, a latch for fixing the semiconductor package 10 is provided, respectively, and the guide 220 is provided above the pocket 212. Each guide 220 has a rectangular shape and protrudes from an upper surface of the main body 210. The guide hole 222 penetrating the central portion of the guide 220 has a square shape, and the inner side surface 222a of the guide hole 222 is formed to taper downward. That is, the guide hole 222 formed in the guide 222 corresponds to the storage position of the semiconductor package 10, and the semiconductor package 10 loaded into the pocket 212 through the guide hole 222 always has a constant storage position. Is seated on.
도 5는 도 3에 도시된 가이드의 다른 예를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing another example of the guide illustrated in FIG. 3.
도 5를 참조하면, 플레이트 형상을 갖는 본체(310)의 상부면에는 다수개의 반도체 패키지(10)을 각각 수납하기 위한 다수개의 포켓(312)들이 형성되어 있다. 포켓(312)의 상부에는 반도체 패키지(10)의 수납 위치를 정렬하기 위한 가이드(320)가 형성되어 있다. 가이드(320)의 상부는 본체(310)의 상부명과 동일한 평면상에 위치된다. 즉, 가이드(320)는 포켓(312)의 내부에서 본체(310)의 상부면과 평평하게 형성된다. 가이드(320)의 중앙 부위에는 반도체 패키지(10)를 정렬하기 위한 안내공(322)이 형성되어 있으며, 안내공(322)의 내측벽(322a)은 하방으로 테이퍼진 형상을 갖는다.Referring to FIG. 5, a plurality of pockets 312 are formed on the upper surface of the main body 310 having a plate shape to accommodate the plurality of semiconductor packages 10, respectively. The upper part of the pocket 312 is formed with a guide 320 for aligning the storage position of the semiconductor package 10. The upper part of the guide 320 is located on the same plane as the upper name of the main body 310. That is, the guide 320 is formed flat with the upper surface of the body 310 in the interior of the pocket 312. A guide hole 322 for aligning the semiconductor package 10 is formed at the central portion of the guide 320, and the inner wall 322a of the guide hole 322 has a tapered shape downward.
상기와 같이 이송 로봇에 의해 반도체 패키지들이 테스트 트레이로 이송되어 가이드의 안내공을 통해 수납 위치에 정확하게 안착되면, 테스트 트레이는 이송 레일과 테스트 트레이를 이송하기 위한 실린더와 같은 구동부에 의해 테스트 헤드 챔버로 이송된다. 테스트 헤드 챔버에서는 각각의 반도체 패키지에 전기적 신호를 인가하여 반도체 패키지에 대한 전기적 특성 테스트와 번인 테스트를 수행한다.As described above, when the semiconductor packages are transferred to the test tray by the transfer robot and accurately seated at the receiving position through the guide holes of the guide, the test tray is transferred to the test head chamber by a drive unit such as a cylinder for transferring the transfer rail and the test tray. Transferred. In the test head chamber, an electrical signal is applied to each semiconductor package to perform electrical characteristic tests and burn-in tests on the semiconductor packages.
전기적 특성 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 것을 의미하며, 번인 테스트는 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사 신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결합 발생 여부를 테스트하는 것을 의미한다.The electrical property test means connecting all input / output terminals of the semiconductor package to the test signal generating circuit to test normal operation and disconnection. The burn-in test connects several input / output terminals such as the power input terminal of the semiconductor package to the test signal generating circuit. This is to test the life of the semiconductor package and the occurrence of bonding by applying stress to the temperature, voltage and current higher than the normal operating conditions.
반도체 패키지에 대한 전기적 특성 테스트와 번인 테스트가 종료되면, 반도체 패키지들은 테스트 결과에 따라 분류되어 보관된다.After the electrical characteristics test and burn-in test for the semiconductor package are completed, the semiconductor packages are classified and stored according to the test results.
상기와 같은 본 발명에 따르면, 반도체 패키지들의 검사를 위해 다수개의 반도체 패키지들을 수납하는 반도체 패키지 수납 장치는 다수개의 포켓이 형성된 본체와 상기 포켓들의 상부에 각각 구비되며, 반도체 패키지들의 수납 위치를 정렬하기 위한 다수개의 가이드들을 포함한다.According to the present invention as described above, a semiconductor package accommodating device for accommodating a plurality of semiconductor packages for the inspection of the semiconductor packages is provided on the body and the top of the pockets each of which a plurality of pockets are formed, to arrange the storage position of the semiconductor packages It includes a plurality of guides for.
이송 로봇에 의해 반도체 패키지 캐리어로부터 반도체 패키지 수납 장치로 이송되는 반도체 패키지들은 상기 포켓에 수납될 때, 가이드에 의해 수납 위치가 정렬되므로, 별도의 정렬 단계를 거치지 않아도 된다. 따라서, 종래의 프리사이저와 같은 예비 정렬부가 필요하지 않으며, 프리사이저를 통한 예별 정렬에 소요되는 시간을 단축할 수 있다. 이와 같은 시간 단축은 반도체 패키지의 검사 시간을 단축을 의미하며, 반도체 패키지의 생산성을 향상시킨다.When the semiconductor packages transferred from the semiconductor package carrier to the semiconductor package storage device by the transfer robot are accommodated in the pockets, the storage positions are aligned by the guides, and thus no separate alignment step is required. Therefore, a preliminary alignment unit like a conventional presizer is not required, and the time required for the preliminary alignment through the presizer can be shortened. This shortening of time means shortening the inspection time of the semiconductor package and improves the productivity of the semiconductor package.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026462A KR20030088642A (en) | 2002-05-14 | 2002-05-14 | Apparatus for receiving a semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020026462A KR20030088642A (en) | 2002-05-14 | 2002-05-14 | Apparatus for receiving a semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030088642A true KR20030088642A (en) | 2003-11-20 |
Family
ID=32382715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020026462A KR20030088642A (en) | 2002-05-14 | 2002-05-14 | Apparatus for receiving a semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030088642A (en) |
-
2002
- 2002-05-14 KR KR1020020026462A patent/KR20030088642A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7694246B2 (en) | Test method for yielding a known good die | |
| US6265888B1 (en) | Wafer probe card | |
| US7839139B2 (en) | Pusher block | |
| US5872458A (en) | Method for electrically contacting semiconductor devices in trays and test contactor useful therefor | |
| US7153087B2 (en) | Centering mechanism, centering unit, semiconductor manufacturing apparatus, and centering method | |
| JP2009510396A (en) | Device and method for inspecting individualized dies | |
| JP2000009798A (en) | Ic testing device | |
| US8525538B2 (en) | Apparatus and method for testing a semiconductor device | |
| JPH11287841A (en) | Ic tester | |
| KR20110015272A (en) | Tester and apparatus of testing semiconductor device | |
| KR20180055452A (en) | Apparatus for opening latches of insert assemblies | |
| KR20040049219A (en) | Test kit for semiconductor package and test method thereof | |
| JP2001033518A (en) | Insert for electronic component-testing device | |
| JP2001033519A (en) | Insert for electronic component-testing equipment | |
| JP2006317346A (en) | Probing system and prober | |
| KR20030088642A (en) | Apparatus for receiving a semiconductor package | |
| JP2913344B2 (en) | An inspection device and an inspection method for a semiconductor element. | |
| KR20180021493A (en) | Apparatus for testing semiconductor devices | |
| KR0141453B1 (en) | Manufacturing method of known-good die | |
| US20230105734A1 (en) | Electronic component testing apparatus, socket, and carrier | |
| JPH06180345A (en) | Tray for housing semiconductor device and device and method for testing semiconductor device | |
| KR102287239B1 (en) | Apparatus for testing semiconductor devices | |
| US6968614B2 (en) | Method for positioning an electronic module having a contact column array into a template | |
| KR0169819B1 (en) | Apparatus for fabricating known good die | |
| JPH02272370A (en) | Semiconductor checking device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |