KR20030088513A - 3-dimensional graphic plotting apparatus - Google Patents
3-dimensional graphic plotting apparatus Download PDFInfo
- Publication number
- KR20030088513A KR20030088513A KR10-2003-7014195A KR20037014195A KR20030088513A KR 20030088513 A KR20030088513 A KR 20030088513A KR 20037014195 A KR20037014195 A KR 20037014195A KR 20030088513 A KR20030088513 A KR 20030088513A
- Authority
- KR
- South Korea
- Prior art keywords
- processing unit
- geometry
- data
- processing
- rendering
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
Abstract
클럭 제어부(7)는, 지오메트리 처리부(4)가 출력하는 비지 신호 BSY1과, 렌더링 처리부(5)가 출력하는 비지 신호 BSY2에 기초하여 데이터 처리의 종료를 검지하고, 지오메트리 처리부(4)에 공급하는 클럭 신호 CLK1과 렌더링 처리부(5)에 공급하는 클럭 신호 CLK2를 제어하여, 지오메트리 처리부(4)와 렌더링 처리부(5)를 교대로 동작시킨다.The clock control unit 7 detects the end of the data processing based on the busy signal BSY1 output from the geometry processing unit 4 and the busy signal BSY2 output from the rendering processing unit 5, and supplies it to the geometry processing unit 4. The clock signal CLK1 and the clock signal CLK2 supplied to the rendering processor 5 are controlled to alternately operate the geometry processor 4 and the rendering processor 5.
Description
우선, 3차원 그래픽의 묘화 처리를 설명한다.First, the drawing process of a three-dimensional graphic is demonstrated.
도 1은 3차원 그래픽을 묘화하는 일련의 처리 수순을 도시하는 흐름도이다. 이 처리 수순은, 크게 지오메트리 처리(단계 ST101∼단계 ST103)와 렌더링 처리(단계 ST104∼단계 ST108)의 2개로 크게 구별할 수 있다.1 is a flowchart showing a series of processing procedures for drawing three-dimensional graphics. This processing procedure can be largely divided into two types: geometry processing (steps ST101 to ST103) and rendering processing (steps ST104 to ST108).
지오메트리 처리는, 3차원 신(scene)을 구성하는 폴리곤의 각 정점에 기하학 처리를 실시하여, 2차원 화면의 묘화에 사용하는 정점 데이터를 구하는 처리로, 좌표 변환 처리, 클립핑 처리, 라이팅 처리의 각 처리 단계로 세분화된다. 좌표 변환 처리에서는, 폴리곤을 정의하는 각 정점의 좌표를 시점의 위치나 방향에 맞춰 2차원의 윈도우 좌표계로 변환한다(단계 ST101). 라이팅 처리에서는, 각 정점에 대한 광원으로부터의 거리나 각도에 기초하여, 그 정점의 휘도를 계산한다(단계 ST102). 클립핑 처리는, 표시할 화면 밖에 위치하는 폴리곤을 제거하는 처리를 행한다(단계 ST103).Geometry processing is the process of performing the geometric processing on each vertex of the polygon constituting the three-dimensional scene and obtaining the vertex data used to draw the two-dimensional screen. Subdivided into processing steps. In the coordinate transformation process, the coordinates of each vertex defining the polygon are converted into a two-dimensional window coordinate system in accordance with the position or direction of the viewpoint (step ST101). In the writing process, the brightness of the vertex is calculated based on the distance or angle from the light source with respect to each vertex (step ST102). The clipping process performs a process of removing polygons located outside the screen to be displayed (step ST103).
렌더링 처리는, 지오메트리 처리에서 구한 폴리곤의 정점 데이터로부터 화소데이터를 생성하여 프레임 버퍼에 기입하기까지의 처리로, 셋업 처리, 래스터라이즈 처리, 텍스쳐 맵핑 처리, 픽셀 테스트 처리, 픽셀 블랜딩 처리의 각 처리 단계로 세분화된다. 셋업 처리에서는, 정점 데이터로부터 래스터라이즈 처리에 필요한 증분값 등의 파라미터를 산출한다(단계 ST104). 래스터라이즈 처리에서는, 셋업 처리에서 구해진 파라미터에 따라 소정의 보간을 행하여, 폴리곤에 기초한 화소 데이터를 생성한다(단계 ST105). 텍스쳐 맵핑 처리에서는, 각 화소 데이터에 대하여 대응하는 텍스쳐 이미지의 화소 데이터를 맵핑하는 처리를 행한다(단계 ST106). 픽셀 테스트 처리에서는, 각 화소 데이터의 깊이(depth)를 나타내는 Z값을 대소 비교하는 깊이 테스트나, 알파값을 비교하는 알파 테스트 등을 행하여, 그 화소 데이터를 프레임 버퍼에 기입할지의 여부를 판정한다(단계 ST107). 픽셀 블랜딩 처리에서는, 픽셀 테스트 처리에서 프레임 버퍼에 기입하는 판정을 내린 화소 데이터의 컬러값을, 사전에 프레임 버퍼에 기입되어 있는 컬러값과 블랜딩하여 프레임 버퍼에 기입한다(단계 ST108). 이와 같이 하여 렌더링 처리가 행해진 후, 프레임 버퍼에 기입된 화소 데이터를 입력받은 표시 장치에서 묘화 표시가 행해진다.The rendering process is the process of generating pixel data from the vertex data of the polygon obtained by the geometry process and writing it to the frame buffer, and each processing step of the setup process, rasterization process, texture mapping process, pixel test process, and pixel blending process Broken down into. In the setup process, parameters such as increment values required for the rasterization process are calculated from the vertex data (step ST104). In the rasterization process, predetermined interpolation is performed in accordance with the parameters obtained in the setup process to generate pixel data based on polygons (step ST105). In the texture mapping process, a process of mapping pixel data of a corresponding texture image to each pixel data is performed (step ST106). In the pixel test process, a depth test for comparing the Z values representing the depths of the pixel data with each other, an alpha test for comparing the alpha values, and the like are performed to determine whether to write the pixel data into the frame buffer. (Step ST107). In the pixel blending process, the color value of the pixel data which has been determined to be written in the frame buffer in the pixel test process is blended with the color value previously written in the frame buffer and written in the frame buffer (step ST108). After the rendering process is performed in this manner, drawing display is performed on the display device which receives the pixel data written in the frame buffer.
3차원 그래픽 묘화 처리에 대하여, 예를 들면 Tomas Moller, Eric Haines 공저 「Real-Time Rendering」(pp.7-pp.21)에 개시된 파이프라인 처리에 의해 고속화를 도모하는 기술이 공지로 되어 있다.As for the three-dimensional graphic drawing processing, a technique for speeding up by the pipeline processing disclosed in "Real-Time Rendering" (pp. 7-pp. 21) by Tomas Moller and Eric Haines, for example, is known.
도 2는 종래의 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도이다. 도면에서, 참조 부호 1은 3차원 그래픽 묘화 장치, 참조 부호 2는 3차원 그래픽 묘화 장치(1)가 외부의 호스트 CPU(15)와의 데이터 송수신에 이용하는 호스트 인터페이스, 참조 부호 3은 묘화하는 3차원 신(scene)의 데이터를 기억하는 3차원 데이터 기억부, 참조 부호 4는 지오메트리 처리를 행하는 지오메트리 처리부, 참조 부호 5는 렌더링 처리를 행하는 렌더링 처리부, 참조 부호 6은 화소 데이터를 기억하는 프레임 버퍼, 참조 부호 15는 3차원 그래픽 묘화 장치(1)에 접속된 호스트 CPU이다. 참조 부호 16은 3차원 그래픽 장치(1)에 접속되며, 프레임 버퍼(6)로부터 출력된 화소 데이터에 기초하여 3차원 그래픽을 표시하는 표시 장치이다.2 is a block diagram showing the configuration of a conventional three-dimensional graphic drawing apparatus. In the drawing, reference numeral 1 denotes a three-dimensional graphic drawing apparatus, reference numeral 2 denotes a host interface used by the three-dimensional graphic rendering apparatus 1 for data transmission and reception with an external host CPU 15, and reference numeral 3 denotes a three-dimensional scene a three-dimensional data storage for storing data of the scene, reference numeral 4 denotes a geometry processor for performing geometry processing, reference numeral 5 denotes a rendering processor for rendering processing, reference numeral 6 denotes a frame buffer for storing pixel data, and reference numerals 15 is a host CPU connected to the three-dimensional graphic drawing apparatus 1. Reference numeral 16 is a display device connected to the three-dimensional graphics device 1 and displaying three-dimensional graphics based on pixel data output from the frame buffer 6.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
3차원 그래픽 묘화 처리를 개시할 때에는, 호스트 CPU(15)의 제어에 기초하여 3차원 데이터 기억부(3)에 3차원 신을 표현하는 모든 폴리곤의 데이터가 설정되며, 지오메트리 처리부(4)가 기동된다. 지오메트리 처리부(4)는 3차원 데이터 기억부(3)에 기억된 데이터를 판독하여, 지오메트리 처리를 행하여 해당 처리 결과의 정점 데이터를 렌더링 처리부(5)로 출력한다. 렌더링 처리부(5)는 지오메트리 처리부(4)로부터 출력된 정점 데이터에 렌더링 처리를 행하여, 생성한 화소 데이터를 프레임 버퍼(6)에 기입한다. 렌더링 처리부(5)가 렌더링 처리를 개시하면, 지오메트리 처리부(4)는 다음의 폴리곤의 처리를 개시하는 것과 같이, 지오메트리 처리부(4)와 렌더링 처리부(5)는 파이프라인 동작을 행한다. 또한, 지오메트리 처리부(4), 렌더링 처리부(5)도 각각 내부에서 파이프라인 동작에 의해 각 처리를 행한다. 3차원 신을 구성하는 모든 폴리곤의 묘화 처리가 종료되면, 프레임 버퍼(6)에 기입한 화소 데이터를 표시 장치(16)로 전송하여, 화면 표시를 행한다.At the start of the three-dimensional graphics drawing process, data of all polygons representing three-dimensional scenes is set in the three-dimensional data storage unit 3 under the control of the host CPU 15, and the geometry processing unit 4 is started. . The geometry processing unit 4 reads the data stored in the three-dimensional data storage unit 3, performs geometry processing, and outputs the vertex data of the processing result to the rendering processing unit 5. The rendering processor 5 renders the vertex data output from the geometry processor 4 and writes the generated pixel data into the frame buffer 6. When the rendering processing unit 5 starts rendering processing, the geometry processing unit 4 and the rendering processing unit 5 perform a pipeline operation, as the geometry processing unit 4 starts processing the next polygon. In addition, the geometry processing unit 4 and the rendering processing unit 5 each perform processing by pipeline operation inside. When the drawing processing of all the polygons constituting the three-dimensional scene is finished, the pixel data written in the frame buffer 6 is transferred to the display device 16 to perform screen display.
이상과 같이, 종래의 3차원 그래픽 묘화 장치는 파이프라인 동작에 의해 고속 그래픽 처리를 행하도록 구성되어 있으므로, 휴대 기기와 같이 소비 전력을 저감시킬 필요가 있을 때에는, 예를 들면, 그래픽 처리를 행하지 않는 동안에는, 해당 장치를 구성하는 각 처리부에 클럭 신호의 공급을 정지하여 소비 전력을 억제하는 방법이 이용되고 있었다. 이 방법을 이용하면 3차원 그래픽 묘화 장치가 동작하고 있지 않는 동안에는 소비 전력을 삭감할 수 있지만, 3차원 그래픽 묘화 장치가 동작하고 있을 때에는, 해당 장치를 구성하는 모든 처리부에 클럭 신호가 공급되어, 실제로는 대기 중인 처리부도 동작 상태로 되므로 소비 전력을 저감할 수 없다고 하는 과제가 있었다.As mentioned above, since the conventional three-dimensional graphic drawing apparatus is comprised so that a high speed graphic process may be performed by pipeline operation | movement, when it is necessary to reduce power consumption like a portable apparatus, it will not perform a graphic process, for example. In the meantime, a method of suppressing power consumption by stopping the supply of a clock signal to each processing unit constituting the apparatus has been used. This method can reduce power consumption while the 3D graphic drawing device is not operating. However, when the 3D graphic drawing device is in operation, clock signals are supplied to all processing units constituting the device. There is a problem that the standby processing unit also becomes an operating state, so that power consumption cannot be reduced.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 클럭 신호를 제어함으로써 저소비 전력으로 동작하는 3차원 그래픽 묘화 장치를 얻는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to obtain a three-dimensional graphic drawing apparatus that operates at low power consumption by controlling a clock signal.
<발명의 개시><Start of invention>
본 발명에 따른 3차원 그래픽 묘화 장치는, 지오메트리 처리부 및 렌더링 처리부에 공급하는 클럭 신호에 의해 지오메트리 처리부와 렌더링 처리부와의 동작을 제어하는 클럭 제어부를 포함한 것이다.The three-dimensional graphic drawing apparatus according to the present invention includes a clock control unit that controls the operations of the geometry processing unit and the rendering processing unit by clock signals supplied to the geometry processing unit and the rendering processing unit.
이에 의해, 모든 처리부에 동시에 클럭이 공급되지 않도록 제어함으로써, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing the power consumption during operation by controlling not to supply the clocks to all the processing units at the same time.
본 발명에 따른 3차원 그래픽 묘화 장치는, 지오메트리 처리부가 지오메트리 처리를 행하는 동안 비지 신호를 출력하고, 렌더링 처리부가 렌더링 처리를 행하는 동안 비지 신호를 출력하며, 클럭 제어부가 지오메트리 처리부로부터 출력된 비지신호와 렌더링 처리부로부터 출력된 비지 신호를 이용하여 지오메트리 처리부와 렌더링 처리부를 교대로 동작시키도록 클럭 신호를 공급하는 것이다.According to the present invention, a three-dimensional graphic drawing apparatus includes a busy signal while a geometry processor performs geometry processing, a busy signal while a rendering processor performs rendering processing, and a clock control unit outputs a busy signal and a busy signal outputted from the geometry processor. The clock signal is supplied to alternately operate the geometry processor and the render processor by using the busy signal output from the render processor.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 지오메트리 처리부가 하나의 폴리곤분의 3차원 데이터를 입력받아 지오메트리 처리를 행함과 함께 비지 신호를 출력하고, 렌더링 처리부가 지오메트리 처리부로부터 출력된 하나의 폴리곤분의 정점 데이터에 셋업 처리를 행함과 함께 비지 신호를 출력하는 셋업 처리부와, 셋업 처리부로부터 출력된 데이터에 래스터라이즈 처리 및 픽셀 처리를 행하여 화소 데이터를 구함과 함께 비지 신호를 출력하는 픽셀 처리부를 포함하고, 클럭 제어부가 지오메트리 처리부로부터 출력된 비지 신호와 셋업 처리부로부터 출력된 비지 신호와 픽셀 처리부로부터 출력된 비지 신호에 기초하여, 지오메트리 처리부와 셋업 처리부와 픽셀 처리부를 순차 동작시키도록 클럭 신호를 공급하는 것이다.In the three-dimensional graphic drawing apparatus according to the present invention, the geometry processing unit receives three-dimensional data of one polygon and performs geometry processing and outputs a busy signal, and the rendering processing unit outputs one polygon portion output from the geometry processing unit. A setup processing unit which performs setup processing on the vertex data and outputs a busy signal, and a pixel processing unit which performs rasterization processing and pixel processing on the data output from the setup processing unit to obtain pixel data and outputs a busy signal, The clock controller supplies a clock signal to sequentially operate the geometry processor, the setup processor, and the pixel processor based on the busy signal output from the geometry processor, the busy signal output from the setup processor, and the busy signal output from the pixel processor.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 셋업 처리부가 셋업 처리 중인 데이터가 묘화에 필요한지의 여부를 판단하여 해당 판단 결과를 나타내는 신호를 클럭 제어부로 출력하고, 클럭 제어부가 셋업 처리부로부터 출력된 판단 결과를 나타내는 신호에 기초하여 지오메트리 처리부 혹은 픽셀 처리부를 동작시키도록 클럭 신호를 공급하는 것이다.In the three-dimensional graphic drawing apparatus according to the present invention, the setup processor determines whether the data being set up is required for drawing, outputs a signal indicating the determination result to the clock controller, and the clock controller outputs the signal from the setup processor. The clock signal is supplied to operate the geometry processor or the pixel processor based on a signal indicating.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 지오메트리 처리부가, 입력된 3차원 데이터의 좌표 변환 처리를 행함과 함께 비지 신호를 출력하는 좌표 변환 처리부와, 좌표 변환 처리부로부터 출력된 데이터에 라이팅 처리를 행함과 함께 비지 신호를 출력하는 라이팅 처리부와, 라이팅 처리부로부터 출력된 데이터에 클립핑 처리를 행하여 정점 데이터를 생성함과 함께 비지 신호를 출력하는 클립핑 처리부를 포함하고, 렌더링 처리부가 렌더링 처리 동안 비지 신호를 출력하고, 클럭 제어부가 좌표 변환 처리부로부터 출력된 비지 신호와 라이팅 처리부로부터 출력된 비지 신호와 클립핑 처리부로부터 출력된 비지 신호와 렌더링 처리부로부터 출력된 비지 신호에 기초하여, 좌표 변환 처리부와 라이팅 처리부와 클립핑 처리부와 렌더링 처리부를 순차 동작시키도록 클럭 신호를 공급하는 것이다.In the three-dimensional graphic drawing apparatus according to the present invention, a geometry processing unit performs coordinate transformation processing of input three-dimensional data and outputs a busy signal, and performs writing processing on data output from the coordinate transformation processing unit. And a writing processor for outputting a busy signal, and a clipping processor for generating vertex data by performing clipping processing on the data output from the writing processor, and outputting a busy signal, wherein the rendering processor outputs the busy signal during the rendering process. And a clock control unit based on the busy signal output from the coordinate conversion processing unit, the busy signal output from the lighting processing unit, the busy signal output from the clipping processing unit, and the busy signal output from the rendering processing unit. And render processing sequentially To supply the clock signal to.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 클립핑 처리부가 입력된 데이터의 폴리곤이 묘화에 필요한지의 여부를 판단하여 해당 판단 결과를 나타내는 신호를 클럭 제어부로 출력하고, 클럭 제어부가 클립핑 처리부로부터 출력된 판단 결과를 나타내는 신호에 기초하여 렌더링 처리부 혹은 좌표 변환 처리부에 클럭 신호를 공급하는 것이다.According to the present invention, the 3D graphic drawing apparatus determines whether a polygon of the input data is needed for drawing, outputs a signal indicating the result of the determination to the clock controller, and determines that the clock controller is output from the clipping processor. The clock signal is supplied to the rendering processing unit or the coordinate transformation processing unit based on the signal representing the result.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 클립핑 처리부가, 입력된 데이터의 폴리곤이 묘화에 필요한지의 여부를 판단하고, 해당 판단 결과에 기초하여 폴리곤을 복수로 분할하여 순차 클립핑 처리를 행함과 함께, 분할된 폴리곤을 모두 렌더링 처리부로 출력할 때까지 비지 신호를 클럭 제어부로 출력하며, 클럭 제어부가, 클립핑 처리부로부터 출력된 비지 신호에 기초하여 분할된 폴리곤에 순차 클립핑 처리와 렌더링 처리가 행해지도록 클립핑 처리부 및 렌더링 처리부에 클럭 신호를 공급하는 것이다.In the three-dimensional graphic drawing apparatus according to the present invention, the clipping processing unit determines whether the polygon of the input data is required for drawing, divides the polygon into a plurality of polygons based on the determination result, and performs the clipping process sequentially. The busy signal is output to the clock controller until all of the divided polygons are output to the rendering processor, and the clipping controller performs a clipping process and a rendering process on the divided polygons sequentially based on the busy signal output from the clipping processor. And supplying a clock signal to the rendering processing unit.
이에 의해, 동작 시의 소비 전력을 저감할 수 있다고 하는 효과가 있다.This has the effect of reducing power consumption during operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 외부의 호스트 컴퓨터의 지정에 의해, 지오메트리 처리부와 렌더링 처리부를 교대로 동작시키도록 클럭 신호를 공급하거나, 혹은 지오메트리 처리부와 렌더링 처리부를 파이프라인 동작시키도록 클럭 신호를 공급하는 클럭 제어부를 포함한 것이다.The three-dimensional graphic drawing apparatus according to the present invention, by designating an external host computer, supplies a clock signal to alternately operate the geometry processing unit and the rendering processing unit, or clocks the pipeline to operate the geometry processing unit and the rendering processing unit. It includes a clock control unit for supplying a signal.
이에 의해, 동작 시의 소비 전력을 저감할 수 있음과 함께, 소비 전력보다 처리 속도가 우선하는 경우에는 파이프라인 동작에 의해 고속 처리를 행할 수 있다고 하는 효과가 있다.As a result, power consumption during operation can be reduced, and when the processing speed is higher than power consumption, high-speed processing can be performed by pipeline operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 지오메트리 처리부가, 입력된 3차원 데이터의 좌표 변환 처리를 행하는 좌표 변환 처리부와, 좌표 변환 처리부로부터 출력된 데이터에 라이팅 처리를 행하는 라이팅 처리부와, 라이팅 처리부로부터 출력된 데이터에 클립핑 처리를 행하여 정점 데이터를 생성하는 클립핑 처리부를 포함하고, 클럭 제어부가, 외부의 호스트 컴퓨터의 지정에 의해, 좌표 변환 처리부와 라이팅 처리부와 클립핑 처리부를 순차 동작시키도록 클럭 신호를 공급하거나, 혹은 좌표 변환 처리부와 라이팅 처리부와 클립핑 처리부를 파이프라인 동작시키도록 클럭 신호를 공급하는 것이다.The three-dimensional graphic drawing apparatus according to the present invention includes a coordinate conversion unit for performing coordinate transformation processing of input three-dimensional data, a writing processing unit for performing writing processing on data output from the coordinate transformation processing unit, and a writing processing unit. And a clipping processing unit for generating vertex data by performing a clipping process on the output data, wherein the clock control unit supplies a clock signal to sequentially operate the coordinate transformation processing unit, the writing processing unit, and the clipping processing unit by designation of an external host computer. Alternatively, the clock signal is supplied to operate the coordinate conversion processing unit, the writing processing unit, and the clipping processing unit in a pipeline.
이에 의해, 동작 시의 소비 전력을 저감할 수 있음과 함께, 소비 전력보다처리 속도가 우선하는 경우에는 파이프라인 동작에 의해 고속 처리를 행할 수 있다고 하는 효과가 있다.As a result, power consumption during operation can be reduced, and when the processing speed is higher than power consumption, high-speed processing can be performed by pipeline operation.
본 발명에 따른 3차원 그래픽 묘화 장치는, 렌더링 처리부가, 지오메트리 처리부로부터 입력된 정점 데이터에 셋업 처리를 행하는 셋업 처리부와, 셋업 처리부로부터 출력된 데이터에 래스터라이즈 처리 및 픽셀 처리를 행하여 화소 데이터를 구하는 픽셀 처리부를 포함하고, 클럭 제어부가, 외부의 호스트 컴퓨터의 지정에 의해, 셋업 처리부와 픽셀 처리부를 순차 동작시키도록 클럭 신호를 공급하거나, 혹은 셋업 처리부와 픽셀 처리부를 파이프라인 동작시키도록 클럭 신호를 공급하는 것이다.In the three-dimensional graphic drawing apparatus according to the present invention, a rendering processing unit performs setup processing on vertex data input from a geometry processing unit, and performs rasterization processing and pixel processing on data output from the setup processing unit to obtain pixel data. A pixel processing unit, and the clock control unit supplies a clock signal to sequentially operate the setup processing unit and the pixel processing unit by designation of an external host computer, or supplies the clock signal to pipeline the setup processing unit and the pixel processing unit. To supply.
이에 의해, 동작 시의 소비 전력을 저감할 수 있음과 함께, 소비 전력보다 처리 속도가 우선하는 경우에는 파이프라인 동작에 의해 고속 처리를 행할 수 있다고 하는 효과가 있다.As a result, power consumption during operation can be reduced, and when the processing speed is higher than power consumption, high-speed processing can be performed by pipeline operation.
본 발명은, 동작 시의 소비 전력을 억제하는 3차원 그래픽 묘화 장치에 관한 것이다.The present invention relates to a three-dimensional graphic drawing apparatus that suppresses power consumption during operation.
도 1은 3차원 그래픽을 묘화하는 일련의 수순을 도시하는 흐름도.1 is a flowchart showing a series of procedures for drawing three-dimensional graphics.
도 2는 종래의 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도.Fig. 2 is a block diagram showing the structure of a conventional three-dimensional graphic drawing device.
도 3은 본 발명의 실시예 1에 따른 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도.Fig. 3 is a block diagram showing the structure of a three-dimensional graphic drawing apparatus according to the first embodiment of the present invention.
도 4는 실시예 1에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도.4 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the first embodiment;
도 5는 본 발명의 실시예 2에 따른 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도.Fig. 5 is a block diagram showing the configuration of a three-dimensional graphic drawing device according to a second embodiment of the present invention.
도 6은 실시예 2에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도.FIG. 6 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the second embodiment; FIG.
도 7은 본 발명의 실시예 3에 따른 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도.Fig. 7 is a block diagram showing the construction of a three-dimensional graphic drawing device according to a third embodiment of the present invention.
도 8은 실시예 3에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도.FIG. 8 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the third embodiment; FIG.
도 9는 실시예 3에 따른 3차원 그래픽 묘화 장치에서 처리하는 화면 상의 폴리곤을 도시하는 설명도.Fig. 9 is an explanatory diagram showing polygons on a screen processed by the three-dimensional graphic drawing apparatus according to the third embodiment.
<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>
이하, 본 발명을 보다 상세히 설명하기 위해, 본 발명을 실시하기 위한 최량의 형태에 대하여, 첨부 도면에 따라 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, in order to demonstrate this invention in detail, the best form for implementing this invention is demonstrated according to attached drawing.
[실시예 1]Example 1
도 3은 본 발명의 실시예 1에 따른 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도이다. 도면에서, 참조 부호 1은 3차원 그래픽 묘화 장치, 참조 부호 2는 3차원 그래픽 묘화 장치(1)가 외부의 호스트 CPU(호스트 컴퓨터)(15)와 데이터 송수신을 행할 때에 사용하는 호스트 인터페이스, 참조 부호 3은 3차원 데이터를 기억하는 3차원 데이터 기억부이다. 참조 부호 4는 3차원 데이터 기억부(3)로부터 3차원 데이터를 판독하고, 해당 3차원 데이터가 나타내는 3차원 신을 구성하는 폴리곤의 각 정점에 기하학 처리를 실시하여, 2차원의 화면에 묘화하기 위한 정점 데이터를 구하는 지오메트리 처리부이다. 참조 부호 5는 지오메트리 처리부(4)로부터 출력된 정점 데이터를 입력받아, 이 정점 데이터로부터 화소 데이터를 생성하는 렌더링 처리부이다. 참조 부호 6은 렌더링 처리부(5)에서 생성된 화소 데이터가 기입되는 프레임 버퍼이다.3 is a block diagram showing the configuration of a three-dimensional graphic drawing apparatus according to the first embodiment of the present invention. In the drawings, reference numeral 1 denotes a three-dimensional graphic drawing apparatus, and reference numeral 2 denotes a host interface and reference numeral used by the three-dimensional graphics rendering apparatus 1 to transmit and receive data with an external host CPU (host computer) 15. 3 is a three-dimensional data storage unit for storing three-dimensional data. Reference numeral 4 reads three-dimensional data from the three-dimensional data storage unit 3, and performs geometrical processing on each vertex of the polygon constituting the three-dimensional scene represented by the three-dimensional data, and draws on the two-dimensional screen. Geometry processing unit for obtaining vertex data. Reference numeral 5 is a rendering processor that receives the vertex data output from the geometry processor 4 and generates pixel data from the vertex data. Reference numeral 6 is a frame buffer into which the pixel data generated by the rendering processor 5 is written.
참조 부호 7은 지오메트리 처리부(4), 렌더링 처리부(5)로 각각 클럭 신호를 공급하는 클럭 제어부이다. 참조 부호 8은 3차원 그래픽 묘화 장치(1) 내부를 망라하는 데이터 버스로, 호스트 인터페이스(2)나 3차원 데이터 기억부(3)나 클럭 제어부(7) 등이 각 데이터나 제어 신호 등의 입출력에 이용된다. 참조 부호 15는 3차원 그래픽 묘화 장치(1)에 접속된 호스트 CPU이다. 참조 부호 16은 3차원 그래픽 묘화 장치(1)에 접속되며, 프레임 버퍼(6)로부터 출력된 화소 데이터에 기초하여 화상을 표시하는 표시 장치이다.Reference numeral 7 denotes a clock control unit which supplies clock signals to the geometry processing unit 4 and the rendering processing unit 5, respectively. Reference numeral 8 denotes a data bus covering the inside of the three-dimensional graphic drawing apparatus 1, and the host interface 2, the three-dimensional data storage section 3, the clock control section 7, and the like input / output data such as data and control signals. Used for Reference numeral 15 is a host CPU connected to the three-dimensional graphic drawing apparatus 1. Reference numeral 16 is a display device which is connected to the three-dimensional graphic drawing device 1 and displays an image based on pixel data output from the frame buffer 6.
또한, CLK1은 지오메트리 처리부(4)에 입력되는 클럭 신호, CLK2는 렌더링 처리부(5)에 입력되는 클럭 신호이다. 또한, BSY0은 3차원 그래픽 묘화 장치(1)가 3차원 그래픽 묘화를 행하고 있는 도중인 것을 나타내는 비지 신호, BSY1은 지오메트리 처리부(4)가 처리 동작 도중인 것을 나타내는 비지 신호, BSY2는 렌더링 처리부(5)가 처리 동작 도중인 것을 나타내는 비지 신호이다.CLK1 is a clock signal input to the geometry processor 4, and CLK2 is a clock signal input to the render processor 5. In addition, BSY0 is a busy signal indicating that the 3D graphic drawing device 1 is in the middle of performing a 3D graphic drawing, BSY1 is a busy signal indicating that the geometry processing unit 4 is in the middle of a processing operation, and BSY2 is a rendering processor 5. ) Is a busy signal indicating that the processing operation is in progress.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
도 4는 실시예 1에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도이다. 도 4에 도시한 클럭 신호 CLK1, CLK2, 비지 신호 BSY0, BSY1, BSY2의 타이밍차트를 이용하여, 3차원 그래픽 묘화 장치(1)의 각 처리부의 동작을 설명한다.4 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the first embodiment. The operation of each processing unit of the three-dimensional graphic drawing device 1 will be described using timing charts of the clock signals CLK1, CLK2 and busy signals BSY0, BSY1, BSY2 shown in FIG.
3차원 그래픽 묘화 장치(1)의 초기 상태는, 클럭 제어부(7)로부터 지오메트리 처리부(4)에 클럭 신호 CLK1이 공급되고, 또한, 렌더링 처리부(5)에 클럭 신호 CLK2가 공급되어 있지 않은 상태이다. 지오메트리 처리부(4), 렌더링 처리부(5)로부터 클럭 제어부(7)로 출력되는 비지 신호 BSY0, BSY1, BSY2는 모두 "0"을 나타내는 것으로, 지오메트리 처리부(4) 및 렌더링 처리부(5)가 동작하고 있지 않은 것을 나타내고, 또한, 3차원 그래픽 묘화 장치(1)가 동작하고 있지 않은 것을 나타내고 있다.The initial state of the three-dimensional graphic drawing apparatus 1 is a state in which the clock signal CLK1 is supplied from the clock control unit 7 to the geometry processing unit 4 and the clock signal CLK2 is not supplied to the rendering processing unit 5. . Busy signals BSY0, BSY1, and BSY2 output from the geometry processing unit 4 and the rendering processing unit 5 to the clock control unit 7 all represent "0", and the geometry processing unit 4 and the rendering processing unit 5 operate. It does not show and shows that the three-dimensional graphic drawing apparatus 1 is not operating.
3차원 그래픽 묘화 장치(1)가 묘화 처리를 개시할 때에는, 호스트 CPU(15) 등으로부터 데이터 버스(8)를 통해 3차원 데이터 기억부(3)에 3차원 데이터가 설정되며, 또한, 클럭 제어부(7)로부터 클럭 신호 CLK1가 공급되어 지오메트리 처리부(4)가 기동된다.When the three-dimensional graphic drawing apparatus 1 starts the drawing process, three-dimensional data is set in the three-dimensional data storage unit 3 from the host CPU 15 or the like via the data bus 8, and further, the clock control unit. Clock signal CLK1 is supplied from (7), and geometry processing unit 4 is started.
기동된 지오메트리 처리부(4)는, "1"을 나타내는 비지 신호 BSY0, BSY1을 클럭 제어부(7)로 출력한다. 또한, 3차원 데이터 기억부(3)로부터 1폴리곤분의 데이터를 판독하여, 즉, 폴리곤1의 데이터를 입력받아 지오메트리 처리를 행하여, 그 처리 결과의 정점 데이터를 렌더링 처리부(5)로 출력하고, 비지 신호 BSY1을 "0"으로 하여 클럭 제어부(7)로 출력한다.The started geometry processing unit 4 outputs busy signals BSY0 and BSY1 indicating "1" to the clock control unit 7. Further, data of one polygon is read from the three-dimensional data storage unit 3, that is, the polygon 1 data is input and subjected to geometry processing, and the vertex data of the processing result is output to the rendering processing unit 5, The busy signal BSY1 is set to "0" and is output to the clock control unit 7.
클럭 제어부(7)는, 지오메트리 처리부(4)로부터 출력된 비지 신호 BSY1이 "1"로부터 "0"으로 변화되면, 지오메트리 처리부(4)에서 1폴리곤분의 데이터 처리가 종료된 것을 검지하여, 지오메트리 처리부(4)에의 클럭 신호 CLK1의 공급을 정지하고, 렌더링 처리부(5)에 클럭 신호 CLK2의 공급을 개시한다. 지오메트리 처리부(4)는 클럭 신호 CLK1의 공급이 정지됨으로써, 비지 신호 BSY0을 "1"로 유지한 상태에서 지오메트리 처리 동작을 정지한다(도 4에 도시한 타이밍 T11).When the busy signal BSY1 output from the geometry processing unit 4 changes from "1" to "0", the clock control unit 7 detects that the data processing for one polygon is finished by the geometry processing unit 4, and the geometry is terminated. The supply of the clock signal CLK1 to the processing unit 4 is stopped, and the supply of the clock signal CLK2 to the rendering processing unit 5 is started. The geometry processing unit 4 stops the supply of the clock signal CLK1, thereby stopping the geometry processing operation in the state where the busy signal BSY0 is kept at "1" (timing T11 shown in FIG. 4).
클럭 신호 CLK2가 공급되어 기동된 렌더링 처리부(5)는 "1"을 나타내는 비지신호 BSY2를 클럭 제어부(7)로 출력한다. 또한, 지오메트리 처리부(4)로부터 출력된 폴리곤1의 정점 데이터에 렌더링 처리를 행하고, 이 처리에 의해 생성된 화소 데이터를 순차 프레임 버퍼(6)에 기입한다. 폴리곤1의 렌더링 처리가 종료되면, "0"을 나타내는 비지 신호 BSY2를 클럭 제어부(7)로 출력한다(타이밍 T12).The rendering processing unit 5 started by supplying the clock signal CLK2 outputs the busy signal BSY2 indicating "1" to the clock control unit 7. Further, rendering processing is performed on the vertex data of polygon 1 output from the geometry processing unit 4, and the pixel data generated by this processing is written in the frame buffer 6 in sequence. When the rendering process of polygon 1 is completed, busy signal BSY2 indicating "0" is output to clock control unit 7 (timing T12).
클럭 제어부(7)는, 비지 신호 BSY2가 "1"로부터 "0"으로 변화되면, 렌더링 처리부(5)에서 1폴리곤분의 렌더링 처리가 종료된 것을 검지하여, 렌더링 처리부(5)에의 클럭 신호 CLK2의 공급을 정지하고, 다시 지오메트리 처리부(4)에 클럭 신호 CLK1을 공급한다. 이에 의해, 동작을 재개한 지오메트리 처리부(4)는, 3차원 데이터 기억부(3)로부터 다음의 1폴리곤분의 데이터, 즉, 폴리곤2의 데이터를 판독하여 지오메트리 처리를 개시하고, 비지 신호 BSY1을 "1"로 하여 클럭 제어부(7)로 출력한다(타이밍 T13).When the busy signal BSY2 changes from "1" to "0", the clock control unit 7 detects that the rendering processing for one polygon is finished in the rendering processing unit 5, and the clock signal CLK2 to the rendering processing unit 5. Is stopped, and the clock signal CLK1 is supplied to the geometry processor 4 again. As a result, the geometry processing unit 4 which has resumed operation reads the data for the next one polygon, that is, the data of polygon 2, from the three-dimensional data storage unit 3, and starts the geometry process, and generates the busy signal BSY1. It outputs to the clock control part 7 as "1" (timing T13).
상기 설명의 지오메트리 처리부(4)의 처리 동작, 렌더링 처리부(5)의 처리 동작, 및 프레임 버퍼(6)에의 화소 데이터의 기입을, 도 4의 타이밍 T13∼T17에 도시한 바와 같이 순차 반복하여 폴리곤2로부터 최후의 폴리곤까지의 데이터에 각 처리를 행하여, 3차원 데이터 기억부(3)에 기억된 1프레임분의 모든 폴리곤의 데이터를 처리한다. 모든 폴리곤의 데이터 처리가 완료되면, 지오메트리 처리부(4)는 "0"을 나타내는 비지 신호 BSY0을 클럭 제어부(7)로 출력한다. 이 후, 적절하게, 프레임 버퍼(6)에 저장되어 있는 화소 데이터가 표시 장치(16)로 출력되어, 3차원 데이터에 기초하는 화상 표시가 행해진다.The processing operation of the geometry processing unit 4 described above, the processing operation of the rendering processing unit 5, and the writing of the pixel data to the frame buffer 6 are sequentially repeated as shown in timings T13 to T17 in FIG. 4. Each process is performed on the data from 2 to the last polygon, and the data of all polygons for one frame stored in the three-dimensional data storage unit 3 is processed. When data processing of all polygons is completed, the geometry processing unit 4 outputs a busy signal BSY0 indicating "0" to the clock control unit 7. Thereafter, the pixel data stored in the frame buffer 6 is output to the display device 16 as appropriate, and image display based on three-dimensional data is performed.
이상과 같이, 본 실시예 1에 따르면, 지오메트리 처리부(4) 및 렌더링 처리부(5)가 처리 동작을 행할 때에, 지오메트리 처리부(4)와 렌더링 처리부(5)를 교대로 동작시키도록 클럭 제어부(7)가 클럭 신호 CLK1을 지오메트리 처리부(4)에 공급하고, 또한 렌더링 처리부(5)에 CLK2를 공급하도록 하였기 때문에, 3차원 그래픽 묘화 처리에 필요한 소비 전력을 저감할 수 있다고 하는 효과가 있다.As described above, according to the first embodiment, when the geometry processing unit 4 and the rendering processing unit 5 perform a processing operation, the clock control unit 7 operates the geometry processing unit 4 and the rendering processing unit 5 alternately. Supplies the clock signal CLK1 to the geometry processing unit 4 and supplies the CLK2 to the rendering processing unit 5, thereby reducing the power consumption required for the three-dimensional graphic drawing process.
[실시예 2]Example 2
도 5는 본 발명의 실시예 2에 따른 3차원 그래픽 묘화 장치의 구성을 도시하는 블록도이다. 도 3에 도시한 3차원 그래픽 묘화 장치(1)와 동일 혹은 상당하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다. 도면에서, 참조 부호 9는 지오메트리 처리부(4)로부터 정점 데이터를 입력받아, 이 정점 데이터로부터 래스터라이즈 처리에 필요한 증분값 등의 파라미터를 구하는 셋업 처리부이다. 참조 부호 10은 셋업 처리부(9)에서 구해진 파라미터에 따라 소정의 보간을 행하여, 폴리곤을 구성하는 화소 데이터를 생성하는 래스터라이즈 처리와, 래스터라이즈 처리에 의해 생성된 각 화소 데이터에 대응시켜 텍스쳐 이미지의 화소 데이터를 맵핑하는 텍스쳐 맵핑 처리와, 각 화소 데이터의 깊이를 나타내는 Z값을 대소 비교하는 깊이 테스트나 알파값을 비교하는 알파 테스트 등을 행하여 해당 화소 데이터를 프레임 버퍼(6)에 기입할지의 여부를 판정하는 픽셀 테스트 처리와, 이미 프레임 버퍼(6)에 기입되어 있는 컬러값과 픽셀 테스트 처리에서 프레임 버퍼(6)에 기입하는 판정을 행한 화소 데이터의 컬러값을 블랜딩하는 픽셀 블랜딩 처리를 행하여, 프레임 버퍼(6)에 기입할 화소 데이터를 생성하는 픽셀 처리부이다. 참조 부호 21은 지오메트리 처리부(4), 셋업 처리부(9), 픽셀 처리부(10)에 입력되는 각 클럭 신호를 제어하는 클럭 제어부이다. 실시예 2에 따른 3차원 그래픽 묘화 장치(1)의 렌더링 처리부(5)는 셋업 처리부(9) 및 픽셀 처리부(10)에 의해 구성되어 있다.Fig. 5 is a block diagram showing the configuration of a three-dimensional graphic drawing apparatus according to the second embodiment of the present invention. Parts that are the same as or equivalent to the three-dimensional graphic drawing apparatus 1 shown in FIG. 3 are given the same reference numerals, and description thereof is omitted. In the figure, reference numeral 9 denotes a setup processing unit which receives vertex data from the geometry processing unit 4 and obtains parameters such as increment values required for rasterization processing from the vertex data. Reference numeral 10 denotes a rasterization process for generating pixel data constituting polygons by performing predetermined interpolation according to the parameters obtained by the setup processing unit 9, and corresponding to the pixel data generated by the rasterization process for the texture image. Whether or not to write the pixel data to the frame buffer 6 by performing a texture mapping process for mapping pixel data, a depth test for comparing the Z values representing the depths of the pixel data, and an alpha test for comparing the alpha values. Pixel blending processing for blending the color values already written in the frame buffer 6 with the color values of the pixel data which has been determined to be written in the frame buffer 6 in the pixel test processing, A pixel processor which generates pixel data to be written to the frame buffer 6. Reference numeral 21 denotes a clock control unit for controlling each clock signal input to the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10. The rendering processor 5 of the three-dimensional graphic drawing apparatus 1 according to the second embodiment is constituted by the setup processor 9 and the pixel processor 10.
또한, CLK1은 지오메트리 처리부(4)에 입력되는 클럭 신호, CLK3은 셋업 처리부(9)에 입력되는 클럭 신호, CLK4는 픽셀 처리부(10)에 입력되는 클럭 신호이고, 각각 클럭 제어부(21)로부터 출력된다. 또한, BSY0은 3차원 그래픽 묘화 장치(1)가 3차원 그래픽 묘화를 행하고 있는 도중임을 나타내는 비지 신호로, 지오메트리 처리부(4)로부터 클럭 제어부(21)로 출력된다. BSY1은 지오메트리 처리부(4)가 클럭 처리부(21)로 출력하는 비지 신호, BSY3은 셋업 처리부(9)가 클럭 제어부(21)로 출력하는 비지 신호, BSY4는 픽셀 처리부(10)가 클럭 제어부(21)로 출력하는 비지 신호이고, 각각 지오메트리 처리부(4), 셋업 처리부(9), 픽셀 처리부(10)가 동작 중인 것을 나타내는 것이다. 또한, C1은 셋업 처리부(9)가 셋업 처리 중인 데이터가 묘화에 필요한지의 여부를 판단한 결과를 나타내는 신호로, 예를 들면, 해당 데이터가 불필요하다고 판단한 경우에 "1"을 나타내는 묘화 캔슬 신호이다.CLK1 is a clock signal input to the geometry processor 4, CLK3 is a clock signal input to the setup processor 9, and CLK4 is a clock signal input to the pixel processor 10, respectively. do. In addition, BSY0 is a busy signal indicating that the 3D graphic drawing device 1 is in the middle of performing 3D graphic drawing, and is output from the geometry processing unit 4 to the clock control unit 21. BSY1 is a busy signal output from the geometry processor 4 to the clock processor 21, BSY3 is a busy signal output from the setup processor 9 to the clock controller 21, and BSY4 is a pixel controller 10 from the clock controller 21. Is a busy signal to be output, and indicates that the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10 are in operation. In addition, C1 is a signal indicating the result of the determination of whether or not the data under setup is necessary for drawing, and is a drawing cancel signal indicating "1" when it is determined that the data is not necessary.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
도 6은 실시예 2에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도이다. 도 6에 도시한 클럭 신호 CLK1, CLK3, CLK4, 비지 신호 BSY0, BSY1, BSY3, BSY4의 타이밍차트를 이용하여, 각 부분의 기능과 동작을 설명한다.6 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the second embodiment. The function and operation of each part will be described using timing charts of the clock signals CLK1, CLK3, CLK4, and busy signals BSY0, BSY1, BSY3, and BSY4 shown in FIG.
3차원 그래픽 묘화 장치(1)의 초기 상태는, 클럭 제어부(21)가 지오메트리 처리부(4)에 클럭 신호 CLK1을 공급하고, 셋업 처리부(9)에의 클럭 신호 CLK3과 픽셀 처리부(10)에의 클럭 신호 CLK4의 공급을 정지하고 있는 상태이다. 또한, 지오메트리 처리부(4), 셋업 처리부(9), 픽셀 처리부(10)로부터 각각 출력되는 비지 신호 BSY0, BSY1, BSY3, BSY4는 모두 "0"으로, 이들 처리부, 또한 3차원 그래픽 묘화 장치(1)가 동작하고 있지 않은 것을 나타내고 있다.In the initial state of the three-dimensional graphic drawing apparatus 1, the clock control unit 21 supplies the clock signal CLK1 to the geometry processing unit 4, and the clock signal CLK3 to the setup processing unit 9 and the clock signal to the pixel processing unit 10. The supply of CLK4 is stopped. In addition, the busy signals BSY0, BSY1, BSY3, and BSY4 respectively output from the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10 are all "0", and these processing units and the three-dimensional graphic drawing apparatus 1 ) Is not working.
3차원 그래픽 묘화 처리를 개시할 때에는, 호스트 CPU(15) 등에 의해 3차원 데이터 기억부(3)에 3차원 데이터가 설정되고, 클럭 제어부(21)로부터 클럭 신호 CLK1의 공급을 개시시켜 지오메트리 처리부(4)를 기동시킨다.When starting the three-dimensional graphics drawing process, three-dimensional data is set in the three-dimensional data storage unit 3 by the host CPU 15 or the like, and the supply of the clock signal CLK1 is started from the clock control unit 21 to start the geometry processing unit ( 4) Start up.
기동된 지오메트리 처리부(4)는, "1"을 나타내는 비지 신호 BSY0, BSY1을 클럭 제어부(21)로 출력한다. 또한, 3차원 데이터 기억부(3)로부터 1폴리곤분의 데이터를 판독하여, 해당 데이터의 폴리곤1의 지오메트리 처리를 행하며, 그 처리 결과의 정점 데이터를 셋업 처리부(9)로 출력하고, "0"을 나타내는 비지 신호 BSY1을 클럭 제어부(21)로 출력한다.The activated geometry processing unit 4 outputs busy signals BSY0 and BSY1 indicating "1" to the clock control unit 21. Further, data of one polygon is read from the three-dimensional data storage unit 3, and the polygon 1 of the data is subjected to geometry processing, and vertex data of the processing result is output to the setup processing unit 9, and " 0 " The busy signal BSY1 indicating? Is output to the clock control unit 21.
클럭 제어부(21)는, 지오메트리 처리부(4)로부터 출력된 비지 신호 BSY1이 "1"로부터 "0"으로 변화되면, 지오메트리 처리부(4)에서 폴리곤1의 데이터 처리가 종료된 것을 검지하여 지오메트리 처리부(4)에의 클럭 신호 CLK1의 공급을 정지하고, 셋업 처리부(9)에 클럭 신호 CLK3의 공급을 개시하여 셋업 처리부(9)를 기동시킨다. 지오메트리 처리부(4)는, 클럭 신호 CLK1의 공급이 정지되면 비지 신호 BSY0을 "1"로 유지한 상태에서 처리 동작을 정지한다(도 6에 도시한 타이밍 T21).When the busy signal BSY1 output from the geometry processing unit 4 changes from "1" to "0", the clock control unit 21 detects that the data processing of the polygon 1 is completed in the geometry processing unit 4, and then the geometry processing unit ( The supply of the clock signal CLK1 to 4) is stopped, the supply of the clock signal CLK3 to the setup processor 9 is started, and the setup processor 9 is started. When the supply of the clock signal CLK1 is stopped, the geometry processing unit 4 stops the processing operation in a state where the busy signal BSY0 is kept at "1" (timing T21 shown in Fig. 6).
기동된 셋업 처리부(9)는, "1"을 나타내는 비지 신호 BSY3을 출력하여 지오메트리 처리부(4)로부터 출력된 폴리곤1의 정점 데이터의 셋업 처리를 행한다. 그때에, 처리 중인 폴리곤이 이면을 향한 것으로 묘화될 필요가 없다고 판단한 경우나, 해당 폴리곤이 매우 작아, 묘화할 화소가 포함되어 있지 않다고 판단한 경우에는 셋업 중인 데이터 처리를 종료하고, 도 6에 도시한 폴리곤1의 셋업 처리와 같이, 비지 신호 BSY3을 "0"으로 하고, 또한 묘화 캔슬 신호 C1을 "1"로 하여 클럭 제어부(21)로 출력한다(타이밍 T22). 이와 같이 셋업 처리부(9)가 묘화 캔슬 신호 C1을 출력한 경우에는, 다시 클럭 제어부(21)가 클럭 신호 CLK1을 지오메트리 처리부(4)에 공급하고, 다음의 폴리곤2에 대하여 지오메트리 처리를 행한다(타이밍 T23).The activated setup processing unit 9 outputs a busy signal BSY3 indicating "1" to perform setup processing of the vertex data of the polygon 1 output from the geometry processing unit 4. At that time, if it is determined that the polygon under processing does not need to be drawn toward the back side, or if the polygon is very small and it is determined that no pixel to be drawn is included, the data processing under setup is terminated, and as shown in FIG. As in the polygon 1 setup process, the busy signal BSY3 is set to "0" and the drawing cancel signal C1 is set to "1" and output to the clock control unit 21 (timing T22). When the setup processing unit 9 outputs the drawing cancel signal C1 in this manner, the clock control unit 21 supplies the clock signal CLK1 to the geometry processing unit 4 again, and performs geometry processing on the next polygon 2 (timing). T23).
또한, 셋업 처리부(9)가 처리 중인 폴리곤을 묘화하는 것으로 판단한 경우에는, 그 상태 그대로 셋업 처리를 계속하여, 처리 결과의 데이터를 픽셀 처리부(10)로 출력하고 비지 신호 BSY3을 "0"으로 한다. 도 6에 예시한 처리 동작에서는, 폴리곤1에 대하여 타이밍 T21의 지오메트리 처리와 타이밍 T22의 셋업 처리를 실시한 후, 셋업 처리부(9)가 셋업 처리를 종료하는 판단을 행하여, 묘화 캔슬 신호 C1을 출력하고 있다. 이 후, 폴리곤1의 픽셀 처리 등이 행해지지 않고, 다음의 폴리곤2에 대하여 타이밍 T23의 지오메트리 처리가 개시된다.If it is determined that the setup processing unit 9 draws the polygon under processing, the setup processing is continued as it is, and the data of the processing result is output to the pixel processing unit 10 and the busy signal BSY3 is set to "0". . In the processing operation illustrated in FIG. 6, after the geometry processing at timing T21 and the setup processing at timing T22 are performed on polygon 1, the setup processing unit 9 determines to end the setup processing, and outputs a drawing cancel signal C1. have. Thereafter, pixel processing of polygon 1 is not performed, and geometry processing of timing T23 is started for the next polygon 2.
클럭 제어부(21)는, 비지 신호 BSY3이 "1"로부터 "0"으로 변화되면, 셋업 처리부(9)의 동작 종료를 검지하여, 셋업 처리부(9)에의 클럭 신호 CLK3의 공급을 정지한다. 그 때에, 도 6에 도시한 바와 같이 묘화 캔슬 신호 C1이 출력되어 있으면 이후의 처리가 필요 없기 때문에, 다시 지오메트리 처리부(4)에 클럭 신호 CLK1을 공급한다. 이에 의해 지오메트리 처리부(4)는 동작을 재개하여 다음의 1폴리곤분의 데이터, 즉 도 6에 도시한 폴리곤2의 데이터에 지오메트리 처리를 행하여, "1"을 나타내는 비지 신호 BSY1을 출력한다(타이밍 T23). 폴리곤2에 대하여 지오메트리 처리가 행해진 후, 셋업 처리부(9)는, 폴리곤2의 정점 데이터에 대하여 셋업 처리를 행한다(타이밍 T24). 도 6에 도시한 폴리곤2의 셋업 처리와 같이, 묘화 캔슬 신호 C1이 셋업 처리부(9)로부터 출력되어 있지 않으면, 클럭 제어부(21)는 픽셀 처리부(10)에 클럭 신호 CLK4를 공급하여 기동시킨다.When the busy signal BSY3 changes from "1" to "0", the clock control unit 21 detects the end of the operation of the setup processing unit 9 and stops the supply of the clock signal CLK3 to the setup processing unit 9. At that time, if the drawing cancellation signal C1 is output as shown in Fig. 6, the subsequent processing is not necessary, so that the clock signal CLK1 is supplied to the geometry processing unit 4 again. As a result, the geometry processing unit 4 resumes the operation, performs geometry processing on the data for the next one polygon, that is, the data of polygon 2 shown in FIG. 6, and outputs the busy signal BSY1 indicating "1" (timing T23). ). After geometry processing is performed on polygon 2, setup processing section 9 performs setup processing on the vertex data of polygon 2 (timing T24). As in the setup processing of polygon 2 shown in FIG. 6, when the drawing cancel signal C1 is not output from the setup processing unit 9, the clock control unit 21 supplies the clock signal CLK4 to the pixel processing unit 10 and starts it.
기동된 픽셀 처리부(10)는, "1"을 나타내는 비지 신호 BSY4를 클럭 제어부(21)로 출력하고, 셋업 처리부(9)로부터 출력된 데이터에 기초하여 래스터라이즈, 텍스쳐, 픽셀 테스트, 픽셀 블랜딩의 각 처리를 행하며, 화소 데이터를 생성하여 순차 프레임 버퍼(6)에 기입한다(타이밍 T25). 픽셀 처리부(10)는, 픽셀 처리가 종료되면 "0"을 나타내는 비지 신호 BSY4를 클럭 제어부(21)로 출력한다. 클럭 제어부(21)는, 비지 신호 BSY4가 "1"로부터 "0"으로 변화되면, 픽셀 처리부(10)의 처리 동작이 종료된 것을 검지하여, 픽셀 처리부(10)에의 클럭 신호 CLK4의 공급을 정지하고 다시 지오메트리 처리부(4)에 클럭 신호 CLK1을 공급한다. 클럭 신호 CLK1의 공급이 개시된 지오메트리 처리부(4)는 처리 동작을 재개하고, 다음의 폴리곤3의 데이터에 지오메트리 처리를 개시하여 클럭 제어부(21)에 "1"을 나타내는 비지 신호 BSY1을 출력한다(타이밍 T26).The activated pixel processing unit 10 outputs the busy signal BSY4 indicating " 1 " to the clock control unit 21, and performs rasterization, texture, pixel test, and pixel blending based on the data output from the setup processing unit 9. Each process is performed, and pixel data is generated and written in the sequential frame buffer 6 (timing T25). The pixel processing unit 10 outputs the busy signal BSY4 indicating "0" to the clock control unit 21 when the pixel processing is completed. When the busy signal BSY4 changes from "1" to "0", the clock control unit 21 detects that the processing operation of the pixel processing unit 10 has ended, and stops the supply of the clock signal CLK4 to the pixel processing unit 10. Then, the clock signal CLK1 is supplied to the geometry processor 4 again. The geometry processing unit 4 in which the supply of the clock signal CLK1 is started resumes the processing operation, starts the geometry processing on the data of the next polygon 3, and outputs the busy signal BSY1 indicating "1" to the clock control unit 21 (timing). T26).
상기 설명한 지오메트리 처리, 셋업 처리, 및 픽셀 처리를, 타이밍 T26∼T30에 나타낸 바와 같이 순차 반복하여 폴리곤3∼최후의 폴리곤의 데이터까지 각 처리를 행하고, 3차원 데이터 기억부(3)에 기억된 1프레임분의 모든 폴리곤의 데이터처리가 완료되면, 지오메트리 처리부(4)로부터 "0"을 나타내는 비지 신호 BSY0이 클럭 제어부(21)로 출력된다. 이 후, 적절하게, 프레임 버퍼(6)에 저장되어 있는 화소 데이터가 표시 장치(16)에 판독되어, 3차원 데이터에 기초하는 화상 표시가 행해진다.The above-described geometry processing, setup processing, and pixel processing are sequentially repeated as shown in the timings T26 to T30 to perform the respective processing up to the data of the polygons 3 to the last polygon, and stored in the three-dimensional data storage unit 3. When data processing of all the polygons for the frame is completed, the busy signal BSY0 indicating "0" is output from the geometry processing unit 4 to the clock control unit 21. Thereafter, the pixel data stored in the frame buffer 6 is read into the display device 16 as appropriate, and image display based on three-dimensional data is performed.
이상과 같이, 본 실시예 2에 따르면, 지오메트리 처리부(4)와 셋업 처리부(9)와 픽셀 처리부(10)를 하나씩 순차 동작시킴으로써, 지오메트리 처리부(4)와 셋업 처리부(9)와 픽셀 처리부(10)에, 동시에 클럭 신호가 입력되지 않아, 3차원 그래픽 묘화 장치(1)의 처리 동작 중의 소비 전력을 저감할 수 있다고 하는 효과가 있다.As described above, according to the second embodiment, the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10 are sequentially operated by operating the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10 one by one. ), The clock signal is not input at the same time, and there is an effect that the power consumption during the processing operation of the three-dimensional graphic drawing apparatus 1 can be reduced.
[실시예 3]Example 3
도 7은 본 발명의 실시예 3에 따른 3차원 그래픽 묘화 장치의 구성을 나타내는 블록도이다. 도 3에 도시한 3차원 그래픽 묘화 장치와 동일 혹은 상당하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다. 도면에서, 참조 부호 11은 3차원 데이터 기억부(3)로부터 3차원 데이터를 판독하고, 이 3차원 데이터가 나타내는 폴리곤의 각 정점의 좌표를 시점의 위치나 방향에 맞춰 2차원의 윈도우 좌표로 변환하는 좌표 변환 처리부이다. 참조 부호 12는 폴리곤의 각 정점에 대하여 광원으로부터의 거리나 각도에 따라, 그 정점의 휘도를 산출하는 라이팅 처리부이다. 참조 부호 13은 표시 화면 밖에 위치하는 폴리곤을 제거하는 클립핑 처리부이다. 참조 부호 31은 좌표 변환 처리부(11), 라이팅 처리부(12), 클립핑 처리부(13), 렌더링 처리부(5)에 각 클럭 신호를 공급하는 클럭 제어부이다. 또한, 실시예 3에따른 3차원 그래픽 묘화 장치(1)의 지오메트리 처리부(4)는, 좌표 변환 처리부(11), 라이팅 처리부(12), 및 클립핑 처리부(13)에 의해 구성되어 있다.7 is a block diagram showing the configuration of a three-dimensional graphic drawing apparatus according to a third embodiment of the present invention. Parts that are the same as or equivalent to those of the three-dimensional graphic drawing apparatus shown in FIG. 3 are given the same reference numerals, and description thereof is omitted. In the drawing, reference numeral 11 reads three-dimensional data from the three-dimensional data storage unit 3, and converts coordinates of each vertex of the polygon represented by the three-dimensional data into two-dimensional window coordinates according to the position or direction of the viewpoint. Coordinate transformation processing unit. Reference numeral 12 is a writing processing unit that calculates the luminance of the vertex in accordance with the distance or angle from the light source with respect to each vertex of the polygon. Reference numeral 13 is a clipping processing unit for removing a polygon located outside the display screen. Reference numeral 31 denotes a clock control unit for supplying each clock signal to the coordinate transformation processing unit 11, the writing processing unit 12, the clipping processing unit 13, and the rendering processing unit 5. In addition, the geometry processing part 4 of the 3D graphic drawing apparatus 1 which concerns on Example 3 is comprised by the coordinate conversion process part 11, the writing process part 12, and the clipping process part 13. As shown in FIG.
또한, CLK5는 좌표 변환 처리부(11)에 입력되는 클럭 신호, CLK6은 라이팅 처리부(12)에 입력되는 클럭 신호, CLK7은 클립핑 처리부(13)에 입력되는 클럭 신호이다. 또한, BSY0은 좌표 변환 처리부(11)로부터 출력되며, 3차원 그래픽 묘화 장치(1)가 3차원 그래픽 묘화를 행하고 있는 도중임을 나타내는 비지 신호이다. BSY5는 좌표 변환 처리부(11)가 처리 동작 중인 것을 나타내는 비지 신호, BSY6은 라이팅 처리부(12)가 동작 처리 중인 것을 나타내는 비지 신호이다. BSY7, BSY8은 모두 클립핑 처리부(13)가 처리 동작 중인 것을 나타내는 비지 신호이고, 비지 신호 BSY7은 클립핑 처리가 모두 종료되면 해제되는 비지 신호, BSY8은 1폴리곤분의 처리 결과를 출력할 때마다 해제되는 비지 신호이다. 또한, C2는 클립핑 처리부(13)에서, 입력된 데이터가 나타내는 폴리곤이 묘화에 필요한지의 여부를 판단한 결과를 나타내는 신호로, 예를 들면, 해당 폴리곤이 묘화에 필요없다고 판단한 경우에 "1"을 나타내는 묘화 캔슬 신호이다.CLK5 is a clock signal input to the coordinate conversion processing unit 11, CLK6 is a clock signal input to the writing processing unit 12, and CLK7 is a clock signal input to the clipping processing unit 13. Moreover, BSY0 is output from the coordinate conversion processing part 11, and is a busy signal which shows that the 3D graphic drawing apparatus 1 is in the middle of performing 3D graphic drawing. BSY5 is a busy signal indicating that the coordinate conversion processing unit 11 is in the processing operation, and BSY6 is a busy signal indicating that the writing processing unit 12 is in the operation processing. BSY7 and BSY8 are both busy signals indicating that the clipping processing unit 13 is in the process of operation, the busy signal BSY7 is a busy signal which is released when all the clipping processes are completed, and BSY8 is released whenever a processing result of one polygon is output. Busy signal. In addition, C2 is a signal indicating the result of determining whether or not the polygon represented by the input data is required for drawing by the clipping processing unit 13, for example, indicating "1" when it is determined that the polygon is not necessary for drawing. It is a drawing cancel signal.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
도 8은 실시예 3에 따른 3차원 그래픽 묘화 장치의 동작을 도시하는 설명도이다. 도 8에 도시한 클럭 신호 CLK5, CLK6, CLK7, CLK2, 비지 신호 BSY0, BSY5, BSY6, BSY7, BSY8, BSY2, 및 묘화 캔슬 신호 C2의 타이밍차트를 이용하여, 각 처리부의 동작을 설명한다.8 is an explanatory diagram showing the operation of the three-dimensional graphic drawing apparatus according to the third embodiment. The operation of each processing unit will be described using timing charts of clock signals CLK5, CLK6, CLK7, CLK2, busy signals BSY0, BSY5, BSY6, BSY7, BSY8, BSY2, and drawing cancel signal C2 shown in FIG.
3차원 그래픽 묘화 장치(1)의 초기 상태는, 클럭 제어부(31)가 좌표 변환 처리부(11)에 클럭 신호 CLK5를 공급하고, 라이팅 처리부(12)에의 클럭 신호 CLK6과 클립핑 처리부(13)에의 클럭 신호 CLK7과 렌더링 처리부(5)에의 클럭 신호 CLK2의 공급을 정지하고 있는 상태이다. 또한, 좌표 변환 처리부(11)로부터 출력되는 비지 신호 BSY0, BSY5와, 라이팅 처리부(12)로부터 출력되는 비지 신호 BSY6과, 클립핑 처리부(13)로부터 출력되는 비지 신호 BSY7, BSY8과, 렌더링 처리부(5)로부터 출력되는 비지 신호 BSY2는 모두 "0"으로, 이들 처리부가 동작하고 있지 않은 것을 나타내고 있다.In the initial state of the three-dimensional graphic drawing apparatus 1, the clock control unit 31 supplies the clock signal CLK5 to the coordinate conversion processing unit 11, and the clock signal CLK6 to the writing processing unit 12 and the clock to the clipping processing unit 13. The supply of the clock signal CLK2 to the signal CLK7 and the rendering processor 5 is stopped. In addition, busy signals BSY0 and BSY5 output from the coordinate conversion processing unit 11, busy signal BSY6 output from the lighting processing unit 12, busy signals BSY7 and BSY8 output from the clipping processing unit 13, and rendering processing unit 5 The busy signal BSY2 outputted from the ") is " 0 ", indicating that these processing units are not operating.
3차원 그래픽 묘화 장치(1)가 묘화 처리를 개시할 때에는, 호스트 CPU(15) 등에 의해 3차원 데이터 기억부(3)에 3차원 데이터가 설정되며, 클럭 제어부(31)로부터 클럭 신호 CLK5의 공급을 행하게 하여 좌표 변환 처리부(11)를 기동시킨다.When the three-dimensional graphic drawing apparatus 1 starts the drawing process, the three-dimensional data is set in the three-dimensional data storage unit 3 by the host CPU 15 or the like, and the clock control unit 31 supplies the clock signal CLK5. Is executed to start the coordinate transformation processing unit 11.
기동된 좌표 변환 처리부(11)는, "1"을 나타내는 비지 신호 BSY0, BSY5를 클럭 제어부(31)로 출력한다. 또한, 3차원 데이터 기억부(3)로부터 1폴리곤분의 데이터, 즉 폴리곤1의 데이터를 판독하여, 해당 데이터에 좌표 변환 처리나 클립핑 처리를 행하고, 그 처리 결과의 데이터를 라이팅 처리부(12)로 출력하며, "1"을 나타내는 비지 신호 BSY5를 클럭 제어부(31)로 출력한다.The started coordinate conversion processing unit 11 outputs busy signals BSY0 and BSY5 indicating "1" to the clock control unit 31. Further, data for one polygon, that is, data of polygon 1, is read from the three-dimensional data storage unit 3, coordinate conversion processing or clipping processing is performed on the data, and the data of the processing result is written to the writing processing unit 12. And a busy signal BSY5 indicating " 1 "
클럭 제어부(31)는, 좌표 변환 처리부(11)로부터 출력된 비지 신호 BSY5가 "1"로부터 "0"으로 변화되면, 좌표 변환 처리부(11)에서 폴리곤1의 데이터 처리가 종료된 것을 검지하여, 좌표 변환 처리부(11)에의 클럭 신호 CLK5의 공급을 정지하고, 라이팅 처리부(12)에 클럭 신호 CLK6의 공급을 개시한다. 좌표 변환 처리부(11)는, 클럭 신호 CLK5의 공급이 정지되면 비지 신호 BSY0을 "1"로 유지한상태에서 처리 동작을 정지한다(도 8에 도시한 타이밍 T31).When the busy signal BSY5 output from the coordinate conversion processing unit 11 changes from "1" to "0", the clock control unit 31 detects that the data processing of the polygon 1 is finished in the coordinate conversion processing unit 11, The supply of the clock signal CLK5 to the coordinate conversion processing unit 11 is stopped, and the supply of the clock signal CLK6 to the writing processing unit 12 is started. When the supply of the clock signal CLK5 is stopped, the coordinate conversion processing unit 11 stops the processing operation while maintaining the busy signal BSY0 at "1" (timing T31 shown in FIG. 8).
클럭 신호 CLK6이 공급됨으로써 기동된 라이팅 처리부(12)는, "1"을 나타내는 비지 신호 BSY6을 클럭 제어부(31)로 출력하고, 좌표 변환 처리부(11)로부터 출력된 폴리곤1의 데이터에 라이팅 처리를 행하고, 해당 처리 결과의 정점 데이터를 클립핑 처리부(13)로 출력하며, 비지 신호 BSY6을 "0"으로 하여 클럭 제어부(31)로 출력한다. 클럭 제어부(31)는, 라이팅 처리부(12)로부터 입력된 비지 신호 BSY6이 "1"로부터 "0"으로 변화되면, 라이팅 처리부(12)의 데이터 처리가 종료된 것을 검지하여, 라이팅 처리부(12)에의 클럭 신호 CLK6의 공급을 정지하고, 클립핑 처리부(13)에 클럭 신호 CLK7의 공급을 개시한다(타이밍 T32).The writing processing unit 12 started by supplying the clock signal CLK6 outputs the busy signal BSY6 indicating " 1 " to the clock control unit 31, and performs writing processing on the data of polygon 1 output from the coordinate conversion processing unit 11. The vertex data of the processing result is output to the clipping processing section 13, and is output to the clock control section 31 with the busy signal BSY6 set to " 0 ". When the busy signal BSY6 input from the writing processing unit 12 changes from "1" to "0", the clock control unit 31 detects that the data processing of the writing processing unit 12 has ended and the writing processing unit 12 The supply of the clock signal CLK6 is stopped, and the supply of the clock signal CLK7 to the clipping processing unit 13 is started (timing T32).
클럭 신호 CLK7이 공급되어 기동된 클립핑 처리부(13)는, "1"을 나타내는 비지 신호 BSY7과 BSY8을 클럭 제어부(31)로 출력하고, 라이팅 처리부(12)로부터 출력된 폴리곤1의 데이터에 클립핑 처리를 행한다(타이밍 T33).The clipping processing unit 13 supplied with the clock signal CLK7 and started up outputs busy signals BSY7 and BSY8 indicating " 1 " to the clock control unit 31, and processes the clipping to the data of polygon 1 output from the writing processing unit 12. (Timing T33).
여기서, 클립핑 처리부(13)가 행하는 처리 동작을 설명한다.Here, the processing operation performed by the clipping processing unit 13 will be described.
도 9는 실시예 3에 따른 3차원 그래픽 묘화 장치에서 처리하는 화면 상의 폴리곤을 도시하는 설명도이다. 도면에서, D는 3차원 데이터에 의해 표시되는 화면, P1, P2, P3은 폴리곤이다.9 is an explanatory diagram showing polygons on a screen processed by the three-dimensional graphic drawing apparatus according to the third embodiment. In the figure, D is a screen displayed by three-dimensional data, and P1, P2, and P3 are polygons.
클립핑 처리부(13)는, 예를 들면, 폴리곤 P1과 같이 화면 D의 외측에 배치되는 것은 묘화할 필요가 없다고 판단하고, 폴리곤 P1 이후의 처리를 종료하고 "0"을 나타내는 비지 신호 BSY7, BSY8과 함께, "1"을 나타내는 묘화 캔슬 신호 C2를 클럭 제어부(31)로 출력한다.The clipping processing unit 13 determines that it is not necessary to draw anything arranged outside the screen D like the polygon P1, for example, and finishes the processing after the polygon P1 and indicates busy signals BSY7 and BSY8 indicating "0". At the same time, the drawing cancel signal C2 indicating " 1 "
클럭 제어부(31)는, 입력된 비지 신호 BSY7, BSY8이 "1"로부터 "0"으로 변화되고, 또한, 묘화 캔슬 신호 C2가 입력되면, 클립핑 처리부(13)로의 클럭 신호 CLK7의 공급을 정지하고, 다시 좌표 변환 처리부(11)에 클럭 신호 CLK5의 공급을 개시한다.The clock control unit 31 stops the supply of the clock signal CLK7 to the clipping processing unit 13 when the input busy signals BSY7 and BSY8 change from "1" to "0", and the drawing cancel signal C2 is input. Then, the clock signal CLK5 is supplied to the coordinate conversion processing unit 11 again.
또한, 클립핑 처리부(13)는, 도 9에 도시한 폴리곤 P3과 같이 화면 D의 내측에 배치된 것은 묘화할 필요가 있다고 판단하고, 렌더링 처리부(5)에 해당 폴리곤 P3의 정점 데이터를 출력하고, 클럭 제어부(31)에 "0"을 나타내는 비지 신호 BSY7, BSY8을 출력한다.In addition, the clipping processing unit 13 determines that the arrangement of the inside of the screen D, such as the polygon P3 shown in FIG. 9, needs to be drawn, and outputs vertex data of the polygon P3 to the rendering processing unit 5. Busy signals BSY7 and BSY8 indicating "0" are output to the clock control unit 31.
또한, 도 9에 도시한 폴리곤 P2와 같이 일부가 화면 D의 외측에 있고, 화면 D의 내측에 위치하는 면적이 작으며, 복수의 폴리곤으로 분할하여 처리할 필요가 있는 경우에는, 예를 들면, 해당 폴리곤 P2의 화면 D의 외측이 되는 부분을 삭제하고, 화면 D의 내측이 되는 부분을 폴리곤2의 a와 폴리곤2의 b의 2개로 분할하여 클립핑 처리와 렌더링 처리를 행한다. 이 때의 처리를 도 8을 이용하여 설명한다.In addition, when a part is outside the screen D like the polygon P2 shown in FIG. 9, the area located inside the screen D is small, and it needs to divide | segment into several polygons and process it, for example, The part which becomes the outside of the screen D of the polygon P2 is deleted, and the part which becomes the inside of the screen D is divided into two of a of polygon 2 and b of polygon 2, and a clipping process and a rendering process are performed. The processing at this time will be described with reference to FIG.
도 8의 타이밍 T33에서, 클럭 제어부(31)는, 입력된 비지 신호 BSY8이 "1"로부터 "0"으로 변화되면, 클립핑 처리부(13)의 동작 종료를 검지하고, 클립핑 처리부(13)에의 클럭 신호 CLK7의 공급을 정지한다. 그 때에 묘화 캔슬 신호 C2가 클립핑 처리부(13)로부터 출력되어 있으면 이후의 처리가 필요없으므로, 다시 좌표 변환 처리부(11)에 클럭 신호 CLK5를 공급한다.At timing T33 in FIG. 8, when the input busy signal BSY8 changes from " 1 " to " 0 ", the clock controller 31 detects the end of the operation of the clipping processor 13 and clocks the clock to the clipping processor 13. Stop supply of the signal CLK7. If the drawing cancel signal C2 is output from the clipping processing unit 13 at that time, subsequent processing is not necessary, and thus the clock signal CLK5 is supplied to the coordinate conversion processing unit 11 again.
동작을 재개한 좌표 변환 처리부(11)는, 다음의 폴리곤2의 처리를 개시하여 클럭 제어부(31)로 출력하는 비지 신호 BSY5를 "1"로 한다. 이 후, 폴리곤2에 대하여, 폴리곤1과 마찬가지로 좌표 변환 처리(타이밍 T34)가 좌표 변환 처리부(11)에서 행해지고, 또한, 라이팅 처리(타이밍 T35)가 라이팅 처리부(12)에서 행해지며, 또한 클립핑 처리가 클립핑 처리부(13)에서 행해진다.The coordinate conversion processing unit 11 which has resumed operation starts the processing of the next polygon 2 and sets the busy signal BSY5 outputted to the clock control unit 31 as "1". Thereafter, the polygon 2 is subjected to the coordinate transformation processing (timing T34) in the coordinate transformation processing unit 11 similarly to the polygon 1, and the writing processing (timing T35) is performed in the writing processing unit 12, and the clipping processing is performed. Is performed in the clipping processing unit 13.
클럭 제어부(31)는, 클립핑 처리부(13)로부터 묘화 캔슬 신호 C2가 출력되지 않으면, 렌더링 처리부(5)에 클럭 신호 CLK2를 공급하여, 렌더링 처리부(5)를 기동한다.If the drawing cancel signal C2 is not output from the clipping processing unit 13, the clock control unit 31 supplies the clock signal CLK2 to the rendering processing unit 5 to activate the rendering processing unit 5.
도 8에 예시한 처리 동작에서는, 폴리곤2가 도 9에 도시한 바와 같이 화면 D의 외측까지 미치는 것이기 때문에, 클립핑 처리부(13)는 폴리곤2의 화면 D의 외측에 위치하는 부분을 삭제하고, 또한, 예를 들면 화면 D 내측의 부분을 폴리곤2의 a와 폴리곤2의 b의 2개로 분할하여 처리 속도를 빠르게 하고 있다. 도 8의 타이밍 T36에서 클럭 제어부(31)는, 클립핑 처리부(13)로부터 "1"을 나타내는 비지 신호 BSY7, BSY8을 입력받고 클럭 신호 CLK7을 출력하고 있다. 클립핑 처리부(13)는, 폴리곤2의 a의 데이터 처리가 종료되면, 폴리곤2의 b의 처리가 완료되어 있지 않으므로 비지 신호 BSY7을 "1"로 유지하여 클럭 제어부(31)로 출력하고, 또한, 폴리곤2의 a의 클립핑 처리는 완료되어 있으므로 비지 신호 BSY8을 "1"로부터 "0"으로 변화하여 클럭 제어부(31)로 출력한다.In the processing operation illustrated in FIG. 8, since the polygon 2 extends to the outside of the screen D as shown in FIG. 9, the clipping processing unit 13 deletes a portion located outside the screen D of the polygon 2, and For example, the part inside the screen D is divided into two, a of polygon 2 and b of polygon 2, to speed up the processing speed. At timing T36 in FIG. 8, the clock control unit 31 receives the busy signals BSY7 and BSY8 indicating "1" from the clipping processing unit 13 and outputs the clock signal CLK7. When the data processing of a of polygon 2 is completed, the clipping processing unit 13 maintains the busy signal BSY7 at " 1 " and outputs it to the clock control unit 31 since the processing of b of polygon 2 is not completed. Since the clipping process of a of polygon 2 is completed, the busy signal BSY8 is changed from " 1 " to " 0 "
이 후, 클럭 제어부(31)는, 렌더링 처리부(5)에 클럭 신호 CLK2의 공급을 개시한다. 클럭 신호 CLK2가 공급된 렌더링 처리부(5)는, "1"을 나타내는 비지 신호 BSY2를 클럭 제어부(31)로 출력하고, 폴리곤2의 a의 데이터에 렌더링 처리를 행한다. 폴리곤2의 a에 처리를 행하여 화소 데이터를 생성한 렌더링 처리부(5)는, 비지 신호 BSY2를 "0"으로 하여 클럭 제어부(31)로 출력하고, 폴리곤2의 a의 화소 데이터를 프레임 버퍼(6)에 기입한다(타이밍 T37). "0"을 나타내는 비지 신호 BSY2를 입력받은 클럭 제어부(31)는, 클럭 신호 CLK2의 공급을 정지한다. 이 때, 클립핑 처리부(13)로부터 출력되어 있는 비지 신호 BSY7이 "1"을 나타내고 있으므로, 다시 클럭 신호 CLK8을 클립핑 처리부(13)에 공급한다.Thereafter, the clock control unit 31 starts supplying the clock signal CLK2 to the rendering processing unit 5. The rendering processing unit 5 supplied with the clock signal CLK2 outputs the busy signal BSY2 indicating "1" to the clock control unit 31, and performs rendering processing on the data of a of polygons 2. The rendering processor 5 which processes pixel a to generate pixel data outputs the busy signal BSY2 to " 0 " to the clock controller 31, and outputs the pixel data of a of polygon 2 to the frame buffer 6 ) (Timing T37). The clock control part 31 which received the busy signal BSY2 which shows "0" stops supply of the clock signal CLK2. At this time, the busy signal BSY7 output from the clipping processing unit 13 indicates "1", so that the clock signal CLK8 is supplied to the clipping processing unit 13 again.
다시 기동된 클립핑 처리부(13)는, "1"을 나타내는 비지 신호 BSY8을 클럭 제어부(31)로 출력하여, 남은 폴리곤2의 b에 대하여 클립핑 처리를 행한다. 폴리곤2의 b의 데이터 처리가 종료되면, 비지 신호 BSY7 및 비지 신호 BSY8을 모두 "0"으로 하여 클럭 제어부(31)로 출력한다(타이밍 T38). 이 후, 폴리곤2의 a와 마찬가지로 렌더링 처리부(5)에 폴리곤2의 b가 입력되어 화소 데이터가 생성된다(타이밍 T39).The clipping processing unit 13 which is started again outputs the busy signal BSY8 indicating "1" to the clock control part 31, and performs the clipping process with respect to b of the remaining polygon 2. As shown in FIG. When the data processing of b of polygon 2 ends, the busy signal BSY7 and busy signal BSY8 are both set to "0" and output to the clock control part 31 (timing T38). Thereafter, as in polygon a, the polygon b is input to the rendering processor 5 to generate pixel data (timing T39).
렌더링 처리부(5)는, 폴리곤2의 b의 화소 데이터를 프레임 버퍼(6)에 기입하면, "0"을 나타내는 비지 신호 BSY2를 클럭 제어부(31)로 출력한다. "0"을 나타내는 비지 신호 BSY2를 입력받은 클럭 제어부(31)는, 클럭 신호 CLK2의 공급을 정지한다. 이 때, 클립핑 처리부(13)로부터 출력되고 있는 비지 신호 BSY7이 "0"을 나타내고 있으므로 좌표 변환 처리부(11)에 클럭 신호 CLK5의 공급을 개시하여, 3차원 데이터 기억부(3)로부터 폴리곤3의 데이터를 입력시켜 좌표 변환 처리를 개시시킨다(타이밍 T40).When the rendering processing unit 5 writes pixel data of b of polygon 2 into the frame buffer 6, the rendering processing unit 5 outputs a busy signal BSY2 indicating "0" to the clock control unit 31. The clock control part 31 which received the busy signal BSY2 which shows "0" stops supply of the clock signal CLK2. At this time, since the busy signal BSY7 output from the clipping processing unit 13 indicates "0", supply of the clock signal CLK5 to the coordinate conversion processing unit 11 is started, and the polygon 3 is stored from the three-dimensional data storage unit 3. The data is input to start the coordinate transformation process (timing T40).
도 8에 도시한 타이밍 T40∼T46과 같이 폴리곤3으로부터 최후의 폴리곤까지, 좌표 변환 처리와 라이팅 처리와 클립핑 처리와 렌더링 처리를 반복한다. 3차원데이터 기억부(3)에 기억된 1프레임분의 모든 폴리곤의 데이터 처리가 완료되면 좌표 변환 처리부(11)로부터 "0"을 나타내는 비지 신호 BSY0이 클럭 제어부(31)로 출력되고, 3차원 그래픽 묘화 처리가 종료된다.As in the timings T40 to T46 shown in Fig. 8, the coordinate transformation process, the writing process, the clipping process, and the rendering process are repeated from the polygon 3 to the last polygon. When data processing of all polygons for one frame stored in the three-dimensional data storage unit 3 is completed, the busy signal BSY0 indicating "0" is output from the coordinate conversion processing unit 11 to the clock control unit 31, and three-dimensional. The graphic drawing process ends.
이상과 같이, 본 실시예 3에 따르면, 좌표 변환 처리부(11)와 라이팅 처리부(12)와 클립핑 처리부(13)와 렌더링 처리부(5)를 하나씩 순서대로 동작시키도록 클럭 신호의 공급을 제어하였기 때문에, 좌표 변환 처리부(11)와 라이팅 처리부(12)와 클립핑 처리부(13)와 렌더링 처리부(5)에는 동시에 클럭 신호가 공급되지 않고, 데이터 처리를 행하고 있지 않은 처리부의 동작을 정지시킴으로써 소비 전력을 저감할 수 있다고 하는 효과가 있다.As described above, according to the third embodiment, since the supply of the clock signal is controlled to operate the coordinate transformation processing unit 11, the writing processing unit 12, the clipping processing unit 13, and the rendering processing unit 5 one by one in order. In addition, the clock signal is not supplied to the coordinate conversion processing unit 11, the writing processing unit 12, the clipping processing unit 13, and the rendering processing unit 5 simultaneously, and the power consumption is reduced by stopping the operation of the processing unit that is not performing data processing. There is an effect to be able to do it.
또한, 실시예 1 내지 실시예 3의 3차원 그래픽 묘화 장치에서, 클럭 제어부(7, 21, 31)가, 호스트 CPU(15)의 지정에 의해 클럭 신호를 순차 공급하여 동작시키는 동작 모드와, 모든 처리부에 클럭을 공급하여 파이프라인 동작을 행하게 하는 동작 모드를 전환하여, 소비 전력보다 처리 속도를 우선시키는 경우에는, 모든 처리부에 클럭 신호를 공급하여 파이프라인 동작을 실행하고, 전력 절약화를 우선하는 경우에는 클럭 신호를 각 처리부에 순차 공급하여 저소비 전력으로 동작시키도록 제어해도 된다.In addition, in the three-dimensional graphic drawing apparatuses of the first to third embodiments, the operation modes in which the clock control units 7, 21, and 31 sequentially operate by supplying clock signals by the designation of the host CPU 15, and all When switching the operation mode that supplies the clock to the processing unit to perform the pipeline operation, and prioritizes the processing speed over the power consumption, the clock signal is supplied to all the processing units to execute the pipeline operation and prioritize the power saving. In this case, the clock signal may be sequentially supplied to each processing unit so as to operate at low power consumption.
또한, 실시예 1에서는 지오메트리 처리부(4)와 렌더링 처리부(5)에 대하여 교대로 클럭 신호를 공급하는 구성으로 하고, 실시예 2에서는 지오메트리 처리부(4)와 셋업 처리부(9)와 픽셀 처리부(10)에 대하여 순차 클럭 신호를 공급하는 구성으로 하며, 실시예 3에서는 좌표 변환 처리부(11)와 라이팅 처리부(12)와클립핑 처리부(13)와 렌더링 처리부(5)에 대하여 순차 클럭 신호를 공급하는 구성으로 하였지만, 본 발명의 3차원 그래픽 묘화 장치는 상기 구성에 한정되는 것은 아니다. 예를 들면, 상기 각 처리부를 더 세분화하고, 이들 세분화된 처리부에 적절한 클럭 신호를 공급하며, 또한 치밀한 클럭 신호의 제어를 행하여 소비 전력을 억제하도록 구성해도 된다.In Embodiment 1, the clock signal is alternately supplied to the geometry processing unit 4 and the rendering processing unit. In Embodiment 2, the geometry processing unit 4, the setup processing unit 9, and the pixel processing unit 10 are alternately supplied. In the third embodiment, a sequential clock signal is supplied to the coordinate transformation processing unit 11, the writing processing unit 12, the clipping processing unit 13, and the rendering processing unit 5. Although it is set as the 3D graphic drawing apparatus of this invention, it is not limited to the said structure. For example, the processing units may be further subdivided, the appropriate clock signals may be supplied to these subdivided processing units, and detailed clock signals may be controlled to reduce power consumption.
이상과 같이, 본 발명에 따른 3차원 그래픽 묘화 장치는, 휴대 기기 등과 같이 소비 전력을 저감시킬 필요가 있는 장치에서 저소비 전력으로 3차원 그래픽 묘화를 행하는 데 적합하다.As mentioned above, the three-dimensional graphic drawing apparatus which concerns on this invention is suitable for performing three-dimensional graphic drawing with low power consumption in the apparatus which needs to reduce power consumption, such as a portable device.
Claims (10)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00070703 | 2002-03-14 | ||
| JP2002070703A JP3497499B2 (en) | 2002-03-14 | 2002-03-14 | 3D graphic drawing device |
| PCT/JP2003/002871 WO2003077201A1 (en) | 2002-03-14 | 2003-03-11 | 3-dimensional graphic plotting apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030088513A true KR20030088513A (en) | 2003-11-19 |
| KR100520341B1 KR100520341B1 (en) | 2005-10-11 |
Family
ID=27800346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-7014195A KR100520341B1 (en) | 2002-03-14 | 2003-03-11 | 3-dimensional graphic plotting apparatus |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6950106B2 (en) |
| EP (1) | EP1388819B1 (en) |
| JP (1) | JP3497499B2 (en) |
| KR (1) | KR100520341B1 (en) |
| CN (1) | CN1282913C (en) |
| WO (1) | WO2003077201A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898287B1 (en) * | 2005-07-05 | 2009-05-18 | 삼성모바일디스플레이주식회사 | Stereoscopic image display device |
| KR100932977B1 (en) * | 2005-07-05 | 2009-12-21 | 삼성모바일디스플레이주식회사 | Stereoscopic video display |
| US8207961B2 (en) | 2005-07-05 | 2012-06-26 | Samsung Mobile Display Co., Ltd. | 3D graphic processing device and stereoscopic image display device using the 3D graphic processing device |
| US8279221B2 (en) | 2005-08-05 | 2012-10-02 | Samsung Display Co., Ltd. | 3D graphics processor and autostereoscopic display device using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7698575B2 (en) * | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
| JP2007233730A (en) * | 2006-03-01 | 2007-09-13 | Mitsubishi Electric Corp | Three-dimensional graphic drawing device |
| US7882380B2 (en) * | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
| US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
| JPWO2009147795A1 (en) * | 2008-06-05 | 2011-10-20 | パナソニック株式会社 | Video processing system |
| JP5643946B2 (en) * | 2010-06-25 | 2014-12-24 | ナルテック株式会社 | Device having a plurality of interface units |
| CN102467756B (en) * | 2010-10-29 | 2015-11-25 | 国际商业机器公司 | For perspective method and the device of three-dimensional scenic |
| JP7168100B2 (en) * | 2019-09-12 | 2022-11-09 | 日本電信電話株式会社 | Pretreatment device, determination system, pretreatment method and pretreatment program |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300123A (en) * | 1979-01-02 | 1981-11-10 | Westinghouse Electric Corp. | Optical reading system |
| US4968873A (en) * | 1987-09-08 | 1990-11-06 | Juergen Dethloff | Smart card issuing and receiving apparatus |
| US5278753A (en) * | 1991-08-16 | 1994-01-11 | Graft Iii Charles V | Electronic voting system |
| US5272318A (en) * | 1991-11-18 | 1993-12-21 | Novatek Medical Inc. | Electronically readable medical locking system |
| US5221831A (en) * | 1991-11-29 | 1993-06-22 | Indala Corporation | Flap-type portal reader |
| US5257011A (en) * | 1991-12-03 | 1993-10-26 | Avid Corporation | Data altering means for multi-memory electronic identification tag |
| US6097301A (en) * | 1996-04-04 | 2000-08-01 | Micron Communications, Inc. | RF identification system with restricted range |
| JPH06251166A (en) * | 1993-02-25 | 1994-09-09 | Toshiba Corp | Image processing device |
| JPH06324666A (en) * | 1993-05-11 | 1994-11-25 | Hitachi Ltd | Character generating device |
| US5396218A (en) * | 1993-07-23 | 1995-03-07 | Olah; George | Portable security system using communicating cards |
| JP2636695B2 (en) * | 1993-08-03 | 1997-07-30 | 日本電気株式会社 | Pipeline processing circuit |
| US5661470A (en) * | 1994-03-04 | 1997-08-26 | Karr; Gerald S. | Object recognition system |
| US5566327A (en) * | 1994-07-08 | 1996-10-15 | Sehr; Richard P. | Computerized theme park information management system utilizing partitioned smart cards and biometric verification |
| US5675628A (en) * | 1994-08-01 | 1997-10-07 | Nokia Telecommunications Oy | Method and apparatus for enabling roaming of subscriber among plural mobile radio systems, using mobile equipment accepting removable subscriber identity module |
| US5612871A (en) * | 1994-08-12 | 1997-03-18 | Sandia Corporation | Quality monitored distributed voting system |
| US6077106A (en) * | 1997-06-05 | 2000-06-20 | Micron Communications, Inc. | Thin profile battery mounting contact for printed circuit boards |
| US6112240A (en) * | 1997-09-03 | 2000-08-29 | International Business Machines Corporation | Web site client information tracker |
| US6250548B1 (en) * | 1997-10-16 | 2001-06-26 | Mcclure Neil | Electronic voting system |
| US6078928A (en) * | 1997-12-12 | 2000-06-20 | Missouri Botanical Garden | Site-specific interest profiling system |
| US5936527A (en) * | 1998-02-10 | 1999-08-10 | E-Tag Systems, Inc. | Method and apparatus for locating and tracking documents and other objects |
| JP4505866B2 (en) * | 1998-04-03 | 2010-07-21 | ソニー株式会社 | Image processing apparatus and video signal processing method |
| US6397343B1 (en) * | 1999-03-19 | 2002-05-28 | Microsoft Corporation | Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer |
| JP2001188628A (en) * | 1999-12-28 | 2001-07-10 | Nec Corp | Device for reducing power consumption of image processor |
| US6769613B2 (en) * | 2000-12-07 | 2004-08-03 | Anthony I. Provitola | Auto-verifying voting system and voting method |
| US6803916B2 (en) * | 2001-05-18 | 2004-10-12 | Sun Microsystems, Inc. | Rasterization using two-dimensional tiles and alternating bins for improved rendering utilization |
| US6779727B2 (en) * | 2001-05-22 | 2004-08-24 | Vanguard Identification Systems, Inc. | Voter ballots and authentication system |
| US7077313B2 (en) * | 2001-10-01 | 2006-07-18 | Avante International Technology, Inc. | Electronic voting method for optically scanned ballot |
| US6892944B2 (en) * | 2001-10-01 | 2005-05-17 | Amerasia International Technology, Inc. | Electronic voting apparatus and method for optically scanned ballot |
| US6942142B2 (en) * | 2001-10-02 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Voting ballot, voting machine, and associated methods |
| US6854644B1 (en) * | 2002-09-16 | 2005-02-15 | Election Systems & Software, Inc. | Method of analyzing marks made on a response sheet |
-
2002
- 2002-03-14 JP JP2002070703A patent/JP3497499B2/en not_active Expired - Fee Related
-
2003
- 2003-03-11 KR KR10-2003-7014195A patent/KR100520341B1/en not_active IP Right Cessation
- 2003-03-11 CN CNB038002647A patent/CN1282913C/en not_active Expired - Fee Related
- 2003-03-11 WO PCT/JP2003/002871 patent/WO2003077201A1/en active Application Filing
- 2003-03-11 US US10/476,210 patent/US6950106B2/en not_active Expired - Fee Related
- 2003-03-11 EP EP03744057A patent/EP1388819B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898287B1 (en) * | 2005-07-05 | 2009-05-18 | 삼성모바일디스플레이주식회사 | Stereoscopic image display device |
| KR100932977B1 (en) * | 2005-07-05 | 2009-12-21 | 삼성모바일디스플레이주식회사 | Stereoscopic video display |
| US8154543B2 (en) | 2005-07-05 | 2012-04-10 | Samsung Mobile Display Co., Ltd. | Stereoscopic image display device |
| US8207961B2 (en) | 2005-07-05 | 2012-06-26 | Samsung Mobile Display Co., Ltd. | 3D graphic processing device and stereoscopic image display device using the 3D graphic processing device |
| US9083964B2 (en) | 2005-07-05 | 2015-07-14 | Nexuschips Co., Ltd. | Stereoscopic image display device |
| US8279221B2 (en) | 2005-08-05 | 2012-10-02 | Samsung Display Co., Ltd. | 3D graphics processor and autostereoscopic display device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1388819A1 (en) | 2004-02-11 |
| EP1388819A4 (en) | 2009-02-11 |
| JP3497499B2 (en) | 2004-02-16 |
| US6950106B2 (en) | 2005-09-27 |
| KR100520341B1 (en) | 2005-10-11 |
| US20040125104A1 (en) | 2004-07-01 |
| JP2003271986A (en) | 2003-09-26 |
| CN1282913C (en) | 2006-11-01 |
| CN1509455A (en) | 2004-06-30 |
| EP1388819B1 (en) | 2012-10-31 |
| WO2003077201A1 (en) | 2003-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520341B1 (en) | 3-dimensional graphic plotting apparatus | |
| CA2558316A1 (en) | Graphics pipeline and method having early depth detection | |
| KR19980702804A (en) | Hardware Architecture for Image Generation and Manipulation | |
| US20070115291A1 (en) | Multiple graphics processor systems and methods | |
| US7612781B2 (en) | Memory control method of graphic processor unit | |
| US4970499A (en) | Apparatus and method for performing depth buffering in a three dimensional display | |
| US10803547B2 (en) | Graphics processing systems using a subset of pipeline stages | |
| WO2022247179A1 (en) | Image rendering method and apparatus, device, and storage medium | |
| US7616211B2 (en) | Rendering processor, rasterizer and rendering method | |
| JP2001084404A (en) | Method and device for rendering, game machine, and computer readable recording medium for storing program for rendering three-dimensional model | |
| US20080211820A1 (en) | Information Processing Device, Graphic Processor, Control Processor, and Information Processing Method | |
| US7015916B2 (en) | Draw processing device and drawing method for drawing image on two-dimensional screen | |
| JP2007233730A (en) | Three-dimensional graphic drawing device | |
| JPH09282482A (en) | Image information processor | |
| JPH09319892A (en) | Image processor and its processing method | |
| JP3971448B2 (en) | Drawing apparatus and drawing method | |
| JPH1091145A (en) | Memory controller, memory control method and image generating device | |
| JP2783090B2 (en) | Drawing method | |
| JPH11195136A (en) | Animation method for three-dimensional model and animation preparation device | |
| JPH03291774A (en) | Graphics display device | |
| JPH0346826B2 (en) | ||
| JPH0962853A (en) | Graphic processor and graphic processing system | |
| JP2005063329A (en) | Three-dimensional drawing device and drawing method | |
| JPH0950362A (en) | Plotting device | |
| JPS61159689A (en) | Crt display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |