KR20030085406A

KR20030085406A - 프로세서간 연결 테스트 방법

Info

Publication number: KR20030085406A
Application number: KR1020020023818A
Authority: KR
Inventors: 신의탁; 정문기
Original assignee: 주식회사 현대시스콤
Priority date: 2002-04-30
Filing date: 2002-04-30
Publication date: 2003-11-05

Abstract

본 발명은 ATM 경로 세팅시 프로세서간의 연결 테스트 방법에 관한 것으로서, 이러한 본 발명은 타겟 프로세서를 소프트웨어적으로 중간 프로세서로 변경(VP/VC 조정)하여 SRC 프로세서와 중간 프로세서의 우선 통신 성공 여부를 검토하여, 이상이 있을 경우 상기 SRC 프로세서에 중간 프로세서의 장애를 출력 및 디벙깅을 수행하고, 이상이 없을 경우 중간 프로세서를 삭제하고, 다음 프로세서로 이동하여 상기 과정을 반복하고, 상기 과정을 최종 타겟 프로세서까지 수행하여 장애를 일으키는 특정 프로세서를 검색하고, 정확한 프로세서의 위치를 파악하여 이를 통보해 줌으로써, 쉽게 오류 부분만을 디버깅(debugging) 수행할 수 있도록 하고, 이를 통해 프로세서간의 연결 테스트를 효율적으로 수행할 수 있도록 한 프로세서간 연결 테스트 방법에 관한 것이다.

Description

프로세서간 연결 테스트 방법{Method for testing of connection with processor}

본 발명은 ATM 경로 세팅시 프로세서간의 연결 테스트 방법에 관한 것으로,특히 타겟 프로세서를 소프트웨어적으로 중간 프로세서로 변경(VP/VC 조정)하여 SRC 프로세서와 중간 프로세서의 우선 통신 성공 여부를 검토하여, 이상이 있을 경우 상기 SRC 프로세서에 중간 프로세서의 장애를 출력 및 디벙깅을 수행하고, 이상이 없을 경우 중간 프로세서를 삭제하고, 다음 프로세서로 이동하여 상기 과정을 반복하고, 상기 과정을 최종 타겟 프로세서까지 수행하여 장애를 일으키는 특정 프로세서를 검색하고, 정확한 프로세서의 위치를 파악하여 이를 통보해 줌으로써, 쉽게 오류 부분만을 디버깅(debugging) 수행할 수 있도록 하고, 이를 통해 프로세서간의 연결 테스트를 효율적으로 수행할 수 있도록 한 프로세서간 연결 테스트 방법에 관한 것이다.

일반적으로, 영구 가상 경로(PVC, Permanent Virtual Path) 방식의 ATM(Asynchronous Transfer Mode) 체계에서 각 프로세서(processor)간의 가상 경로/가상 채널(VP/VC)의 세팅(setting)은 고정 불변의 값을 사용한다.

또한, 프로세서별 Sar/Cubit 단에는 해당 프로세서와 커넥션(connection)되는 송/수신(Tx/Rx) 방향의 VP/VC 값이 세팅되어 있다. 이러한 값들이 프로세서 상호간에 매치(match)가 되어야 기본적인 경로가 연결된다.

그러나, 하드웨어 및 기타의 문제가 발생될 경우 통신 경로가 두절되는 문제가 발생할 수 있는데, 상기와 같은 특정 프로세서 간의 경로 두절에 대한 문제점으로는 VP/VC 값의 사용 오류 및 하드웨어적 장애로 인해 발생할 수 있다.

따라서, 시스템에 있어서, ATM 경로 세팅시 프로세서간의 연결 테스트 수행이 요구되는데, 종래에는 상기의 체계를 적용 후에 통신이 두절되었을 경우, 통신이 두절된 부분을 점검하기 위해 구 프로세서간 통신(IPC. InterProcess Communication) 방식을 응용한 타겟 보드(Target Board)와 통신 접속 시도 프로그램(IPCLOG) 방법으로 확인하였다.

또한, 현재까지 특정 경로 두절의 문제점 디버깅 방법으로는 통신을 하고자 하는 두개의 프로세서에서 한쪽에서 송신(Tx) 값을 전송하고 수신(Rx)을 타겟 보드에서 받는식의 구 IPCLOG를 사용하고 있다. 여기서 Rx 값이 전송이 되지 않으면 에러(Error)로 간주하고 해다 프로세서별 담당자들이 세팅 값을 매뉴얼(Manual)로 비교 검색하여 에러 유무를 가려내고 있다.

그러나, 통신을 하고자 하는 특정 프로세서 간에 존재하는 중간 프로세서가 많이 존재할 경우 디버깅해야 하는 담당자가 각자 매뉴얼로 검색해야 하므로, 디버깅을 위해 많은 시간을 투자해야 하며, 이로 인해 작업의 효율이 저하되는 문제점을 가진다.

또한, 상기와 같은 방식은 소프트웨어/하드웨어(SW/HW) 오류를 알길이 없으므로 정확히 통신이 두절된 부분을 발견하기 어려운 문제점이 있었다.

또한, 구 IPCLOG와 같은 방법은 특정 프로세서간의 송/수신(Tx/Rx) 값으로 경로 오류 여부를 점검할 수 있었지만, 구간 에러 발생시 중간단의 어느 부분 또는 종단의 에러 유무를 알 수가 없어 디비깅에 많은 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 타겟 프로세서를 소프트웨어적으로 중간 프로세서로 변경(VP/VC 조정)하여 SRC 프로세서와 중간 프로세서의 우선 통신 성공 여부를 검토하여, 이상이 있을 경우 상기 SRC 프로세서에 중간 프로세서의 장애를 출력 및 디벙깅을 수행하고, 이상이 없을 경우 중간 프로세서를 삭제하고, 다음 프로세서로 이동하여 상기 과정을 반복하고, 상기 과정을 최종 타겟 프로세서까지 수행하여 장애를 일으키는 특정 프로세서를 검색하고, 정확한 프로세서의 위치를 파악하여 이를 통보해 줌으로써, 쉽게 오류 부분만을 디버깅(debugging) 수행할 수 있도록 하고, 이를 통해 프로세서간의 연결 테스트를 효율적으로 수행할 수 있도록 한 프로세서간 연결 테스트 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

ATM 경로에 오류가 발생하면 중간단 개수 및 검사할 중간단을 확인하고, 상기 검사할 중간단 프로세서 SAR(Segmentation and Reassembly) 세팅시, 큐빗(Cubit)단의 강상 경로/가상 채널(VP/VC) 값을 조정하는 단계와,

상기 VP/VC(Virtual Path/Virtual Channel) 값 조정 후, 상기 SRC 프로세서와 검사할 중간단 프로세서간 통신을 점검하는 단계와,

상기 점검 후, 통신 경로의 이상 유무를 판별하여 통신 경로에 이상이 발생할 경우, 상기 SRC 프로세서와 검사를 수행한 중간단 프로세서간 경로에 이상 발생을 통보하고, 통신 경로에 이상이 없을 경우, 상기 검사를 수행할 마지막 중간단 프로세서인지를 체크하는 단계와,

상기 체크결과, 마지막 중간단 프로세서인 경우, 최종단 프로세서의 오류 검사 완료를 통보하는 단계와,

상기 체크결과, 마지막 중간단 프로세서가 아닌 경우, 상기 검사를 수행한 중간단 프로세서의 SAR 값을 삭제한 후, 다음 중간단 프로세서로 이동하는 단계로 구성됨을 그 방법적 구성상의 특징으로 한다.

도 1은 본 발명에 의한 ATM 경로 세팅시 프로세서 형태에 따른 프로세서간 연결 테스트 과정의 일 예를 도시한 블럭 구성도이고,

도 2는 본 발명에 의한 ATM 경로 세팅시 프로세서간 연결 테스트 처리 과정을 도시한 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 ..... SRC 프로세서

200, 300 ..... 제1 및 제n 프로세서

400 ..... 타겟 프로세서

이하, 상기와 같은 기술적 사상에 따른 본 발명의 「프로세서간 연결 테스트 방법」의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 1은 본 발명에 의한 ATM 경로 세팅시 프로세서 형태에 따른 프로세서간 연결 테스트 과정의 일 예를 도시한 블럭 구성도이다.

이에 도시된 바와 같이, SRC(Simple Resource Control) 프로세서(100)와, 중간 프로세서인 제1 프로세서(200), 제2 프로세서(300) 및 제n 프로세서(400)와, 타겟 프로세서(Target Processor)(500)의 형태로 구성되어 있다.

상기와 같은 구성을 가진 프로세서의 형태에서 통신을 하고자 할 때, 상기 SRC 프로세서(100)에서 송신(Tx) 후, 응답(Rx)이 없을 경우 다음과 같은 절차를 따른다.

즉, 중간 프로세서인 제1 프로세서(100)의 처리는, 먼저 타겟 프로세서(400)를 중간 프로세서인 제1 프로세서(100)로 소프트웨어(Software)적으로 변경(VP/VC 조정)하여 SRC 프로세서(100)와 제1 프로세서(200)간 통신 성공 여부를 검토한다.

상기 검토 결과, 이상이 있을 경우, 상기 SRC 프로세서(100)에 제1 프로세서(200)의 장애를 출력하고, 디버깅을 수행한다.

한편, 상기 검토 결과, 이상이 없을 경우, 제1 프로세서(100)를 원복하고 다음 중간 프로세서인 제2 프로세서(300)를 상기 과정의 VP/VC 를 재조정하여 상기 과정을 반복 수행한다.

즉, 상기와 같은 과정을 최종 타겟 프로세서까지 수행함으로써, 장애를 일으키는 특정 프로세서를 검색 할 수 있으며, 이를 통해 디버깅을 쉽게 수행할 수 있는 것이다.

이에 도시된 바와 같이, ATM 경로에 오류가 발생(ST11)하면, 중간단 계수 및 검사할 중간단을 확인하는 단계(ST12)와, 상기 검사할 중간단 프로세서 SAR(Segmentation and Reassembly, 분해와 합성) 세팅시, 큐빗(Cubit)단의 VP/VC 값을 조정하는 단계(ST13)와, 상기 VP/VC 값 조정 후, 상기 SRC 프로세서와 검사할 중간단 프로세서간 통신을 점검하는 단계(ST14)와, 상기 점검 후, 통신 경로(PATH)의 이상 유무를 판별하는 단계(ST15)와, 상기 판별결과, 통신 경로에 이상이 발생하면, 상기 SRC 프로세서와 검사를 수행한 중간단 프로세서간 경로에 이상이 발생함을 통보하는 단계(ST16)와, 상기 판별결과, 통신 경로에 이상이 없을 경우, 상기 검사를 수행할 마지막 중간단 프로세서인지를 체크하는 단계(ST17)와, 상기 체크결과, 마지막 중간단 프로세서인 경우, 최종단 프로세서의 오류 검사 완료를 통보하는 단계(ST18)와, 상기 체크결과, 마지막 중간단 프로세서가 아닌 경우, 상기 검사를 수행한 중간단 프로세서의 SAR 값을 삭제하는 단계(ST19)와, 상기 중간단 프로세서의 SAR 값 삭제 후, 다음 중간단 프로세서로 이동하는 단계(ST20)로 구성된다.

이상에서 상술한 본 발명 "프로세서간 연결 테스트 방법"에 따르면, 타겟 프로세서를 소프트웨어적으로 중간 프로세서로 변경(VP/VC 조정)하여 SRC 프로세서와 중간 프로세서의 우선 통신 성공 여부를 검토하여, 이상이 있을 경우 상기 SRC 프로세서에 중간 프로세서의 장애를 출력 및 디벙깅을 수행하고, 이상이 없을 경우 중간 프로세서를 삭제하고, 다음 프로세서로 이동하여 상기 과정을 반복하고, 상기 과정을 최종 타겟 프로세서까지 수행하여 장애를 일으키는 특정 프로세서를 검색하고, 정확한 프로세서의 위치를 파악하여 이를 통보해 줌으로써, 디버깅(debugging)의 용이성을 높일 수 있으며, 이로 인해 많은 생산성 및 효율성을 증대시킬 수 있는 이점을 가진다.

Claims

ATM(Asynchronous Transfer Mode) 경로 세팅시 프로세서간 연결 테스트 방법에 있어서,

ATM 경로에 오류가 발생하면 중간단 개수 및 검사할 중간단을 확인하고, 상기 검사할 중간단 프로세서 SAR(Segmentation and Reassembly) 세팅시, 큐빗(Cubit)단의 강상 경로/가상 채널(VP/VC) 값을 조정하는 단계와;

상기 VP/VC(Virtual Path/Virtual Channel) 값 조정 후, 상기 SRC 프로세서와 검사할 중간단 프로세서간 통신을 점검하는 단계와;

상기 점검 후, 통신 경로의 이상 유무를 판별하여 통신 경로에 이상이 발생할 경우, 상기 SRC 프로세서와 검사를 수행한 중간단 프로세서간 경로에 이상 발생을 통보하고, 통신 경로에 이상이 없을 경우, 상기 검사를 수행할 마지막 중간단 프로세서인지를 체크하는 단계와;

상기 체크결과, 마지막 중간단 프로세서인 경우, 최종단 프로세서의 오류 검사 완료를 통보하는 단계와;

상기 체크결과, 마지막 중간단 프로세서가 아닌 경우, 상기 검사를 수행한 중간단 프로세서의 SAR 값을 삭제한 후, 다음 중간단 프로세서로 이동하는 단계를 포함하여 이루어진 것을 특징으로 하는 프로세서간 연결 테스트 방법.