KR100237367B1 - 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법 - Google Patents

2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법 Download PDF

Info

Publication number
KR100237367B1
KR100237367B1 KR1019970054783A KR19970054783A KR100237367B1 KR 100237367 B1 KR100237367 B1 KR 100237367B1 KR 1019970054783 A KR1019970054783 A KR 1019970054783A KR 19970054783 A KR19970054783 A KR 19970054783A KR 100237367 B1 KR100237367 B1 KR 100237367B1
Authority
KR
South Korea
Prior art keywords
stage
switch module
unit switch
routing tag
switch
Prior art date
Application number
KR1019970054783A
Other languages
English (en)
Other versions
KR19990033426A (ko
Inventor
전용일
박권철
전병윤
이명호
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970054783A priority Critical patent/KR100237367B1/ko
Publication of KR19990033426A publication Critical patent/KR19990033426A/ko
Application granted granted Critical
Publication of KR100237367B1 publication Critical patent/KR100237367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 스위치가 단위 스위치 모듈들을 이용한 2단 겹치기 망 구성으로 이루어진 경우에 적용되며, 스위치의 형상 관리를 위해서 이용되는 스위치 모듈의 위치정보를 찾는 방법에 관한 것이다. 본 발명에서는 단위 스위치 모듈의 특정 포트에 접속된 스위치 형상 관리 프로세스가 내부 셀을 생성하여 단위 스위치의 위치 정보를 파악한다.

Description

2단 겹치기 망에서 단위 스위치 모듈의 위치파악방법{A method for locating of elementary switch modules in a 2-stage folded network}
본 발명은 ATM 스위치 네트워크 운용, 유지 및 보수 분야에 관한 것으로서, 특히 ATM 스위치가 단위 스위치 모듈들을 이용한 2 단(Stage) 겹치기 망 구성으로 이루어진 경우에 적용되어, 스위치의 형상 관리를 위해서 이용되는 스위치 모듈의 위치 정보를 파악하기 위한 2 단 겹치기 망에서 단위 스위치 모듈의 위치파악방법에 관한 것이다.
일반적으로, 전체 스위치의 형상 파악은 단위 스위치 모듈의 위치를 파악하는 것으로 부터 출발한다. 종래에는 단위 스위치 모듈의 위치정보가 인가된 외부 신호 또는 펌 웨어상에서 정해진다.
즉, 단위 스위치 모듈에 위치 값을 지정하기 위해 단위 스위치 모듈이 장착될 때 스위치 모듈의 실장 위치인 슬롯에서부터 위치 정보가 외부 신호로 인가되게 하거나 단위 스위치 모듈의 펌 웨어에 위치 정보를 삽입하였다. 하지만 이 경우에 특정 위치에 존재하는 스위치 모듈을 교체하고자 할 때 거기에 맞는 스위치 모듈을 준비하여야 한다.
본 발명은 상기와 같은 종래의 방법을 사용하지 않고 단위 스위치 모듈의 특정 포트에 접속된 스위치 형상 관리 프로세스에서 내부 셀을 생성하여 단위 스위치의 위치 정보를 파악하고자 한다.
이러한 본 발명은, 2단(stage) 겹치기 망 구성에서 단위 스위치 모듈의 특정 포트에 접속된 스위치 형상 관리 프로세스가 스위치 모듈의 위치를 파악하게 하여 별도로 교체될 스위치 모듈의 위치에 관계없이 교체가 이루어 질 수 있게 하는데 그 목적이 있다.
도 1은 2단 겹치기 망 구조의 ATM 스위치 구성도,
도 2는 내부 셀 포맷 구성도,
도 3은 제 1 단의 스위치 형상 관리 프로세스(100)에서 생성된 초기 위치 탐지용 셀들의 루프 백 경로 예시도,
도 4는 제 2 단의 스위치 형상 관리 프로세스(200)에서 생성된 초기 위치 탐지용 셀들의 루프 백 경로 예시도.
〈도면의 주요 부분에 대한 부호의 설명〉
10,11,12 : 제 1 단(stage 1)에 위치한 단위 스위치 모듈
20,21 : 제 2 단(stage 2)에 위치한 단위 스위치 모듈
40,41,42,43,44,45,46,47,51,52,53,54,55,56 : 링크
103,113,123 : 정합 모듈
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 2단 겹치기 망 구조의 ATM 스위치 구성을 나타낸 것이다.
그 ATM 스위치는, 정합 모듈들(Interface Modules)(103, 113, 123), 접속 교환 서브시스템(ATM Local Switching Subsystem; ALS0∼ALS2)을 예로 든 제 1 단(stage-1)에 위치하는 단위 스위치 모듈들(10, 11, 12), 그리고 중앙교환 서브시스템(ATM Central Switching Subsystem; ACS0, ACS1)을 예로 든 제 2 단(stage-2)에 위치하는 단위 스위치 모듈들(20, 21), SWMP(SWitch Main Processor)를 예로 든 스위치 형상 관리 프로세스들(100, 110, 120, 200, 210), 그리고 이들을 연결하는 링크들(40, 41, 42, 43, 44, 45, 46, 47, 51, 52, 53, 54, 55, 56)로 구성된다.
본 발명에서 ATM 스위치는 각 단위 스위치 모듈의 특정 포트에 스위치 형상 관리 프로세스들이 연결되어 있고(100, 110, 120, 200, 210), 단위 스위치 모듈은 L+1개의 입출력 포트를 갖으며, 제 1 단에 N 개의 단위 스위치 모듈이 존재하고(10, 11, 12), 제 2 단에 M 개의 단위 스위치 모듈이 존재하며(20, 21), 제 1 단에 속한 단위 스위치 모듈(10, 11, 12)에서 M개 포트들이 차례대로 제 2 단에 속한 M개의 단위 스위치 모듈(20, 21)에 접속되며, 접속되는 위치는 제 1 단에서의 단위 스위치모듈의 위치인 K{K | 0<= K< N}에 대응되는 K+1번 포트에 링크로 접속되는 구조를 갖는다.
그 실시 예인 도 1에서는 N=3, M=2인 경우의 ATM 스위치 구조로서, 각 단위 스위치 모듈의 포트 0에 스위치 형상 관리 프로세스들이 연결되어 있고, 제 1 단에 3개의 단위 스위치 모듈(10, 11, 12)이 존재하고, 제 2 단에 2개의 단위 스위치 모듈(20, 21)이 존재하며, 제 1 단에 속한 0, 1, 2 위치의 단위 스위치 모듈(10, 11, 12)에서 2개 포트들이 차례대로 제 2 단에 속한 2개의 단위 스위치 모듈(20, 21)에 접속되며, 접속되는 포트의 위치는 제 1 단에서의 단위스위치 모듈 위치에 따라 1, 2, 3 이 된다.
즉, 제 1 단의 0번 위치의 단위 스위치 모듈(10)의 1, 2 번 포트는 링크(51)과 링크 (52)를 통해 각각 제 2 단의 단위 스위치 모듈(20, 21)의 1 번 포트에 접속된다. 제 1 단의 1번 위치의 단위 스위치 모듈(11)의 1, 2 번 포트는 링크(53)과 링크(55)를 통해 각각 제 2 단의 단위 스위치 모듈(20, 21)의 2 번 포트에 접속된다. 제 1 단의 2번 위치의 단위 스위치 모듈(12)의 1, 2 번 포트는 링크(54)와 링크(56)를 통해 각각 제 2 단의 단위스위치 모듈(20, 21)의 3 번 포트에 접속된다.
도 2는 본 발명에서 사용되는 내부 셀 포맷 구성도로서, 셀이 스위치에 입력되어 만나는 첫 번째 단위 스위치 모듈에서의 출력 포트인 "Routing Tag 0"(501), 두 번째 단위 스위치에서의 출력 포트인 "Routing Tag 1"(502), 세 번째 단위 스위치에서의 출력 포트인 "Routing Tag 2"(503), 셀이 스위치 형상 관리 프로세스에 의해 되돌려진 경우에 '1'의 값을 갖고 그렇지 않은 경우에는 '0'의 값을 갖는 루프 백 표시자인 "Loop Back Indication"(504), 셀 생성 위치의 단위 스위치 모듈에서의 첫 출력 포트 "Routing Tag @ Source"(505), 셀이 되돌려진 후 첫 번째 만나는 단위 스위치 모듈의 출력 포트 "Routing Tag @ Loop Back"(506), ATM셀의 헤더에 속하는 가상 경로 식별자(Virtual Path Identifier)(507), 가상 채널 식별자(Virtual Channel Identifier)(508), 페이로드 타입(Payload Type)(509) 등으로 구성된다.
본 발명에서 스위치 형상 관리 프로세스는 다음 단계에 의해 단위 스위치 모듈의 위치를 파악하기 위한 초기의 위치 탐지용 셀들을 생성한다.
출력 셀들에 대하여 단위 스위치에 부착된 형상 관리 프로세스들은 "Routing Tag 0"(501)의 값이 1에서 L값의 범위를 갖도록 하여(단계 1-1), 다음 (단계 1-2)를 반복한다. 출력 셀들에 대하여 "Routing Tag 0 @ Loop Back"(506)의 값을 1에서 L까지 갖도록 하여, (단계 1-2-1)에서 (단계 1-2-4) 과정을 반복한다(단계 1-2). 즉, 출력 셀들에 대하여 "Routing Tag 1"(502)의 값은 스위치 형상 관리 프로세스가 부착된 지정된 위치의 포트 0로 지정한다(단계 1-2-1). 출력 셀들에 대하여 "Loop Back Indication"(504)의 값을 0으로 지정한다(단계 1-2-2). 출력 셀들에 대하여 (단계 1-1)에서 정하여진 "Routing Tag 0"(501)의 값을 "Routing Tag 0 @ Source"(505)에 복사한다(단계 1-2-3). 출력 셀들에 대하여 VPI(507), VCI(508) 값을 0으로 지정하고 페이로드 타입(509)의 값으로 4 를 지정하여 각 단위 스위치 모듈로 출력한다(1-2-4). 위의 단계에 의해 생성된 초기 위치 탐지용 셀들은 지정된 라우팅 태그들(501, 502)에 따라 단위 스위치 모듈들을 통과하여 루프 백 위치에서의 스위치 형상 관리 프로세스에 도착하게 된다.
실시 예를 상기 도 1을 참조하여 살펴보면, 제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)에서 발생한 셀 초기 위치 탐지용 셀들의 루프 백 위치는 제 2 단의 스위치 형상 관리 프로세스들(200, 210)이 되며, 제 2 단의 스위치 형상 관리 프로세스(200, 210)에서 발생한 셀 초기 위치 탐지용 셀들의 루프 백 위치는 제 1 단의 스위치 형상 관리 프로세스들(100, 110, 120)이 된다.
즉, 제 1 단의 각 스위치 형상 관리 프로세스(100, 110, 120)에서 발생된 위치 탐지용 셀들 중 "Routing Tag 0"(501)의 값이 1이고 "Routing Tag 1"(502)의 값이 0인 셀들은, 링크(40, 41, 42)를 통하여 단위 스위치 모듈(10, 11, 12)에 입력 되어"Routing Tag 0"(501)의 값 1에 따라 제 1 단과 제 2 단의 링크 (51, 53, 54)을 통하여 제 2 단의 0번 위치의 단위 스위치 모듈( 20)에 입력되고, "Routing Tag 1"(502)의 값 0에 따라 링크(43)를 통해 제 2 단의 1 번 단위 스위치 모듈에 부착된 스위치 형상 관리 프로세스(200)에 입력된다. 마찬가지로, 제 1 단의 각 스위치 형상 관리 프로세스(100, 110, 120)에서 발생된 위치 탐지용 셀들 중 "Routing Tag 0"(501)의 값이 2이고 "Routing Tag 1"(502)의 값이 0인 셀들은 제 2 단의 단위 스위치 모듈(21)에 부착된 스위치 형상 관리 프로세스(210)에 입력된다.
또한, 제 2 단의 각 스위치 형상 관리 프로세스(200, 210)에서 발생된 위치 탐지용 셀들 중에서 "Routing Tag 0"(501)의 값이 1이고 "Routing Tag 1"(502)의 값이 0인 셀들은 제 1 단의 0 번 위치의 단위 스위치 모듈(10)에 부착된 스위치 형상 관리 프로세스(100)에 입력되고, "Routing Tag 0"(501)의 값이 2이고 "Routing Tag 1"(502)의 값이 0인 셀들은 제 1 단의 1 번 위치의 단위 스위치 모듈(11)에 부착된 스위치 형상 관리 프로세스(110)에 입력되고, "Routing Tag 0"(501)의 값이 3이고 "Routing Tag 1"(502)의 값이 0인 셀들은 제 1 단의 2 번 위치의 단위 스위치 모듈(12)에 부착된 스위치 형상 관리 프로세스(120)에 입력된다.
한편, 제 1 단의 스위치 형상 관리 프로세스(100)에서 발생된 초기 위치 탐지용 셀들 중 "Routing Tag 0"(501)의 값이 3인 셀들은 링크(45)를 통하여 정합 모듈(103)에 도착하고, 스위치 형상 관리 프로세스(110)에서 발생된 초기 위치 탐지용 셀들 중 "Routing Tag 0"(501)의 값이 3인 셀들은 링크(46)를 통하여 정합 모듈(113)에 도착하고, 스위치 형상 관리 프로세스(120)에서 발생된 초기 위치 탐지용 셀들 중 "Routing Tag 0"(501)의 값이 3인 셀들은 링크(47)를 통하여 정합 모듈(123)에 도착한다. 이에 따라 각 정합 모듈은 초기 위치 탐지용 셀들을 받은 후 ATM 셀 처리시에 VPI와 VCI 값이 0이며 페이로드 타입(PT)의 값이 4인 셀을 ATM 계층의 유효하지 않은(invalid) 셀로 처리하여 폐기한다.
단위 스위치 모듈의 형상 관리 프로세스들에 도착하는 초기 위치 탐지용 셀들은 단위 스위치 모듈의 위치보다 1이 큰 "Routing Tag 0"(501) 의 값을 갖게 된다. 실시 예인 도 1의 스위치 형상 관리 프로세스(200)에서는 입력되는 모든 초기 위치 탐지용 셀들의 "Routing Tag 0"(501)의 값이 1이며, 이는 단위 스위치 모듈(20)의 위치 0 보다 1 큰 값이다. "Routing Tag 0 @ Source"(505)의 값은 "Routing Tag 0"(501) 과 같은 값을 가지며, 스위치 형상 관리 프로세스(200)에서는 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Source"(505)의 값에서 1을 뺀 값으로부터 단위 스위치 모듈의 위치가 0임을 파악할 수 있다. 즉, 스위치 형상 관리 프로세스는 입력되는 초기 위치 탐지용 셀들의 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Source"(505)의 값에서 1을 뺀 값으로부터 스위치 형상 관리 프로세스가 부착된 단위 스위치 모듈의 위치를 파악할 수 있다.
스위치 형상 관리 프로세스는 "Loop Back Indication"(504)의 값이 0인 초기 위치 탐지용 셀이 도착하게 되면 다음 루프 백 단계를 거쳐 되돌린다.
즉, 입력되는 초기 위치 탐지용 셀에 대하여 "Routing Tag 0 @ Loop Back"(506)의 값을 "Routing Tag 0"(501)에 복사한다(단계 2-1). 입력되는 초기 위치 탐지용 셀에 대하여 "Routing Tag 1"(502)의 값은 스위치 형상 관리 프로세스가 부착된 지정된 위치의 포트인 0으로 지정한다(단계 2-2). 입력되는 초기 위치 탐지용 셀에 대하여 "Loop Back Indication"(504)의 값을 1로 지정하여 이 셀은 되돌려 진 셀임을 표시한 후에 각 단위 스위치 모듈로 출력한다(단계 2-3).
제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)에 의해 되돌려진 루프 백 셀들은 제 2 단의 형상 관리 프로세스(200, 210)에 입력되며, 제 2 단의 스위치 형상 관리 프로세스(200, 210)에 의해 되돌려진 루프 백 셀들은 제 1 단의 형상 관리 프로세스(100, 110, 120)에 입력된다.
이 실시 예를 상기 도 1을 참조하여 설명하면, 제 1 단의 스위치 형상 관리 프로세스(100)에서 생성되는 초기 위치 탐지용 셀은 도 3에서 처럼 제 2 단의 스위치 형상 관리 프로세스(200, 210)들에 의해 되돌려지며, 경로(60, 63)를 따르는 셀은 제 1 단의 스위치 형상 관리 프로세스(100)에 도달하며, 경로(61, 64)를 따르는 셀은 제 1 단의 스위치 형상 관리 프로세스(110)에 도달하며, 경로(62, 65)를 따르는 셀은 제 1 단의 스위치 형상 관리 프로세스(120)에 도달한다. 그리고 정합 모듈(103)로 향하는 경로(66, 67, 68)를 따르는 셀은 VPI와 VCI 값이 0이며 PT의 값이 4인 셀이므로 정합 모듈내의 ATM 계층에서 ATM 계층의 유효하지 않은 셀로 처리되어 폐기된다.
스위치 형상 관리 프로세스(100)에 도달되는 루프 백 셀들은 경로 (60)과 경로(63)를 따르게 되며, 스위치 형상 관리 프로세스(200, 210)와 스위치 형상 관리 프로세스 (100) 사이의 링크들(51, 52)이 단위 스위치 모듈(20, 21)의 1번 포트에 연결되므로, 제 2 단의 스위치 형상 관리 프로세스(200, 210)에서 부착되었던 "Routing Tag 0"(501) 의 값은 반드시 1이 되며 단위 스위치 모듈(10)의 위치인 0보다 1 크다.
스위치 형상 관리 프로세스(110)에 도달되는 루프 백 셀들은 경로 (61)과 경로(64)를 따르게 되며, 스위치 형상 관리 프로세스(200, 210)와 스위치 형상 관리 프로세스(110) 사이의 링크들(53, 55)이 단위 스위치 모듈(20, 21)의 2번 포트에 연결되므로, 제 2 단의 스위치 형상 관리 프로세스(200, 210)에서 부착되었던 "Routing Tag 0"(501) 의 값은 반드시 2가 되며 단위 스위치 모듈(11)의 위치인 1보다 1 크다.
스위치 형상 관리 프로세스(120)에 도달되는 루프 백 셀들은 경로 (62)과 경로(65)를 따르게 되며, 스위치 형상 관리 프로세스(200, 210)와 스위치 형상 관리 프로세스(120) 사이의 링크들(54, 56)이 단위 스위치 모듈(20, 21)의 3번 포트에 연결되므로, 제 2 단의 스위치 형상 관리 프로세스(200, 210)에서 부착되었던 "Routing Tag 0"(501) 의 값은 반드시 3이 되며 단위 스위치 모듈(12)의 위치인 2보다 1 크다.
제 1 단의 다른 스위치 형상 관리 프로세스(110, 120)에서 생성된 초기 위치 탐지용 셀들도 스위치 형상 관리 프로세스(100)에서 생성된 초기 위치 탐지용 셀들처럼 움직인다.
한편, 다른 실시예를 도 1을 참조하여 설명하면, 제 2 단의 스위치 형상 관리 프로세스(200)에서 생성되는 초기 위치 탐지용 셀은 도 4에서 처럼 제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)들에 의해 되돌려 지며, 경로(69, 70, 71)를 따르는 셀은 제 2 단의 스위치 형상 관리 프로세스(200)에 도달하며, 경로(72, 73, 74)를 따르는 셀은 제 2 단의 스위치 형상 관리 프로세스(210)에 도달한다. 그리고 정합 모듈(103, 113, 123)로 향하는 경로(75, 76, 77)를 따르는 셀은 VPI와 VCI 값이 0이며 PT의 값이 4인 셀이므로 정합 모듈내의 ATM 계층에서 ATM 계층의 유효하지 않은 셀로 처리되어 폐기된다.
스위치 형상 관리 프로세스(200)에 도달되는 루프 백 셀들은 경로 (69, 70, 71)를 따르게 되며, 스위치 형상 관리 프로세스(100, 110, 120)와 스위치 형상 관리 프로세스 (200) 사이의 링크들(51, 53, 54)이 단위 스위치 모듈(10, 11, 12)의 1번 포트에 연결되므로, 제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)에서 부착되었던 "Routing Tag 0"(501) 의 값은 반드시 1이 되며 단위 스위치 모듈(20)의 위치인 0보다 1 크다.
스위치 형상 관리 프로세스(210)에 도달되는 루프 백 셀들은 경로(72, 73, 74)를 따르게 되며, 스위치 형상 관리 프로세스(100, 110, 120)와 스위치 형상 관리 프로세스 (210) 사이의 링크들(52, 55, 56)이 단위 스위치 모듈(10, 11, 12)의 2번 포트에 연결되므로, 제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)에서 부착되었던 "Routing Tag 0"(501) 의 값은 반드시 2가 되며 단위 스위치 모듈(21)의 위치인 1보다 1 크다.
제 2 단의 다른 스위치 형상 관리 프로세스(210)에서 생성된 초기 위치 탐지용 셀들도 스위치 형상 관리 프로세스(200)에서 생성된 초기 위치 탐지용 셀들처럼 움직인다.
이상에서 각 단위 스위치 형상 관리 프로세스에 입력되는 루프 백 셀들은 모두 "Loop Back Indication"(504)의 값이 1 이며 단위 스위치 모듈의 위치보다 1이 큰 "Routing Tag 0"(501) 의 값을 갖게 된다.
또 다른 실시 예를 도 1을 참조하여 설명하면, 제 2 단의 스위치 형상 관리 프로세스(200)에서는 입력되는 모든 루프 백 셀들의 "Routing Tag 0"(501)의 값이 1이며 이는 단위 스위치 모듈(20)의 위치 0 보다 1 큰 값이다. "Routing Tag 0 @ Loop Back"(506)의 값은 "Routing Tag 0"(501)과 같은 값을 가지며, 스위치 형상 관리 프로세스(200)에서는 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Loop Back"(506)의 값에서 1을 뺀 값으로부터 단위 스위치 모듈(20)의 위치가 0임을 파악할 수 있다. 이는 제 1 단의 스위치 형상 관리 프로세스(100, 110, 120)에서도 마찬가지로 수행될 수 있다.
즉, 스위치 형상 관리 프로세스는 입력되는 루프 백 셀들의 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Loop Back"(506)의 값에서 1을 뺀 값으로부터 스위치 형상 관리 프로세스가 부착된 단위 스위치 모듈의 위치를 파악할 수 있다.
이상과 같은 본 발명을 이용하면, 단위 스위치의 모듈 제작에 있어서 위치 정보를 구분하도록 펌 웨어를 제작하는 방법, 또는 스위치의 랙 구성시 백보드에 인가된 신호로부터 단위 스위치의 위치 정보를 구분하도록 하는 방법을 제거할 수 있다. 또한, 스위치 네트워크 상에 단위 스위치 모듈이 장착되는 위치에 따라 다르지 않으므로 스위치의 유지 보수 시 단순히 스위치 네트워크에 단위 스위치 모듈이 장착되면 스위치 형상 관리 프로세서에 의해 단위 스위치 모듈의 위치가 파악된다. 또한 본 발명에 따라 단위 스위치 모듈이 장착될 위치의 구분없이 사용 가능하게 된다.

Claims (4)

  1. 2단 겹치기 망으로 구성되며, 각 단위 스위치 모듈의 특정 포트인 0번 입출력 포트에 스위치 형상 관리 프로세스들이 연결되어 있고, 단위 스위치 모듈은 L+1개의 입출력 포트를 갖으며, 제 1 단에 N 개의 단위 스위치 모듈이 존재하고, 제 2 단에 M 개의 단위 스위치 모듈이 존재하며, 제 1 단에 속한 단위 스위치 모듈에서 M개 포트들이 차례대로 제 2 단에 속한 M개의 단위 스위치 모듈에 접속되며, 접속되는 위치는 제 1 단에서의 단위 스위치의 위치인 K {K | 0<= K< N}에 대응되는 'K+1'번 포트에 링크로 접속되는 구조를 갖는 ATM 스위치에 있어서,
    셀이 스위치에 입력되어 만나는 첫 번째 단위 스위치 모듈에서의 출력 포트인 "Routing Tag 0"(501), 두 번째 단위 스위치에서의 출력 포트인 "Routing Tag 1"(502), 세 번째 단위 스위치에서의 출력 포트 "Routing Tag 2"(503), 셀이 스위치 형상 관리 프로세스에 의해 되돌려진 경우에 1의 값을 갖고 그렇지 않은 경우에는 0의 값을 갖는 루프 백 표시자인 "Loop Back Indication"(504), 셀 생성 위치의 단위 스위치 모듈에서의 첫 출력 포트 "Routing Tag @ Source"(505), 셀이 되돌려진 후 첫 번째 만나는 단위 스위치 모듈의 출력 포트 "Routing Tag @ Loop Back"(506), ATM셀의 헤더에 속하는 가상 경로 식별자(507), 가상 채널 식별자(508) 및 페이로드 타입(509)의 필드를 갖는 내부 셀 포맷을 이용하여,
    상기 제 1 단 또는 제 2 단의 각 스위치 형상 관리 프로세스가 단위 스위치 모듈의 위치를 파악하기 위한 초기 위치 탐지용 셀들을 생성하는 제 1 과정과;
    상기 제 1 단에서 생성된 초기 위치 탐지용 셀을 받은 제 2 단의 스위치 형상 관리 프로세스 또는 상기 제 2 단에서 생성된 초기 위치 탐지용 셀을 받은 제 1 단의 스위치 형상 관리 프로세스가 그 초기 위치 탐지용 셀들의 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Source"(505)의 값에서 '1'을 뺀 값으로부터 스위치 형상 관리 프로세스가 부착된 단위 스위치 모듈의 위치를 파악하는 제 2 과정으로 이루어진 것을 특징으로 하는 2 단 겹치기 망에서 단위 스위치 모듈의 위치파악방법.
  2. 제 1 항에 있어서,
    상기 제 1 과정은,
    출력 셀들에 대하여 단위 스위치 모듈에 부착된 스위치 형상 관리 프로세스들이 "Routing Tag 0"(501)의 값이 1에서 L값의 범위를 갖도록 정하는 제 1 단계와;
    이 출력 셀들에 대하여 반복적으로 "Routing Tag 0 @ Loop Back"(506)의 값을 1에서 L까지 갖도록 정하는 제 2 단계와;
    그 출력 셀들에 대하여 "Routing Tag 1"(502)의 값은 스위치 형상 관리 프로세스가 부착된 지정된 위치의 포트 0로 지정하고, 출력 셀들에 대하여 "Loop Back Indication"(504)의 값을 0으로 지정하고, 출력 셀들에 대하여 상기 제 1 단계에서 정하여진 "Routing Tag 0"(501)의 값을 "Routing Tag 0 @ Source"(505)에 복사하며, 출력 셀들에 대하여 가상 경로 식별자(507), 가상 채널 식별자(508) 값을 0으로 지정하고 페이로드 타입(509)의 값으로 4를 지정하여 각 단위 스위치 모듈로 출력하는 제 3 단계로 이루어진 것을 특징으로 하는 2 단 겹치기 망에서 단위 스위치 모듈의 위치파악방법.
  3. 2단 겹치기 망으로 구성되며, 각 단위 스위치 모듈의 특정 포트인 0번 입출력 포트에 스위치 형상 관리 프로세스들이 연결되어 있고, 단위 스위치 모듈은 L+1개의 입출력 포트를 갖으며, 제 1 단에 N 개의 단위 스위치 모듈이 존재하고, 제 2 단에 M 개의 단위 스위치 모듈이 존재하며, 제 1 단에 속한 단위 스위치 모듈에서 M개 포트들이 차례대로 제 2 단에 속한 M개의 단위 스위치 모듈에 접속되며, 접속되는 위치는 제 1 단에서의 단위 스위치의 위치인 K {K | 0<= K< N}에 대응되는 'K+1'번 포트에 링크로 접속되는 구조를 갖는 ATM 스위치에 있어서,
    셀이 스위치에 입력되어 만나는 첫 번째 단위 스위치 모듈에서의 출력 포트인 "Routing Tag 0"(501), 두 번째 단위 스위치에서의 출력 포트인 "Routing Tag 1"(502), 세 번째 단위 스위치에서의 출력 포트 "Routing Tag 2"(503), 셀이 스위치 형상 관리 프로세스에 의해 되돌려진 경우에 1의 값을 갖고 그렇지 않은 경우에는 0의 값을 갖는 루프 백 표시자인 "Loop Back Indication"(504), 셀 생성 위치의 단위 스위치 모듈에서의 첫 출력 포트 "Routing Tag @ Source"(505), 셀이 되돌려진 후 첫 번째 만나는 단위 스위치 모듈의 출력 포트 "Routing Tag @ Loop Back"(506), ATM셀의 헤더에 속하는 가상 경로 식별자(507), 가상 채널 식별자(508) 및 페이로드 타입(509)의 필드를 갖는 내부 셀 포맷을 이용하여,
    상기 제 1 단 또는 제 2 단의 각 스위치 형상 관리 프로세스가 단위 스위치 모듈의 위치를 파악하기 위한 초기 위치 탐지용 셀들을 생성하는 제 1 과정과;
    상기 제 1 단에서 생성된 초기 위치 탐지용 셀을 받은 제 2 단의 스위치 형상 관리 프로세스 또는 상기 제 2 단에서 생성된 초기 위치 탐지용 셀을 받은 제 1 단의 스위치 형상 관리 프로세스가 그 받은 초기 위치 탐지용 셀이 도착되면 상대단으로 되돌리는 제 2 과정과;
    상기 되돌려진 루프 백 셀에 대해 "Routing Tag 0"(501) 또는 "Routing Tag 0 @ Loop Back"(506)의 값에서 '1'을 뺀 값을 스위치 형상 관리 프로세스가 부착된 단위 스위치 모듈의 위치로 파악하는 제 3 과정으로 이루어진 것을 특징으로 하는 2 단 겹치기 망에서 단위 스위치 모듈의 위치파악방법.
  4. 제 3 항에 있어서,
    상기 제 2 과정은
    입력되는 초기 위치 탐지용 셀에 대하여 "Routing Tag 0 @ Loop Back"(506)의 값을 "Routing Tag 0"(501)에 복사하는 제 1 단계와;
    입력되는 초기 위치 탐지용 셀에 대하여 "Routing Tag 1"(502)의 값은 스위치 형상 관리 프로세스가 부착된 지정된 위치의 포트인 0으로 지정하는 제 2 단계와; 및
    입력되는 초기 위치 탐지용 셀에 대하여 "Loop Back Indication"(504)의 값을 1로 지정하여 이 셀은 되돌려 진 셀임을 표시한 후에 각 단위 스위치 모듈로 출력하는 제 3 단계로 이루어진 것을 특징으로 하는 2 단 겹치기 망에서 단위 스위치 모듈의 위치파악방법.
KR1019970054783A 1997-10-24 1997-10-24 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법 KR100237367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054783A KR100237367B1 (ko) 1997-10-24 1997-10-24 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054783A KR100237367B1 (ko) 1997-10-24 1997-10-24 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법

Publications (2)

Publication Number Publication Date
KR19990033426A KR19990033426A (ko) 1999-05-15
KR100237367B1 true KR100237367B1 (ko) 2000-01-15

Family

ID=19523331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054783A KR100237367B1 (ko) 1997-10-24 1997-10-24 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법

Country Status (1)

Country Link
KR (1) KR100237367B1 (ko)

Also Published As

Publication number Publication date
KR19990033426A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US5513191A (en) Asynchronous transfer mode (ATM) cell error processing system
US20060117088A1 (en) Network processor system
US6519226B1 (en) Packet network interface
US5046000A (en) Single-FIFO high speed combining switch
US5872991A (en) Data driven information processor for processing data packet including common identification information and plurality of pieces of data
US5661722A (en) Usage parameter control and performance monitoring apparatus used for cell stream in ATM network
US20020174116A1 (en) Method and apparatus for data retrieval
DE59106514D1 (de) Verfahren und Schaltungsanordnung für die Aufnahme und Weiterleitung von nach einem asynchronen Transfermodus übertragenen Nachrichtenzellen durch eine ATM-Vermittlungseinrichtung.
US6546021B1 (en) Method and apparatus for user programmable packet to connection translation
KR100237367B1 (ko) 2단 겹치기 망에서 단위 스위치 모듈의 위치 파악 방법
US11916763B2 (en) Traffic monitoring device, and traffic monitoring method
US7061870B2 (en) Method and system of transmitting loopback cells through a switching node of an asynchronous transfer mode (ATM) network
US6982958B2 (en) Method for transmitting loopback cells through a switching node of an asynchronous transfer mode (ATM) network
EP1331757B1 (en) Processor with reduced memory requirements for high-speed routing and switching of packets
US7424653B2 (en) System and method for error capture and logging in computer systems
US7757006B2 (en) Implementing conditional packet alterations based on transmit port
US6526053B1 (en) Method and apparatus for transmitting packets and network using the same
JP2001211185A (ja) 非同期交換系統におけるデータセルの転送をチェックする方法、およびそのような方法に用いる基本交換装置およびネットワーク
US7103038B1 (en) Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
JPH11266261A (ja) 回線交換方法及び、これを用いた非同期モード交換機
JPH066411A (ja) 異常なセル・シ−ケンス検出装置及び方法
JP3634169B2 (ja) 論理番号変換装置
JPH0669988A (ja) アラーム転送方式
KR0156858B1 (ko) 비동기 모드셀에서의 멀티 캐스트 구현방법 및 장치
CA1127313A (en) Fibonacci p-code parallel adder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee