KR20030083940A - 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법 - Google Patents

디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법 Download PDF

Info

Publication number
KR20030083940A
KR20030083940A KR1020020022345A KR20020022345A KR20030083940A KR 20030083940 A KR20030083940 A KR 20030083940A KR 1020020022345 A KR1020020022345 A KR 1020020022345A KR 20020022345 A KR20020022345 A KR 20020022345A KR 20030083940 A KR20030083940 A KR 20030083940A
Authority
KR
South Korea
Prior art keywords
temperature
code value
crystal oscillator
digital
capacitor
Prior art date
Application number
KR1020020022345A
Other languages
English (en)
Other versions
KR100447930B1 (ko
Inventor
모경구
김택무
Original Assignee
주식회사 이노자인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노자인 filed Critical 주식회사 이노자인
Priority to KR10-2002-0022345A priority Critical patent/KR100447930B1/ko
Publication of KR20030083940A publication Critical patent/KR20030083940A/ko
Application granted granted Critical
Publication of KR100447930B1 publication Critical patent/KR100447930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 디지탈 방식의 온도 보상 수정 발진기에 관한 것으로서, 특히 캐패시터-스위치 어레이를 부하로 사용하는 디지탈 방식의 수정 발진기에서 나타나는 위상 쉬프트 또는 위상 점프 현상을 제거하는 것에 관한 것이다. 본 발명의 위상 쉬프트를 최소화하는 방법으로서 첫째, 캐패시터-스위치 어레이의 스위치로 사용되는 트랜지스터의 게이트 전압을 서서히 변화시켜 스위칭시킴으로써 부하 캐패시터의 양이 갑자기 변하지 않도록 한다. 둘째로, 캐패시터-스위치 어레이의 부하 캐패시터를 일정값 이하의 작은 단위 캐패시터로 나누고 다수의 캐패시터를 동작시켜 캐패시터의 용량을 변화시키고자 하는 경우에 일정한 시간 간격을 두고 단위 캐패시터를 차례차례 연결한다. 셋째로, 발진회로에 출력 부하로 작용하는, 출력 버퍼의 입력 임피던스의 주파수 특성을 단위 캐패시터의 스위칭 속도에 대해서 최적화한다.

Description

디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법{Digital Temperature-Compensated Crystal Oscillator and Method for minimizing Phase-Shifts}
본 발명은 온도 보상 수정 발진기에 관한 것으로, 부하 캐패시터를 다수의 단위 캐패시터로 나누고 단위 캐패시터를 스위칭시키도록 트랜지스터를 접속시켜캐패시터-스위치 어레이를 구성한 후 온도변화에 따라 캐패시터-스위치 어레이의 단위 캐패시터를 스위칭 시키고자 하는 경우에 트랜지스터의 게이트 전압을 서서히 변화시켜 부하 캐패시터를 서서히 변화시킴으로써 위상 쉬프트 또는 위상 점프 현상을 제거할 수 있는 디지탈 온도 보상 수정 발진기에 관한 것이다.
수정 진동자는 Q(Quality factor)값이 높아 높은 정밀도를 가지기 때문에 발진회로에 많이 사용되고 있다. 그러나 이와 같은 수정 진동자의 공진주파수는 대략 3차 함수의 온도 의존성을 보이며 그 크기는 수십 ppm에 달한다. 따라서 수 ppm(Parts Per Million)단위 대 이하의 주파수 정밀도가 요구되는 경우 이 온도 특성을 보상할 필요가 있다.
이러한 온도 특성을 보상하기 위해 종래에는 온도 보상 수정 발진기(TCXO : Temperature - Compensating Crystal Oscillator)가 사용되고 있는데, 외부 온도 변화에 따라 주파수변동을 보상하도록 온도 보상 수단을 구비한 아날로그 방식으로 구현되고 있다. 상기 종래의 아날로그 온도 보상 수정 발진기 온도 보상 회로에 써미스터 등을 구비하게 되는데, 이와 같은 개별 소자를 사용하는 경우에는 원칩화가 불가능하여 소형화, 저전력 소모화가 어려운 문제점이 있다.
또한 다른 온도 보상 수단으로서, 온도변화에 따라 그 출력전압이 3차 함수로 변화하는 큐빅-펑션 제네레이터를 구비한 온도 보상 수정 발진기가 개발되고 있다. 이와 같은 보상 수단은 하나의 집적회로로 구성시킬 수 있어 원칩의 아날로그 온도 보상 수정 발진기 제어칩의 개발이 가능하나, 공정에 따른 소자 특성의 변화 때문에 주파수 정밀도에 한계가 있으며 1ppm 정도가 그 한계로 인식되고 있다.
온도 보상을 하기 위한 또 다른 수단으로서 디지탈 방식의 온도 보상 수정 발진기가 개발되고 있다.
도 1은 종래 기술에 따른 디지탈 온도 보상 수정 발진기에 적용되는 온도 보상 회로의 구성을 나타내는 블록도이다.
종래 기술에 따른 디지탈 온도 보상 수정 발진기는 온도센서(11), A/D 컨버터(12), 디지탈 콘트롤러(13), 캐패시터 어레이(CAP-ARRAY, 14), 이피롬(EP-ROM, 15)으로 구성된다.
먼저, 온도센서(11)는 수정 진동자 주위의 온도를 감지하고 온도에 대응된 아날로그 전압값을 출력한다. 그리고 A/D 컨버터(12)는 상기 온도센서(11)에서 출력된 아날로그 전압값을 디지탈로 변환시켜 출력한다.
그러면 디지탈 콘트롤러(13)는 상기 A/D 컨버터(12)로부터의 출력신호에 따라 수정 진동자의 부하 캐패시터의 캐패시턴스를 변경시키기 위한 제어신호를 출력한다. 상기 제어신호는 캐패시터 어레이(CAP-ARRAY, 14)로 출력되게 되는데, 이때 부하 캐패시턴스가 변경되게 된다. 한편, 이피롬(EP-ROM, 15)은 온도센서(11)에서 감지되는 온도에 따라 제어하기 위한 캐패시턴스의 값을 저장한다.
상기와 같은 종래의 실시예에 따른 온도 보상 회로의 동작을 살펴보면, 발진기의 동작이 이루어지는 동안에 상기 온도센서(11)는 수정 진동자 주위의 온도를 감지하고 그에 대응된 전압값을 출력시킨다. 그리고 이와 같이 출력된 전압값은 A/D 컨버터(12)에서 디지탈 신호로 변환되어 디지탈 콘트롤러(13)로 제공된다.
디지탈 콘트롤러(13)는 A/D 컨버터(12)에서 출력되는 디지탈 신호에 대응하여 제어하고자 하는 캐패시턴스값을 이피롬(15)에서 불러와 온도 보상에 따라 발진 주파수가 출력되도록 캐패시터 어레이(CAP-ARRAY, 14)로 출력한다.
상기와 같은 종래의 디지탈 방식의 온도 보상 수정 발진기는 발진회로의 부하 캐패시터를 구성하는 캐패시터-스위치 어레이의 캐패시터를 스위칭시킬 때 스위칭 트랜지스터의 게이트에 하이레벨 또는 로우레벨의 디지탈 신호가 직접 가해지므로 부하 캐패시터의 캐패시턴스가 이산적으로 변하게 된다. 따라서 상기 캐패시턴스의 변화의 과도현상에 의해 발진기의 출력 파형의 위상 쉬프트 또는 위상 점프가 나타나는 문제점이 있다. 더욱이 CDMA방식과 같은 위상 변조 신호를 사용하는 경우에는 상기 캐패시턴스의 이산적 변화는 비트 에러 레이트(Bit Error Rate)를 증가시키는 요인이 된다.
본 발명은 위에서 상술한 문제점을 해결하기 위한 것으로서, 수정 진동자의 주변 온도에 따라 발진 주파수를 보상하도록 발진회로의 부하 캐패시터의 캐패시턴스의 값을 변화시킬 때, 부하 캐패시턴스의 값이 이산적으로 변화하지 않고 연속적으로 변하도록, 부하 캐패시터의 시간에 따른 캐패시턴스 변화율을 소정의 값 이내로 제어하여, 발진기의 출력 신호에 나타나는 위상 쉬프트를 최소화시킨 디지탈 온도 보상 발진기 및 방법을 제공한다.
도 1은 종래 기술에 따른 디지탈 온도 보상 수정 발진기에 적용되는 온도 보상 회로의 구성을 나타내는 블록도,
도 2는 본 발명의 제 1 실시예에 따른 디지탈 온도 보상 수정 발진기의 블록도,
도 3은 도 2에 도시된 발진회로를 피어스 형식으로 구성한 예를 나타낸 도면,
도 4는 도 3에 도시된 부하 캐패시터를 다수의 단위 캐패시터로 나누고 트랜지스터를 연결시켜 캐패시터-스위치 어레이로 구성한 예를 상세히 나타낸 회로도,
도 5는 도 2 및 도 4에 도시된 전하펌프 회로의 일부를 상세히 도시한 도면,
도 6은 도 2 및 도 4에 도시된 메인 콘트롤러의 동작을 상세하게 나타낸 플로우챠트,
도 7은 본 발명의 제 2 실시예에 따른 위상 쉬프트 제거 방법의 예를 나타낸 플로우챠트,
도 8a는 본 발명의 실시예에 따른 디지탈 온도 보상 수정 발진기의 위상 변이의 예를 나타낸 도면,
도 8b는 본 발명의 실시예에 따른 디지탈 온도 보상 수정 발진기의 주파수 변이의 예를 나타낸 도면,
도 8c는 본 발명의 실시예에 따른 디지탈 온도 보상 수정 발진기에 의해 스위칭되는 캐패시터의 크기와 위상 쉬프트 또는 위상 점프의 크기와의 관계를 나타낸 도면이다.
<도면의 주요한 부분에 대한 부호의 설명>
20 : 출력버퍼21 : 디시-블락킹 캐패시터
23 : 발진 회로24 : 전하펌프 회로
26 : 디코더27 : 온도 감지 회로
28 : 아날로그-디지탈 변환기29 : 메인 콘트롤러
30 : 메모리31, 32 : 부하 캐패시터
C10~ Cn, C11~ Cm : 단위 캐패시터
T10~ Tn, T11~ Tm : 스위칭 트랜지스터
본 발명의 특징에 의하면 디지탈 온도 보상 수정 발진기는,
온도에 따라 위상 쉬프트 또는 위상 점프 현상을 제거하는 디지탈 방식의 온도 보상 수정 발진기에 있어서,
수정 진동자와 부하 캐패시터의 용량에 따라 주파수를 발진시키기 위한 발진 회로와; 상기 수정 진동자의 주변온도를 감지하여 아날로그 신호를 출력시키는 온도 감지 회로; 상기 온도 감지회로로부터 출력된 아날로그 신호를 디지탈 온도 코드로 변환시키는 아날로그-디지탈 변환기; 상기 아날로그-디지탈 변환기로부터 변환된 온도 코드를 받아 온도 보상을 하도록 목표 코드값을 설정하고 현재 코드값을 변환시켜 목표 코드값이 될 때까지 현재 코드값을 출력시키는 메인 콘트롤러; 상기 메인 콘트롤러로부터의 현재 코드값에 따라 상기 발진회로의 부하 캐패시터의 용량이 서서히 변화되도록 제어하는 전하펌프회로로 구성된 것을 특징으로 한다.
또한, 본 발명의 특징에 따른 위상 쉬프트 제거 방법은,
온도에 따라 위상 쉬프트 또는 위상 점프 현상을 제거하는 디지탈 방식의 온도 보상 수정 발진기의 위상 쉬프트 제거 방법에 있어서,
수정 진동자의 주변온도를 감지하는 단계; 상기 온도 감지 회로에서 감지된 아날로그 신호를 해당하는 디지탈 온도 코드로 변환하는 단계; 상기 디지탈 온도 코드를 받아 상기 디지탈 온도 코드에 해당하는 메모리의 어드레스를 계산하는 단계; 상기 메모리 어드레스로부터 보상하고자 하는 데이터를 읽어 들이는 단계; 상기 읽어들인 데이터에 필요한 경우 인터폴레이션 연산하여 목표 코드값을 설정하는 단계; 현재 코드값과 상기 목표 코드값을 비교하고 목표 코드값이 되도록 현재 코드값을 증가 또는 감소시켜 출력하는 단계; 상기 디지탈 형태의 현재 코드값에 따라 수정 진동자의 주파수가 원하는 주파수가 되도록 부하 캐패시터를 스위칭하는단계; 상기 스위칭에 의해 변화된 주파수를 출력하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 디지탈 온도 보상 수정 발진기의 블록도이다.
도면에 도시된 바와 같이 디지탈 온도 보상 수정 발진기는 출력버퍼(20), 디시-블락킹 캐패시터(21), 발진회로(23), 전하펌프 회로(24), 디코더(26), 온도 감지 회로(27), 아날로그-디지탈 변환기(28), 메인 콘트롤러(29), 메모리(30)로 구성되어 있다.
먼저 온도 감지 회로(27)는 발진회로(23)에 구성된 수정 진동자의 주변온도를 감지한다. 상기 온도 감지 회로(27)는 감지된 주변온도를 아날로그 전압값으로 출력한다. 그러면 아날로그-디지탈 변환기(28)는 상기 온도 감지 회로(27)에서 감지된 아날로그 신호를 해당하는 온도 코드로 변환한다.
메모리(30)는 감지된 수정 진동자의 주변 온도에 따라 온도 특성을 보상하기 위한 온도 보상 데이터를 저장한다. 또한 상기 메모리(30)는 발진기 내부 회로의 동작을 설정하기 위한 설정 데이터를 추가로 저장한다.
그리고 메인 콘트롤러(29)는 발진기의 초기 설정과 동작을 관리한다. 상기 초기 설정 내용은 조절 가능하다. 이와 같은 메인 콘트롤러(29)는 상기 온도 코드를 아날로그-디지탈 변환기(28)로부터 받아 메모리(30)의 어드레스를 계산하고 메모리(30)로부터 데이터를 읽어들인다. 이때 메인 콘트롤러(29)는 필요에 따라 인터폴레이션 연산을 하고 이를 디코더(26)에 출력한다. 즉, 메인 콘트롤러(29)는 부하 캐패시터의 캐패시턴스를 설정하기 위해 목표 코드값을 결정하고 현재 코드값과 비교하여 디코더를 제어한다.
상기 인터폴레이션 연산이란 메모리(30)에 저장되는 데이터 양을 줄이기 위하여 수행될 수 있다. 예를 들어 메모리(30)에 2℃ 간격으로 보상 데이터를 저장하는 경우에 25℃에서 단위 캐패시터를 120개 켜야하고, 27℃에서 122개의 단위 캐패시터를 켜도록 설정되어 있다면, 26℃에서는 120과 122개의 평균값을 계산하여 121을 산출하여 제어하도록 하는 것이다.
또한, 메인 콘트롤러(29)는 타이머를 구비하고 후술할 여러개의 캐패시터-스위치를 조작해야 할 경우에 이들을 일정한 클럭 주기 간격을 두고 순차적으로 스위칭 되도록 제어한다.
한편, 디코더(26)는 메인 콘트롤러(29)의 디지탈 신호를 디코딩하여 전하펌프 회로(24)에 출력한다. 예를 들어, 단위 캐패시터를 32개 켠다고 가정할 경우 메인 콘트롤러(29)는 이진수로 100000을 출력한다. 그러면 디코더(26)는 메인 콘트롤러(29)로부터 상기 100000을 입력받아 캐패시터-스위치가 인식할 수 있도록 0 또는 1로 디코딩한다. 즉 스위치 번호 1~32까지에 대해서는 1, 33이상의 스위치에 대해서는 0으로 스위칭하도록 신호를 출력한다. 상기 디코더(26)로부터 출력된 신호는 먼저 전하펌프 회로(24)에 출력된다. 여기서 상기 1은 하이레벨(2.5V 또는 3.3V), 0은 로우레벨(0V)을 의미한다.
그러면 전하펌프 회로(24)는 디코더(26)에서 출력하는 디지탈 형태의 신호를 입력받아 캐패시터-스위치의 스위치 트랜지스터의 게이트 전압을 제어한다.
발진회로(23)의 부하로서는 캐패시터와 트랜지스터로 연결된 캐패시터-스위치 어레이로 구성되어 있다. 즉, 상기 캐패시터-스위치 어레이의 캐패시터는 부하 캐패시터를 다수의 단위 캐패시터로 나누어 구성한 것이다. 발진회로의 부하는 가변 리액턴스 다이오드가 사용되는 경우보다는 캐패시터-스위치 어레이를 사용하는 것이 집적 회로화에 보다 유리한 방식이기 때문에 본 발명의 발진회로는 캐패시터-스위치 어레이를 사용한다. 그리고 디시-블락킹 캐패시터(21)는 상기 발진회로(23)와 출력버퍼(20) 사이에 접속되어 디시 블락킹(DC-Blocking)을 한다. 상기 디시-블락킹 캐패시터(21)의 캐패시턴스 값과 출력 버퍼(20)의 입력 임피던스의 주파수 특성은 스위칭 트랜지스터의 동작 속도에 맞추어 최적화한다.
출력버퍼(20)는 0.9Vpp에서 1.2Vpp의 레벨로 조절되어 CSINE(Clipped Sine Wave)와 TTL의 두가지 파형으로 출력가능하며, 출력버퍼(20)의 안정성은 조절 가능하다.
도 3은 도 2에 도시된 발진회로를 피어스 형식의 발진 회로로 구성한 예를 나타내는 도면이다.
도면에 도시된 발진회로는 CMOS 공정이 사용될 경우 사용되는 피어스(Pierce) B-C형 수정 발진 회로 타입으로 구성한 것이다. 도면에 도시된 바와같이 발진회로는 수정 진동자, 저항, 트랜지스터, 캐패시터(CA(31), CB(32)), 전류원으로 구성된다.
상기 회로중 캐패시터(CA(31), CB(32))는 부하 캐패시터를 구성한다. 상기 캐패시터 CA(31)와 CB(32)는 일반적으로 동일한 용량으로 설계한다. 그 이유는 캐패시터 CA(31)와 CB(32)의 용량이 동일하면 주파수의 안정도가 가장 우수하기 때문이다.
도 4는 도 3에 도시된 부하 캐패시터를 캐패시터-스위치 어레이로 구성한 예를 상세히 나타낸 회로도이다.
캐패시터 CA(31)와 CB(32)는 도면에 도시된 바와 같이, n개의 단위 캐패시터(C10~ Cn, C11~ Cm)로 나뉘어진 후 상기 캐패시터를 온오프시키도록 스위칭 트랜지스터(T10~ Tn, T11~ Tm )가 연결된다. 상기 접속된 단위 캐패시터(C10~ Cn, C11~ Cm)와 스위칭 트랜지스터(T10~ Tn, T11~ Tm )를 캐패시터-스위치 어레이라 한다.
메인 콘트롤러(29)는 상기 아날로그-디지탈 변환기(28)로부터 온도 코드를 받아 메모리(30)의 어드레스를 계산하여 상기 메모리(30)에서 해당 어드레스의 데이터를 읽어들이고 필요한 경우 인터폴레이션 연산을 하여 코드값으로 디코더(26)에 인가한다. 그러면 디코더(26)는 메인 콘트롤러(29)로부터 입력받은 코드값에 따라 캐패시터-스위치가 스위칭 될 수 있도록 해당되는 코드를 디코딩시켜 전하펌프 회로(24)에 출력한다. 전하펌프 회로(24)는 디코더(26)에서 입력받은 신호에 따라 단위 캐패시터의 캐패시턴스가 서서히 변화되도록 캐패시터-스위치 어레이의스위칭 트랜지스터의 게이트 전압을 제어한다.
도 5는 도 2 및 도 4에 도시된 전하펌프 회로의 일부를 상세히 도시한 도면이다.
도 5의 단위 캐패시터(C10)와 스위칭 트랜지스터(T10)는 도 4에 도시된 캐패시터-스위치의 어레이중 하나만을 나타낸 것이다.
도면에 도시된 바와 같이 캐패시터-스위치의 스위칭 트랜지스터(T10)의 게이트 전압은 전하펌프 회로(24)의 로우패스 캐패시터(CLP)의 양단간의 전압에 의하여 제어된다.
이와 같은 전하펌프 회로(24)는 전류 공급 수단(24a)과 전하 저장 수단(24b)으로 구성된다. 여기서는 업(Up) 또는 다운(Down) 신호에 따라 전류원(51,52)이 로우패스 캐패시터(CLP, 55)에 충전 또는 방전됨으로써, 상기 스위칭 트랜지스터(T10)의 게이트 전압이 제어된다.
즉, 트랜지스터(53)가 온 상태가 되면 전류원(51)을 통해 전류가 공급된다. 상기 전류는 로우패스 캐패시터(CLP,55)에 공급되어 로우패스 캐패시터(CLP, 55)가 충전된다. 이와 같이 하여 스위치 트랜지스터(T10)의 게이트 전압이 서서히 증가한다.
한편, 트랜지스터(54)가 온 상태가 되면 로우패스 캐패시터(CLP, 55)에 충전되었던 전압은 다시 방전된다. 그러면 스위칭 트랜지스터(T10)의 게이트 전압은 서서히 감소한다.
그러므로 상기 전류에 의해 충전과 방전을 반복하는 로우패스 캐패시터(CLP,55)는 스위칭 트랜지스터(T10)의 게이트에 가해지는 전압이 갑자기 증가하거나 감소되지 않도록 한다. 따라서 스위칭 트랜지스터(T10)에 인가되는 게이트 전압은 서서히 증가하거나 감소하게 되고 그에 따라 트랜지스터(T10)와 캐패시터(C10)로 구성된 캐패시터-스위치 전체의 등가 임피던스가 서서히 변화한다.
도 6은 본 발명의 메인 콘트롤러의 동작을 상세히 나타낸 플로우챠트이다.
먼저 메인 콘트롤러(29)는 온도 감지 회로(27)로부터 수정 진동자의 주변온도를 감지하고, 상기 온도 감지 회로(27)로부터 감지된 아날로그 신호를 아날로그-디지탈 변환기(28)를 통해 디지탈 코드로 변환시켜 입력 받는다(S101). 그리고 상기 아날로그-디지탈 변환기(28)에서 변환된 온도코드로부터 메모리 주소를 계산하고, 상기 메모리 주소로부터 보상하고자 하는 데이터를 읽어 들인다. 이때, 메인 콘트롤러(29)는 필요한 경우에 메모리의 양을 줄이는 인터폴레이션 연산을 수행한다(S102). 그리고 부하 캐패시터의 설정을 위해 목표 코드값을 결정한다(S103). 이어서, 현재 코드값과 단계 S103에서 정한 목표 코드값을 비교하여(S104) 현재 코드값과 목표 코드값이 다를 경우 현재 코드값을 1씩 증가 또는 감소시킨다(S105). 예를 들어, 현재 코드값이 목표 코드값 보다 작을 경우 현재 코드값을 1 증가시키고 반대로 현재 코드값이 목표 온도 코드값 보다 클 경우 1 감소시킨다. 상기 1씩 증가 또는 감소된 현재의 코드값은 디코더로 출력된다.
메인 콘트롤러(29)는 현재의 온도 코드값을 디코더(26)로 출력한 후 타이머를 작동시켜 미리 설정된 클럭 주기동안 기다린다(S106). 이때, 메인 콘트롤러(29)는 상기 클럭 주기동안 디코더(26)로 출력되는 온도 코드값을 변화시키지 않는다. 그리고 메인 콘트롤러(29)는 미리 설정된 상기 클럭 주기가 지나면 단계 S104를 다시 실행한다. 현재 온도 코드값과 목표 온도 코드값을 비교하였을 때 두 온도 코드값이 다를 경우 단계 S105와 단계 S106을 반복하여 수행한다. 만약 현재 온도 코드값과 목표 온도 코드값을 비교하였을 때 두 온도 코드값이 같은 경우에는 단계 S101부터 다시 실행한다.
도 7은 본 발명의 제 2 실시예에 따른 위상 쉬프트 제거 방법의 예를 나타낸 플로우챠트이다.
먼저 온도 감지 회로(27)로부터 수정진동자 주변온도를 감지한다(S201). 이어서 상기 온도 감지 회로(27)에서 감지된 아날로그 신호를 대응되는 디지탈 온도 코드로 변환시킨다(S202). 그러면 메인 콘트롤러(29)는 상기 디지탈 온도 코드를 받아 상기 메모리(30)의 어드레스를 계산한다(S203). 그리고 메인 콘트롤러(29)는 상기 어드레스에 해당하는 데이터를 메모리(30)로부터 읽어들여 필요한 경우 적절한 인터폴레이션 연산하여 목표 코드값으로 결정한다(S204). 이때, 메인 콘트롤러(29)는 목표 코드값이 될 때까지 단위 캐패시터-스위치가 순차적으로 스위칭 되도록 한 번에 한 개씩 일정한 시간 간격을 두고 현재 코드값을 변화시켜 디코더(26)로 출력한다(S205). 그러면 디코더(26)는 상기 메인 콘트롤러(29)로부터의 현재 코드값을 디코딩하여 전하펌프 회로(24)에 출력한다. 전하펌프 회로(24)는상기 디코더(26)로부터의 디코드된 현재 코드값에 따라 캐패시터-스위치의 스위칭 트랜지스터의 게이트 전압이 서서히 변화하도록 부하 캐패시터를 제어한다(S206). 그러면 발진기로부터 상기 스위칭에 의해 온도 보상된 주파수가 출력된다(S207).
도 8은 도 5의 캐패시터-스위치 어레이에서 유닛 캐패시터(C10)의 용량이 1pF이고 캐패시터가 추가될 때 나타나는 과도현상을 나타낸 것이다.
도면을 참조하면 전류원(51,52)의 크기와 로우패스 캐패시터(CLP, 55)의 용량을 적절하게 조절하면 트랜지스터(T10)의 게이트 전압이 변화되는 속도가 제어됨을 알 수 있다.
도 8a는 본 발명의 실시예에 따른 출력 파형의 위상 변이를 나타내는 도면이다.
도면에 나타낸 바와 같이 추가적인 위상 쉬프트의 양은 상기 스위치 트랜지스터의 스위칭 속도에 관계없이 거의 일정한 양을 보이나 그 변이가 나타내는 속도에 차이가 있다.
도 8b는 본 발명의 실시예에 따른 출력 파형의 주파수 변이를 나타내는 도면이다.
상기 도 8a가 위상의 변화를 나타내는 반면에 상기 8b는 이를 주파수로 나타낸 것이다. 주파수는 위상의 미분에 해당하므로 도 8b는 도 8a의 미분에 해당한다. 실제로 의미가 있는 양은 위상 쉬프트의 양 자체보다는 위상 쉬프트가 나타나는 속도 즉 도 8b의 주파수 변이이다. 도면에 나타난 바와 같이 상기 주파수 변이의 피크 값은 대략 스위칭 속도에 반비례한다. 그리고 도 8b에서 보듯이 주기가 커질수록 주파수 변이의 최대값의 크기가 작아지는 것을 볼 수 있다.
상기 도 8a, 도 8b를 참조하여 로우캐패시터의 용량과 스위칭 속도를 최적으로 설정하여, 위상 쉬프트 현상을 최대로 줄일 수 있다.
도 8c는 스위칭되는 단위 캐패시터(C10~ Cn, C11~ Cm)의 크기와 출력 파형에 나타나는 위상 쉬프트의 크기사이의 관계를 나타내는 도면이다.
도면에 도시된 바와 같이 본 발명에 의하면, 캐패시터-스위치 어레이의 단위 캐패시터(C10~ Cn, C11~ Cm)의 크기와 출력 파형에 나타나는 위상 쉬프트의 크기사이에는 선형적인 관계를 보인다.
상술한 바와 같이 본 발명은 위상 쉬프트의 영향을 최소화하는 방법으로서 다음과 같이 여러 가지가 사용된다.
첫째, 스위치로 사용되는 트랜지스터의 게이트 전압을 서서히 변화시켜 부하 캐패시터의 양이 갑자기 변하지 않도록 한다. 둘째로, 캐패시터 어레이의 단위 캐패시터를 일정한 크기 이하로 정하고, 두 개 이상의 단위 캐패시터의 스위칭이 요구되는 경우에는 단위 캐패시터를 내부 카운터에 의해 정해지는 일정한 시간 간격을 두고 단계적으로 연결한다. 셋째로, 발진회로와 출력 버퍼 사이에 디시 블락킹(DC-Blocking) 캐패시터(22)를 삽입하되 이 캐패시터의 캐패시턴스 값과 출력 버퍼의 입력 임피던스를 적절히 설정하여, 그 주파수 특성을 트랜지스터의 스위칭 속도에 맞추어 최적화한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 상술한 바와 같이 주파수 안정도가 우수하고, 단일 칩화에 유리한 디지탈 방식을 사용하면서도 위상 쉬프트 현상이 최소화된 온도 보상 수정 발진기를 제공한다. 따라서 주파수 안정도가 우수하면서도, 단일 칩화가 가능하여 전력 소모가 적으면서도, 크기가 작고, 저렴한 디지탈 온도 보상 수정 발진기를 제공할 수 있으며, 기존에 사용상의 제한이 있었던 위상 변조 방식을 사용하는 기기에서도 사용될 수 있다.

Claims (12)

  1. 온도에 따라 위상 쉬프트 또는 위상 점프 현상을 제거하는 디지탈 방식의 온도 보상 수정 발진기에 있어서,
    수정 진동자와 부하 캐패시터의 용량에 따라 주파수를 발진시키기 위한 발진 회로와;
    상기 수정 진동자의 주변온도를 감지하여 아날로그 신호를 출력시키는 온도 감지 회로;
    상기 온도 감지회로로부터 출력된 아날로그 신호를 디지탈 온도 코드로 변환시키는 아날로그-디지탈 변환기;
    상기 아날로그-디지탈 변환기로부터 변환된 온도 코드를 받아 온도 보상을 하도록 목표 코드값을 설정하고 현재 코드값을 변환시켜 목표 코드값이 될 때까지 현재 코드값을 출력시키는 메인 콘트롤러; 및
    상기 메인 콘트롤러로부터의 현재 코드값에 따라 상기 발진회로의 부하 캐패시터의 용량이 서서히 변화되도록 제어하는 전하펌프회로로 구성된 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  2. 제 1항에 있어서,
    상기 디지탈 온도 보상 수정 발진기는 온도 보상 데이터와 내부 회로의 동작을 설정하기 위한 설정 데이터를 저장하는 메모리를 더 포함하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  3. 제 1항에 있어서,
    상기 디지탈 온도 보상 수정 발진기는 발진회로로부터 출력되는 출력 임피던스를 제어하도록 출력 버퍼를 더 구비하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  4. 제 1항에 있어서,
    상기 디지탈 온도 보상 수정 발진기는 발진회로로부터 출력되는 직류 성분을 차단시키도록 디시 블락킹 캐패시터를 포함하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  5. 제 1항에 있어서,
    상기 발진회로의 부하 캐패시터는 그 용량에 해당하는 갯수의 다수의 단위 캐패시터로 나누어져 구성되고, 부하 캐패시턴스가 증가 또는 감소될 수 있도록 상기 단위 캐패시터마다 직렬로 접속된 다수의 스위칭 트랜지스터로 구성된 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  6. 제 1항에 있어서,
    상기 메인 콘트롤러는 메모리에 대응되는 온도 보상 데이터가 저장되어 있지않은 경우에 온도 보상 데이터가 산출되도록 인터폴레이션 연산을 수행하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  7. 제 1항에 있어서,
    상기 전하펌프 회로는 메인 콘트롤러로부터의 현재 코드값을 디코딩하는 디코더를 포함하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  8. 제 1항에 있어서,
    상기 메인 콘트롤러는 수정 진동자의 주변온도를 감지하도록 요청하고,
    상기 감지된 아날로그의 주변온도를 디지탈 온도 코드로 변환시키도록 제어하고,
    상기 변환된 디지탈 온도 코드를 보정하고자 하는 온도 코드에 해당하는 메모리의 어드레스로 계산한 후 데이터를 읽어 들이고,
    상기 읽어들인 데이터에 기초하여 목표 코드값을 설정하고,
    상기 목표 코드값과 현재 코드값과 비교하여 목표 코드값이 될 때까지 현재 코드값을 증가 또는 감소시켜 출력하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  9. 제 1항에 있어서,
    상기 전하펌프 회로는 발진회로의 단위 캐패시터와 접속된 각각의 스위칭 트랜지스터의 게이트와 접지간에 병렬로 연결된 로우패스 캐패시터와, 상기 스위칭 트랜지스터의 게이트의 전하를 선택적으로 공급시키는 업 스위치로 구성된 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  10. 제 1항에 있어서,
    상기 전하 펌프 회로는 상기 로우패스 캐패시터와 접지간에 병렬로 연결되어 상기 로우패스 캐패시터의 전압을 서서히 감소시키도록 선택적으로 제어하는 다운 스위치를 포함하는 것을 특징으로 하는 디지탈 온도 보상 수정 발진기.
  11. 디지탈 보상 수정 발진기에서 일어나는 위상 쉬프트 또는 위상 점프 현상을 제거하는 방법에 있어서,
    수정 진동자의 주변온도를 감지하는 단계;
    상기 온도 감지 회로에서 감지된 아날로그 신호를 해당하는 디지탈 온도 코드로 변환하는 단계;
    상기 디지탈 온도 코드를 받아 상기 디지탈 온도 코드에 해당하는 메모리의 어드레스를 계산하는 단계;
    상기 메모리 어드레스로부터 보상하고자 하는 데이터를 읽어 들이는 단계;
    상기 읽어들인 데이터에 필요한 경우 인터폴레이션 연산하여 목표 코드값을 설정하는 단계;
    현재 코드값과 상기 목표 코드값을 비교하고 목표 코드값이 되도록 현재 코드값을 증가 또는 감소시켜 출력하는 단계;
    상기 디지탈 형태의 현재 코드값에 따라 수정 진동자의 주파수가 원하는 주파수가 되도록 부하 캐패시터를 스위칭하는 단계; 및
    상기 스위칭에 의해 변화된 주파수를 출력하는 단계를 포함하는 것을 특징으로 하는 디지탈 온도 보상 발진기의 위상 쉬프트 제거 방법.
  12. 제 11항에 있어서,
    상기 현재 코드값을 출력하는 단계는 일정한 클럭 주기 간격으로 차례차례 출력하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 온도 보상 발진기의 위상 쉬프트 제거 방법.
KR10-2002-0022345A 2002-04-23 2002-04-23 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법 KR100447930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0022345A KR100447930B1 (ko) 2002-04-23 2002-04-23 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0022345A KR100447930B1 (ko) 2002-04-23 2002-04-23 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법

Publications (2)

Publication Number Publication Date
KR20030083940A true KR20030083940A (ko) 2003-11-01
KR100447930B1 KR100447930B1 (ko) 2004-09-08

Family

ID=32380211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0022345A KR100447930B1 (ko) 2002-04-23 2002-04-23 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법

Country Status (1)

Country Link
KR (1) KR100447930B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694974B1 (ko) * 2005-10-05 2007-03-14 주식회사 하이닉스반도체 온도에 반비례하는 계단 함수 형태로 변경되는 주기를가지는 발진 신호를 출력하는 오실레이터
KR100862896B1 (ko) * 2007-07-27 2008-10-13 (주)아날로그칩스 디지털 온도 보상 발진기 및 이의 주파수 안정화 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025605A (ja) * 1988-06-24 1990-01-10 Citizen Watch Co Ltd 温度補償型発振器
US6160458A (en) * 1998-03-23 2000-12-12 Dallas Semiconductor Corporation Temperature compensated crystal oscillator
KR100311819B1 (ko) * 1999-03-22 2001-11-05 이형도 디지탈 온도 보상 발진기 및 그 주파수 안정화 방법
KR100407193B1 (ko) * 1999-05-14 2003-11-28 신성전자공업 주식회사 온도 적응형 커패시터 블록 및 이를 이용한 온도 보상 수정발진기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694974B1 (ko) * 2005-10-05 2007-03-14 주식회사 하이닉스반도체 온도에 반비례하는 계단 함수 형태로 변경되는 주기를가지는 발진 신호를 출력하는 오실레이터
KR100862896B1 (ko) * 2007-07-27 2008-10-13 (주)아날로그칩스 디지털 온도 보상 발진기 및 이의 주파수 안정화 방법

Also Published As

Publication number Publication date
KR100447930B1 (ko) 2004-09-08

Similar Documents

Publication Publication Date Title
US6788159B2 (en) Temperature compensated oscillator, adjusting method thereof, and integrated circuit for temperature compensated oscillator
US7583157B2 (en) Method of manufacturing a temperature compensated oscillator
US5548252A (en) Digital temperature compensated crystal oscillator
KR101502033B1 (ko) Ａｄｃ의 전류 제어 회로 및 방법
KR100744912B1 (ko) 자가조정 기능을 갖는 ｒｃ 발진기
US20050007205A1 (en) Low power crystal oscillator
JPWO2003021765A1 (ja) 発振器及び通信機器
KR100407193B1 (ko) 온도 적응형 커패시터 블록 및 이를 이용한 온도 보상 수정발진기
JP2007208584A (ja) 周波数調整回路
US7443255B2 (en) Oscillator circuit and method for adjusting oscillation frequency of same
US5874864A (en) Crystal oscillating device and method of adjusting said crystal oscillating device
KR100447930B1 (ko) 디지탈 온도 보상 수정 발진기 및 그 위상 쉬프트 제거 방법
JP2004208270A (ja) 水晶発振器の温度補償方法
KR100486461B1 (ko) 다기능 수정발진기
JP5178457B2 (ja) 発振器
CN201584960U (zh) 声表面波频率器件的温度补偿系统
JP4771280B2 (ja) 温度補償方法、補正値決定回路および温度補償発振回路
JP2931595B2 (ja) デジタル温度補償発振器
KR200308884Y1 (ko) 다기능 수정발진기
JPH05218738A (ja) デジタル温度補償発振器
KR20010009126A (ko) 수정발진기의 온도보상장치
JP2584991B2 (ja) デジタル制御温度補償型水晶発振器
JPH1093343A (ja) 圧電発振回路の温度補償方法
JP3243680B2 (ja) デジタル制御型発振回路の周波数補正方法
JPH10308630A (ja) ディジタル温度補償発振器およびその温度補償方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120809

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140819

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170817

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 16