KR20030083819A - 질화물 기판 제조 방법 - Google Patents
질화물 기판 제조 방법 Download PDFInfo
- Publication number
- KR20030083819A KR20030083819A KR1020020022001A KR20020022001A KR20030083819A KR 20030083819 A KR20030083819 A KR 20030083819A KR 1020020022001 A KR1020020022001 A KR 1020020022001A KR 20020022001 A KR20020022001 A KR 20020022001A KR 20030083819 A KR20030083819 A KR 20030083819A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride substrate
- nitride
- substrate
- thin film
- mask pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- -1 Nitride chemical compound Chemical class 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 66
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000007517 polishing process Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 29
- 238000004380 ashing Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
미세 폴리싱 과정에서 형성된 표면 손상층 상부에 바로 RIE처리를 하지 않고 금속 박막 또는 유전체막을 형성함으로써 금속 박막의 형성을 위한 PECVD 공정시 이온에 의해 그 표면에 입게 될 손상을 줄일 수 있으며, 또한 아싱(Ashing)공정시 받게 될 표면 손상이 미세 폴리싱 공정에 의해 형성된 표면 손상층이 모두 받게 됨으로써 표면 손상층 하부의 제 1 질화물 기판과 제 2 질화물의 경계면은 비교적 깨끗한 고품질의 막으로 남아 있어 이후의 LEO에 의해 성장될 제 2 질화물 기판의 막질이 양호한 상태를 가질 수 있게 된다.
이를 위해 본 발명은 미세 폴리싱 처리를 거쳐 표면 손상 부분을 가지게 된 제 1 질화물 기판의 표면 상부에 마스크 패턴을 형성하고, 형성한 마스크 패턴을 이용해 상기 제 1 질화물 기판의 표면 일부를 제거한 후, 상기 제 1 질화물 기판 상부에 측면 성장법 등을 이용해 제 2 질화물 기판을 성장하도록 한다.
Description
본 발명은 미세 폴리싱 처리를 거쳐 제 1 질화물 기판에 형성된 표면 손상 부위를 이용하여 광소자의 기판으로 사용될 제 2 질화물 기판의 표면 상태를 개선하도록 한 질화물 기판 제조 방법에 관한 것이다.
일반적으로 질화물 반도체는 직접 천이형으로 발광 효율이 높고, In농도 조절을 통해 적색부터 보라색, 자외선 영역까지의 발광 파장을 형성할 수 있어, 발광 다이오드 소자, 레이저 다이오드 소자 등의 발광 소자, 태양 전지, 광 센서 등의 수광 소자, 또는 트랜지스터, 파워 디바이스 등의 전자 디바이스 등에 널리 사용되고 있다.
이러한 질화물 소자를 제조하기 위해서는 결함밀도가 낮은 단결정 박막의 형성을 필요로 하는데, 현재까지 질화물 반도체 단결정은 기판으로 보통 사파이어(Al2O3)나 MgAl2O3등의 산화물 이종 기판들을 주로 이용하고 있다.
하지만 이러한 이종 기판은 질화물 반도체 단결정과의 격자 상수 불일치 및 열팽창 계수의 차이 등으로 박막 내부에 많은 결정 결함이나 깨짐을 유발시켜 광소자의 동작에 나쁜 영향을 줄 수 있다.
또한 이종 기판보다 격자 상수가 많이 차이가 나지 않는 실리콘 카바이드(SiC)역시 양산하는데 있어 수지타산이 맞지 않는 등의 한계가 있어, 많은 사람들이 "질화물 기판"을 개발하기 위해 노력을 하고 있으나 아직까지 양산에 들어간 업체는 거의 없는 실정이다.
한편 질화물 기판을 얻기 위한 방법에는 HVPE(Hydride Vapor Phase Epitaxy), 고온, 고압 하에서의 액상 성장법 등의 여러 가지 방법이 있지만 아직까지 가장 널리 사용되고 있는 방법은 빠른 시간내에 두꺼운 박막을 얻을 수 있는 HVPE법이다.
이러한 HVPE법을 통해 고품질의 질화물 기판을 얻기 위해 여러 가지 방법이행해지고 있는데, 그 중에서 대표적인 방법은 도 1에 도시된 바와 같이, 사파이어나 GaAs, Si등의 이종 기판(10)상부에 MOVPE(Metal Organic Vapor Phase Epitaxy)등을 통해 마스크로 사용할 실리콘 산화막이나 실리콘 질화막과 같은 유전체 막 또는 금속 박막의 절연막(11)을 증착하고(도 1a), RIE(Reactive ion etching) 등을 이용해 마스크 패턴(12)을 형성한 후 이종 기판(10)의 일부가 노출되도록 식각하고(도 1b), 측면 성장법(Lateral epitaxial overgrowth :LEO)을 통해 질화물 박막(13)을 성장시킨 다음(도 1c), 그 박막과 기판을 분리한 후, 분리한 박막의 표면을 미세 폴리싱(polishing) 처리하여 질화물 기판(14)을 얻는 방법이다(도 1d).
하지만 이렇게 얻어진 질화물 기판의 표면에도 미세 폴리싱 처리시 발생한 관통 전위(threading dislocation)나 스크래치와 같은 표면 손상 부분이 여전히 존재하게 된다.
따라서 고품질의 질화물 기판을 얻기 위해서는 이러한 관통 전위나 표면 손상 부분을 제거해야 되는데 그 제거 방법으로는 도 2에 도시된 바와 같이, 미세 폴리싱 처리를 거친 제 1 질화물 기판(20)을 RIE처리를 통해 표면 손상 부분을(21) 제거하여(도 1a), 제 2 질화물 기판(22)을 얻은 후(도 2b), 이 제 2 질화물 기판(22) 상부에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 통해 마스크로 사용할 유전체 막(23)을 증착하고(도 2c), 마스크 패턴(24)을 형성하여 제 2 질화물 기판(22)의 일부가 노출되도록 식각한 후(도 2d), 측면 성장법을 이용해 선택 성장시킨 다음(도 2e), 제 2 질화물 기판과 제 1 질화물 기판을 분리하고 경면 처리하여 고품질의 질화물 기판(26)을 얻는 방법이있다(도 2f).
하지만 이러한 방법을 이용하기 위해서는 SiO2나 Si3N4등의 유전체 막을 PECVD로 형성하고 포토리소그래피(Photolithography)를 이용해 패턴을 형성한 후, 다시 선택 성장을 해야 함으로써 포토리소그래피 후에 남게 될 포토 레지스트(Photo Resist : PR) 등의 잔유물이나, PECVD 공정시 제 2 질화물 기판과 제 1 질화물 기판의 경계면이 받게 될 표면 손상 등은 상기와 같이 형성한 제 2 질화물 기판을 광 소자의 기판으로 사용할 때 그 기판의 막질에 좋지 않은 영향을 줄 수가 있다.
이에 본 발명은 상기한 문제점을 해소시키기 위한 것으로, 미세 폴리싱 처리를 거쳐 제 1 질화물 기판에 형성된 표면 손상 부위를 이용하여 광소자의 기판으로 사용될 제 2 질화물 기판의 표면 상태를 개선한 고품질의 질화물 기판 제조 방법을 제공하는데 그 목적이 있다.
이를 위해 본 발명은 미세 폴리싱 처리를 거쳐 표면 손상 부분을 가지게 된 제 1 질화물 기판의 표면 상부에 마스크 패턴을 형성하고, 형성한 마스크 패턴을 이용해 상기 제 1 질화물 기판의 표면 일부를 제거한 후, 상기 제 1 질화물 기판 상부에 측면 성장법 등을 이용해 제 2 질화물 기판을 성장하도록 한다.
도 1a 내지 도 1d는 일반적인 제 1 질화물 기판의 제조 공정도이고,
도 2a 내지 도 2f는 일반적인 제 2 질화물 기판의 제조 공정도이고,
도 3a 내지 도 3f는 본 발명에 적용되는 제 2 질화물 기판의 제조 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
30 : 제 1 질화물 기판 31 : 표면 손상층
32 : 절연막 33 : 마스크 패턴
34 : 제 2 질화물 기판
이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.
먼저 본 발명은 미세 폴리싱 공정을 거쳐 표면 손상 부분을 가지게 된 제 1 질화물 기판 표면(이하 "표면 손상층"이라 약칭함)의 상부에 바로 RIE(Reactive Ion Etching)처리를 하지 않고 플라즈마 화학 기상 증착법을 이용해 마스크로 사용할 실리콘 산화막이나 실리콘 질화막과 같은 유전체 막 또는 금속 박막의 절연막을 증착한다.
즉, 종래와 같이 미세 폴리싱 과정에서 형성된 표면 손상층 상부에 바로 RIE처리를 하지 않고 금속 박막 또는 유전체막을 형성함으로써 금속 박막의 형성을 위한 PECVD 공정시 이온에 의해 그 표면에 입게 될 손상을 줄일 수 있다.
다음 제 1 질화물 기판 상부에 금속 박막 또는 유전체 막을 증착하면, 포토리쏘그래피(Photolithography)나 RIE 또는 건식 식각을 이용하여 상기 금속 박막 또는 유전체 막을 패터닝하여 마스크 패턴을 형성한 후, 플라즈마에 의한 아싱(Ashing) 공정을 통해 패터닝 공정 후 표면에 남아 있을 포토레지스트(PR)등의 잔유물을 제거한다.
이 때 아싱(Ashing)공정시 받게 될 표면 손상은 상기 미세 폴리싱 공정에 의해 형성된 표면 손상층이 모두 받게 됨으로써 상기 표면 손상층 하부의 제 1 질화갈륨 기판의 표면은 비교적 깨끗한 고품질의 막으로 남아 있어 이후의 LEO에 의해 성장될 제 2 질화물 기판의 막질을 최적으로 유지할 수가 있다.
다음 상기 아싱 공정이 종료되면, 마스크 패턴을 이용해 미세 폴리싱 처리를 통해 형성된 표면 손상 부분을 RIE를 통해 제거한 후, 열처리를 하여 HVPE 또는 측면 성장법 등을 이용해 두꺼운 제 2 질화물 기판을 성장한다.
그리고 나서 제 2 질화물 기판과 그 하부에 위치한 제 1 질화물 기판을 분리한 후, 경면 처리하여 고품질의 제 2 질화물 기판을 얻는다.
이하 본 발명의 일 실시예를 도 3a 내지 도 3f를 참조하여 설명하는데, 후술할 일 실시예에 사용되는 질화물 기판은 질화갈륨(GaN)으로 이루어진 기판을 사용한다.
본 발명은 미세 폴리싱 공정을 거쳐 제 1 질화 갈륨 기판 표면에 형성된 표면 손상층을 이용한 것이기 때문에 우선 표면 손상층을 가진 제 1 질화 갈륨 형성 과정을 간략히 설명한다.
먼저 이종 기판 예를 들면 사파이어 기판의 상부에 MOCVD 성장법 등을 이용해 버퍼층이 포함된 질화갈륨 층을 형성한다.
그런 다음 질화 갈륨 층 상부에 마스크로 사용하기 위한 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4)등의 유전체막 또는 W나 Ta 및 Pt등의 금속 박막을 형성한 후, 직선형의 반복적인 마스크 패턴을 형성한다.
그리고 나서 상기 마스크 패턴이 형성된 질화 갈륨 층 상부에 측면 성장법(LEO)을 통해 제 1 질화 갈륨 기판을 성장하고, 성장한 제 1 질화 갈륨 기판과 그 하부에 위치한 이종 기판 예를 들면 사파이어 기판을 분리한다.
이어 분리한 제 1 질화 갈륨 기판의 표면을 미세 폴리싱 처리하는데 이 때 상기 제 1 질화 갈륨 표면은 주로 메탈인 갈륨층으로 형성되기 때문에 일반적인 미세 폴리싱 처리시 그 표면은 미세한 스크래치 등으로 이루어진 표면 손상층으로 형성된다.
한편 미세 폴리싱 공정을 거쳐 도 3a에 도시된 바와 같이, 제 1 질화 갈륨 기판(30)에 스크래치 등으로 이루어진 표면 손상층(31)이 형성되면, 형성된 표면 손상층(31)상부에 플라즈마 화학 기상 증착을 이용해 마스크로 사용할 절연막(32)을 형성한다(도 3b).
상기 절연막(32)은 금속 박막 또는 유전체 막 중에서 선택된 어느 하나를 사용하며, 상기 금속 박막은 W나 Ta 또는 Pt중에서 어느 하나를 선택하여 사용하는 것이 바람직하고, 상기 유전체막은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 중에서 어느 하나를 사용하는 것이 바람직하다.
다음 상기 제 1 질화 갈륨 기판의 표면 손상층(31) 상부에 절연막(32)이 증착되면, 포토리쏘그래피(Photolithography)나 RIE 또는 건식 식각을 이용하여 상기 절연막(32)을 패터닝하여 마스크 패턴(33)을 형성한 후(도 3c), 플라즈마에 의한 아싱(Ashing) 공정을 통해 패터닝 공정 후 표면에 남아 있을 포토레지스트(PR)등의 잔유물을 제거한다.
포토 레지스트 등의 잔유물을 제거하면, 상기 마스크 패턴(33)을 이용해 미세 폴리싱 처리를 통해 형성된 표면 손상층(31) 일부를 이온 에칭(RIE)을 통해 제거하여 제 1 질화물 기판(30)의 일부를 노출시킨 후(도 3d), 열처리를 하여 HVPE 또는 측면 성장법 등을 이용해 두꺼운 제 2 질화 갈륨 기판(34)을 성장한다(도 3e).
그리고 나서 성장한 제 2 질화 갈륨 기판(34)과 그 하부에 위치한 제 1 질화 갈륨 기판을 분리하여 경면 처리함으로써 표면 상태가 양호한 고품질의 제 2 질화 갈륨 기판(34)을 얻게 된다(도 3f).
이상에서 상세히 설명한 바와 같이 본 발명에 따른 질화물 기판 제조 방법은 종래와 같이 미세 폴리싱 과정에서 형성된 표면 손상층 상부에 바로 RIE처리를 하지 않고 금속 박막 또는 유전체막을 형성함으로써 금속 박막의 형성을 위한 PECVD 공정시 이온에 의해 그 표면에 입게 될 손상을 줄일 수 있으며, 또한 아싱(Ashing)공정시 받게 될 표면 손상이 미세 폴리싱 공정에 의해 형성된 표면 손상층이 모두 받게 됨으로써 표면 손상층 하부의 제 1 질화물 기판과 제 2 질화물의 경계면은 비교적 깨끗한 고품질의 막으로 남아 있어 이후의 LEO에 의해 성장될 제 2 질화물 기판의 막질이 양호한 상태를 가질 수 있게 되는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (3)
- 미세 폴리싱 공정에 의해 형성된 제 1 차 질화물 기판의 표면 손상층 상부에 마스크 패턴을 증착하는 제 1 단계와 ;상기 제 1 단계를 통해 증착한 마스크 패턴을 이용해 상기 제 1 차 질화물 기판의 표면 손상층 일부를 제거하는 제 2 단계와 ;상기 제 2 단계를 통해 표면 손상층 일부가 제거된 제 1 차 질화물 기판 상부에 제 2 차 질화물 박막을 성장시켜 상기 제 1 차 질화물 기판과 상기 제 2 차 질화물 박막을 분리하는 제 3 단계로 이루어지는 것을 특징으로 하는 질화물 기판 제조 방법.
- 제 1 항에 있어서, 상기 제 10 단계와 제 20 단계 사이에 ;상기 마스크 패턴을 통해 발생된 잔유물을 아싱(Ashing) 공정을 통해 제거하는 단계를 포함하는 것을 특징으로 하는 질화물 기판 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 마스크 패턴은 유전체막 또는 금속 박막인 것을 특징으로 하는 질화물 기판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020022001A KR100844767B1 (ko) | 2002-04-22 | 2002-04-22 | 질화물 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020022001A KR100844767B1 (ko) | 2002-04-22 | 2002-04-22 | 질화물 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030083819A true KR20030083819A (ko) | 2003-11-01 |
| KR100844767B1 KR100844767B1 (ko) | 2008-07-07 |
Family
ID=32379979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020022001A KR100844767B1 (ko) | 2002-04-22 | 2002-04-22 | 질화물 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100844767B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2200071B1 (en) * | 1997-10-30 | 2012-01-18 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of making the same using homoepitaxy |
| KR100323710B1 (ko) * | 1999-04-20 | 2002-02-07 | 구자홍 | 질화갈륨 반도체 레이저 기판의 제조방법 |
| JP3678061B2 (ja) * | 1999-05-21 | 2005-08-03 | 日亜化学工業株式会社 | 窒化物半導体の成長方法及び窒化物半導体素子 |
| KR100357116B1 (ko) * | 2000-05-01 | 2002-10-19 | 엘지전자 주식회사 | 질화물 반도체막 성장 방법 |
-
2002
- 2002-04-22 KR KR1020020022001A patent/KR100844767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100844767B1 (ko) | 2008-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
| US7682944B2 (en) | Pendeo epitaxial structures and devices | |
| US5256594A (en) | Masking technique for depositing gallium arsenide on silicon | |
| US7008839B2 (en) | Method for manufacturing semiconductor thin film | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| US9711352B2 (en) | Large-area, laterally-grown epitaxial semiconductor layers | |
| US8148246B2 (en) | Method for separating semiconductor layer from substrate | |
| US7399684B2 (en) | Defect reduction in semiconductor materials | |
| JP2003249453A (ja) | 窒化ガリウム基板の製造方法 | |
| US20100035416A1 (en) | Forming III-Nitride Semiconductor Wafers Using Nano-Structures | |
| US6265322B1 (en) | Selective growth process for group III-nitride-based semiconductors | |
| US9269855B2 (en) | Method for manufacturing high efficiency light-emitting diodes | |
| US20070298592A1 (en) | Method for manufacturing single crystalline gallium nitride material substrate | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| KR100844767B1 (ko) | 질화물 기판 제조 방법 | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| JP2003332237A (ja) | 半導体薄膜の製造方法 | |
| TWI451480B (zh) | 三族氮化物半導體之製造方法 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| KR100586609B1 (ko) | 질화갈륨계 발광 소자의 제조 방법 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| KR100726968B1 (ko) | 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법 | |
| JP2000058454A (ja) | 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法 | |
| KR102126186B1 (ko) | 질화 갈륨 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |