KR20030083503A - High frequency semiconductor device - Google Patents

High frequency semiconductor device Download PDF

Info

Publication number
KR20030083503A
KR20030083503A KR1020020022207A KR20020022207A KR20030083503A KR 20030083503 A KR20030083503 A KR 20030083503A KR 1020020022207 A KR1020020022207 A KR 1020020022207A KR 20020022207 A KR20020022207 A KR 20020022207A KR 20030083503 A KR20030083503 A KR 20030083503A
Authority
KR
South Korea
Prior art keywords
high frequency
semiconductor device
input
frequency semiconductor
filter
Prior art date
Application number
KR1020020022207A
Other languages
Korean (ko)
Inventor
김동욱
이종수
정인호
Original Assignee
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레포스 주식회사 filed Critical 텔레포스 주식회사
Priority to KR1020020022207A priority Critical patent/KR20030083503A/en
Publication of KR20030083503A publication Critical patent/KR20030083503A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors

Abstract

PURPOSE: A high frequency semiconductor device is provided to be capable of restraining performance deterioration due to the nonconducting characteristic of a silicon substrate for reducing the loss of signal transmission. CONSTITUTION: A high frequency semiconductor device is provided with an insulating substrate(100), a passive element part(102) formed at the first predetermined upper portion of the insulating substrate and a coaxial structure signal transmitting line(150) formed at the second predetermined upper portion of the insulating substrate. At this time, the signal transmitting line includes a signal line(140) connected with the passive element part, a support part for supporting the signal line from the insulating substrate, and a shielding part spaced apart from the lower, upper and lateral portion of the signal line. The high frequency semiconductor device further includes an input/output part(155) formed at the outer portion of the shielding part for inputting and outputting an electric signal.

Description

고주파 반도체 소자{High frequency semiconductor device}High frequency semiconductor device

본 발명은 고주파 반도체 소자에 관한 것으로서, 보다 상세하게는 실리콘 기판의 반전도(semi-conducting) 특성에 기인한 성능 저하를 방지하기 위해 절연성 기판을 이용하는 고주파 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency semiconductor device, and more particularly, to a high frequency semiconductor device using an insulating substrate in order to prevent performance degradation due to semi-conducting characteristics of a silicon substrate.

신속한 정보 교환의 필요성이 증대됨에 따라 무선 이동통신 시스템 시장이 빠른 속도로 확대되고 있다. 이러한 이동통신 기술의 핵심인 고주파 반도체 소자는 통상 GHz대 이상의 고주파수 대역 신호를 고속처리할 수 있는 고주파 시스템에 사용되는 고주파 소자 중 반도체 공정을 이용하여 제작된 반도체 소자를 의미한다. 과거에는 고주파 무선통신용 소자 또는 회로를 구현함에 있어서 수동소자나 단일 부품 등을 사용하였으나, 고주파에서의 신뢰성에 문제가 있어서 반도체 기술을 이용한 소자의 사용이 늘고 있는 추세이다.As the need for rapid information exchange increases, the wireless mobile communication system market is rapidly expanding. The high frequency semiconductor device, which is the core of the mobile communication technology, refers to a semiconductor device manufactured by using a semiconductor process among high frequency devices used in a high frequency system capable of high-speed processing of a high frequency band signal of GHz or more. In the past, passive elements, single components, and the like have been used to implement a high frequency wireless communication device or circuit. However, there is a tendency to increase the use of devices using semiconductor technology due to problems in reliability at high frequencies.

일반적으로 무선통신용 단말기의 RF 블록을 기능별로 살펴보면, 능동부품으로는 저잡음증폭기(LNA), 하향주파수혼합기, 중간주파수증폭기, 상향주파수혼합기, 구동증폭기, 전력증폭기, 및 주파수 합성기의 부품과, 수동부품으로는 듀플렉서와 2종의 대역 통과 필터의 부품으로 구성되어 있다. 여기서, 저잡음증폭기, 하향주파수혼합기, 중간주파수증폭기 등을 묶어 수신기 모듈이라 하고, 상향주파수혼합기, 구동증폭기 등을 묶어 송신기 모듈이라 한다. 수신기 모듈과 송신기 모듈을 집적하면 송수신기(tranceiver)가 된다.In general, the RF block of the terminal for wireless communication by function includes active components such as low noise amplifier (LNA), down frequency mixer, intermediate frequency amplifier, up frequency mixer, driving amplifier, power amplifier, frequency synthesizer and passive components. It consists of a duplexer and two bandpass filter components. Here, a low noise amplifier, a downlink frequency mixer, an intermediate frequency amplifier, etc. are bundled together as a receiver module, and an uplink frequency mixer, a driving amplifier, etc. are bundled together and called a transmitter module. Integrating the receiver module and the transmitter module becomes a transceiver.

다른 기본 회로들과 마찬가지로 송수신기에서는 저잡음, 광대역, 저전력, 저신호손실, 고속화를 주요 목표로 하고 있다. 일반적으로 실리콘 기판은 화합물 반도체 기판에 비해 가격이 저렴하고 열전도성이 우수하며 제조공정이 안정되어 있어서 대량생산에 유리하다는 장점이 있다. 그러나, 실리콘 기판의 전자 이동도가 GaAs 등의 화합물 반도체 기판의 전자 이동도보다 아주 낮은 값을 가지며, 실리콘 기판의 반전도 특성때문에 초고주파 영역에서 큰 신호손실과 기생 커패시터에 의한 신호 누설이 있다. 이 때문에, 실리콘 기판에 고주파수의 전송선로를 제작하기 어렵고 고속의 동작특성을 얻기 어렵다는 단점이 있다.As with other basic circuits, transceivers aim to achieve low noise, wideband, low power, low signal loss, and high speed. In general, silicon substrates have advantages in that they are inexpensive, superior in thermal conductivity, and stable in manufacturing process compared to compound semiconductor substrates, which are advantageous for mass production. However, the electron mobility of the silicon substrate is much lower than that of compound semiconductor substrates such as GaAs, and due to the inversion characteristics of the silicon substrate, there is a large signal loss and signal leakage by parasitic capacitors in the ultrahigh frequency region. For this reason, it is difficult to produce a high frequency transmission line on a silicon substrate and it is difficult to obtain a high speed operating characteristic.

따라서, 종래의 고주파용 집적회로는 실리콘 기판의 반전도 특성으로 인한 신호손실을 막기 위해, 능동소자뿐만 아니라 수동소자들까지 값비싼 GaAs 등의 화합물 반도체 기판 상에 구현함으로써 가격이 매우 상승하였다.Therefore, in order to prevent signal loss due to the inversion characteristics of the silicon substrate, the conventional high frequency integrated circuit has been very expensive in realizing a compound semiconductor substrate such as GaAs, which is expensive not only for active devices but also for passive devices.

한편, 송신기 모듈과 송신기 모듈 각각은 적절한 수동소자부와 능동소자부의 결합으로 구성된다. 결합된 능동소자부와 수동소자부는 기능회로부를 구성하고, 각 기능회로부는 기판 상에서 신호전달선을 따라 상호 결합됨으로써 전체적인 하나의 모듈을 구성하는 것이다. 따라서, 송수신기와 같은 고주파 반도체 소자의 제조 과정에서는 능동소자부와 수동소자부를 전기적으로 연결하기 위한 공정, 이들과 신호전달선을 결합하는 공정이 필수적으로 요구된다. 이러한 집적 공정을 간단하고도효율적으로 수행할 수 있게 된다면 생산성이 높아질 것이다.On the other hand, each of the transmitter module and the transmitter module is composed of a combination of an appropriate passive element and an active element. The combined active element and the passive element constitute a functional circuit unit, and each functional circuit unit constitutes an entire module by being coupled to each other along a signal transmission line on a substrate. Therefore, a process for electrically connecting the active element portion and the passive element portion and a process of combining them with a signal transmission line are required in the manufacturing process of a high frequency semiconductor element such as a transceiver. Being able to perform this integration process simply and efficiently will increase productivity.

본 발명이 이루고자 하는 기술적 과제는, 실리콘 기판의 반전도성에 기인한 성능저하를 억제하여 신호전달 손실이 작고, 전체 면적이 작으며, 저가인 고성능 고주파 반도체 소자를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a high performance high frequency semiconductor device having a low signal transmission loss, a small overall area, and a low cost due to suppression of performance degradation due to the semiconductivity of a silicon substrate.

본 발명이 이루고자 하는 기술적 과제는 또한, 능동소자부와 수동소자부 및 신호전달선을 결합하는 공정을 간단하게 수행할 수 있는 구조의 고주파 반도체 소자를 제공하는 것이다.Another object of the present invention is to provide a high frequency semiconductor device having a structure capable of easily performing a process of combining an active device, a passive device, and a signal transmission line.

도 1은 본 발명의 제1 실시예에 따른 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다.1 schematically illustrates a side of a high frequency semiconductor device according to a first embodiment of the present invention.

도 2a는 도 1에 포함된 동축구조 신호전달선의 사시도이고, 도 2b는 도 2a의 B-B' 단면도이며, 도 2c는 도 2a의 C-C' 단면도이다.FIG. 2A is a perspective view of the coaxial signal transmission line included in FIG. 1, FIG. 2B is a cross-sectional view taken along line BB ′ of FIG. 2A, and FIG. 2C is a cross-sectional view taken along line C-C ′ of FIG. 2A.

도 3은 도 1의 고주파 반도체 소자에 포함된 동축구조 신호전달선, 입출력부 및 접지범프를 설명하기 위한 분해 사시도이다.3 is an exploded perspective view illustrating a coaxial signal transmission line, an input / output unit, and a ground bump included in the high frequency semiconductor device of FIG. 1.

도 4는 본 발명의 제2 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다.4 schematically illustrates a side of a high frequency semiconductor device according to a second embodiment of the present invention.

도 5a 및 도 5b는 도 4의 고주파 반도체 소자에 포함될 수 있는 대역 통과 필터의 예를 각각 도시한 것이다.5A and 5B illustrate examples of band pass filters that may be included in the high frequency semiconductor device of FIG. 4.

도 6 내지 도 9는 본 발명의 제3 내지 제6 실시예에 의한 고주파 반도체 소자 각각의 측면을 개략적으로 도시한 것이다.6 to 9 schematically illustrate side surfaces of each of the high frequency semiconductor devices according to the third to sixth embodiments of the present invention.

도 10a 내지 도 10f는 본 발명의 제7 실시예에 따라, 신호전달선과 입출력부 및 접지범프를 동시에 제조하는 방법을 단계별로 설명하는 도면들이다.10A to 10F are diagrams for explaining a method of simultaneously manufacturing a signal transmission line, an input / output unit, and a ground bump according to a seventh embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 절연성 기판, 102 : 수동소자부, 110 : 접지선, 130 : 차폐수단, 134: 지지수단, 140 : 신호선, 150 : 신호전달선, 155 : 입출력부, 160 : 접지범프, 160 : 필터 차폐수단, 165 : 필터선 지지수단, 170 : 필터선, 180 : 대역 통과 필터, 190 : 능동소자부, 195 : 패드, 200 : 패키지 또는 회로 기판.100: insulating substrate, 102: passive element portion, 110: ground wire, 130: shielding means, 134: support means, 140: signal line, 150: signal transmission line, 155: input and output unit, 160: ground bump, 160: filter shielding means 165: filter wire support means, 170: filter wire, 180: band pass filter, 190: active element portion, 195: pad, 200: package or circuit board.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 고주파 반도체 소자는, 절연성 기판 상에 형성된 수동소자부, 동축구조의 신호전달선 및 입출력부를 포함한다. 상기 신호전달선은, 상기 수동소자부와 연결되는 신호선, 상기 신호선을 상기 절연성 기판으로부터 지지하는 지지수단과, 상기 신호선의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 차폐수단을 포함한다. 상기 입출력부는 상기 신호선의 일 단부 상에 상기 차폐수단 외측으로 형성된다.The high frequency semiconductor device according to the present invention for achieving the above technical problem includes a passive element portion formed on an insulating substrate, a signal transmission line and an input / output unit of a coaxial structure. The signal transmission line includes a signal line connected to the passive element portion, support means for supporting the signal line from the insulating substrate, and shielding means spaced apart by a predetermined distance from the lower portion, the side portion, and the upper portion of the signal line. The input / output unit is formed outside the shielding means on one end of the signal line.

상기 수동소자부는 저항, 인덕터, 커패시터 중 적어도 어느 하나를 포함한다. 상기 절연성 기판은 글래스, HRS(High Resistivity Silicon), 또는 절연막이 상부에 형성된 실리콘 기판인 것이 바람직한데, 상기 절연막은 10㎛ 이상의 두께를 가진 산화된 다공성 실리콘(Oxidized Porous Silicon)막일 수 있다. 나아가, 상기 산화된 다공성 실리콘막 상에 버퍼층을 더 포함할 수 있다. 상기 버퍼층으로는 질화 실리콘막, 벤조씨클로부텐(benzocyclobutene)막, 폴리이미드(polyimide), TEOS-산화막, SOG막, USG막, BSG막 또는 BPSG막을 형성할 수 있다.The passive element unit includes at least one of a resistor, an inductor, and a capacitor. The insulating substrate is preferably a glass, a high resistance silicon (HRS), or a silicon substrate having an insulating film formed thereon. The insulating film may be an oxidized porous silicon (Oxidized Porous Silicon) film having a thickness of 10 μm or more. Furthermore, a buffer layer may be further included on the oxidized porous silicon film. As the buffer layer, a silicon nitride film, a benzocyclobutene film, a polyimide, a TEOS-oxide film, an SOG film, a USG film, a BSG film, or a BPSG film may be formed.

상기 신호선의 하부에 존재하는 차폐수단 상에는 외부와 연결되는 접지범프가 더 구비될 수 있다. 능동소자부는 상기 접지범프와 상기 입출력부에 전기적으로 연결될 수 있다. 여기서, 상기 능동소자부는 적어도 하나의 트랜지스터를 포함한다.A ground bump connected to the outside may be further provided on the shielding means existing under the signal line. The active element may be electrically connected to the ground bump and the input / output unit. Here, the active device unit includes at least one transistor.

상기 능동소자부는 상기 절연성 기판과는 별개의 기판에 형성된 것으로서, 전기적 연결을 위한 전기신호 입출력 패드를 포함하고 있으며, 상기 전기신호 입출력 패드와 상기 입출력부는 플립칩 본딩 방법으로 연결되거나 와이어 본딩 방법으로 연결된다. 여기서, 상기 별개의 기판은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 원소의 화합물 반도체 기판일 수 있다.The active element unit is formed on a substrate separate from the insulating substrate, and includes an electrical signal input / output pad for electrical connection, and the electrical signal input / output pad and the input / output unit are connected by a flip chip bonding method or connected by a wire bonding method. do. Here, the separate substrate may be a compound semiconductor substrate of group III-V or group II-VI elements.

한편, 본 발명에 따른 고주파 반도체 소자는 대역 통과 필터(band pass filter)를 더 포함할 수 있다. 상기 대역 통과 필터는 에지 커플링(edge coupling) 또는 브로드사이드 커플링(broadside coupling) 형태일 수 있다. 상기 대역 통과 필터는 필터선, 상기 필터선을 상기 절연성 기판으로부터 지지하는 필터선 지지수단과, 상기 필터선의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 필터 차폐수단을 포함하는 동축구조의 대역 통과 필터인 것이 바람직하다. 이 때, 상기 필터선의 일 단부 상에 상기 차폐수단 외측으로 형성된 필터 입출력부를 더 포함할 수 있다. 이 경우, 상기 능동소자부는 상기 필터 입출력부에도 전기적으로 연결될 수 있다.Meanwhile, the high frequency semiconductor device according to the present invention may further include a band pass filter. The band pass filter may be in the form of edge coupling or broadside coupling. The band pass filter has a coaxial band including a filter wire, filter wire support means for supporting the filter wire from the insulating substrate, and filter shielding means spaced apart from each other by a predetermined distance on the bottom, side, and top of the filter wire. It is preferable that it is a pass filter. At this time, the filter input and output unit formed on the outside of the shielding means on one end of the filter line may be further included. In this case, the active element may be electrically connected to the filter input / output unit.

이상의 구조물들은 패키지 기판 또는 회로 기판에 전기적으로 연결될 수 있다. 예컨대 본딩 와이어에 의해 상기 패키지 또는 회로 기판과 상기 입출력부 사이가 전기적으로 연결될 수 있다. 본딩 와이어 대신에, 범프를 개재시켜 상기 패키지 또는 회로 기판과 상기 입출력부 사이가 전기적으로 연결될 수도 있다.The above structures may be electrically connected to the package substrate or the circuit board. For example, a bonding wire may be electrically connected between the package or the circuit board and the input / output unit. Instead of a bonding wire, a bump may be interposed between the package or the circuit board and the input / output unit.

본 발명에 따르면, 수동소자부에는 가격이 저렴한 실리콘 기반의 기판을 사용하여 생산 단가가 절감되고, 능동소자부에는 화합물 반도체 기판 등을 사용하여 고속동작이 필요한 능동소자의 성능을 보장할 수 있다. 그리고, 산화된 다공성 실리콘막 또는 산화된 다공성 실리콘막과 버퍼층을 형성하여 실리콘 기판의 반전도 특성에 기인한 성능저하를 보다 억제할 수 있다.According to the present invention, the production cost is reduced by using a silicon-based substrate which is inexpensive for the passive element portion, and a compound semiconductor substrate is used for the active element portion to ensure the performance of the active element requiring high-speed operation. In addition, by forming an oxidized porous silicon film or an oxidized porous silicon film and a buffer layer, it is possible to further suppress performance degradation due to the semiconducting property of the silicon substrate.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 기술하는 실시예들에 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below.

제1 실시예First embodiment

도 1은 본 발명의 제1 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다.1 schematically illustrates a side of a high frequency semiconductor device according to a first embodiment of the present invention.

도 1을 참조하면, 절연성 기판(100) 상에 수동소자부(102)가 형성되어 있다. 절연성 기판(100)은 글래스 또는 HRS(High Resistivity Silicon)이고, 수동소자부(102)는 저항, 인덕터, 커패시터 중 적어도 어느 하나를 포함한다. 측면에서 보이는 수동소자부는 편의상 1개인 것으로 도시하였으나, 절연성 기판(100)에는 평면 상으로 여러 개의 수동소자부가 형성되어 있을 수 있다. 수동소자부(102)는 동축구조의 신호전달선(150)에 연결된다.Referring to FIG. 1, a passive element portion 102 is formed on an insulating substrate 100. The insulating substrate 100 is made of glass or high resistance silicon (HRS), and the passive element unit 102 includes at least one of a resistor, an inductor, and a capacitor. Although shown as one passive element part for convenience, the passive substrate 100 may have a plurality of passive element parts formed on a plane. The passive element unit 102 is connected to the signal transmission line 150 of the coaxial structure.

도 2a는 도 1에 포함된 동축구조 신호전달선(150)의 사시도이고, 도 2b는 도 2a의 B-B' 단면, 도 2c는 도 2a의 C-C' 단면을 보인 것이다. 도 2a 내지 도 2c에서 보듯이, 신호전달선(150)은 수동소자부(102)와 연결되는 신호선(140), 신호선(140)을 절연성 기판(100)으로부터 지지하는 지지수단(134)과, 신호선(140)의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 차폐수단(130)을 포함한다. 차폐수단(130)의 상부에는 홀(hole, 139)들이 구비될 수도 있다. 차폐수단(130)은 접지선(110), 상부 접지선(128)과 접지외벽(126, 127)들로 이루어지며, 일정한 스페이스를 둔 채 신호선(140)을 둘러싼다. 이 때 스페이스에는 공기가 들어가 있는 상태가 되어 신호손실이 줄어든다. 즉, 신호선과 차폐수단 사이에는 유전율이 낮은 공기로 채워져 있으므로 기생 커패시턴스 등으로부터 기인하는 신호손실이 최소화되기 때문에 신호선의 신호전달 성능이 향상된다.FIG. 2A is a perspective view of the coaxial signal transmission line 150 included in FIG. 1, FIG. 2B is a cross-sectional view taken along line B-B 'of FIG. 2A, and FIG. 2C is a cross-sectional view taken along line C-C' of FIG. 2A. As shown in FIGS. 2A to 2C, the signal transmission line 150 includes a signal line 140 connected to the passive element unit 102, support means 134 for supporting the signal line 140 from the insulating substrate 100, and The shielding means 130 is spaced apart from the signal line 140 by a predetermined interval on the bottom, side, and the top. Holes 139 may be provided on the shielding means 130. The shielding means 130 includes a ground line 110, an upper ground line 128, and ground outer walls 126 and 127, and surrounds the signal line 140 with a predetermined space. At this time, air enters the space, and signal loss is reduced. That is, since the signal loss due to parasitic capacitance is minimized because the dielectric constant is filled between the signal line and the shielding means, the signal transmission performance of the signal line is improved.

접지선(110)은 절연성 기판(100) 상에 금속 물질, 예컨대 구리(Cu)로써 형성된다. 이 때, 접지선(110)은 연속되지 않고 절연성 기판(100)의 상면을 일부 노출시킨다. 접지선(110)에 의해 노출된 절연성 기판(100)의 표면 위에는 금속 물질로 이루어진 지지수단(134)이 형성된다. 지지수단(134) 위에는 신호를 전송하기 위한 신호선(140)이 형성된다. 이 때, 지지수단(134)은 신호선(140) 밑에 연속해서 형성될 필요는 없으며, 도 2c에서와 같이 신호선(140)을 지지할 정도의 간격을 유지한 채 형성되는 것이 바람직하다.The ground line 110 is formed of a metal material, for example, copper (Cu), on the insulating substrate 100. At this time, the ground line 110 is not continuous and partially exposes the top surface of the insulating substrate 100. Support means 134 made of a metal material is formed on the surface of the insulating substrate 100 exposed by the ground line 110. The signal line 140 for transmitting a signal is formed on the support means 134. At this time, the support means 134 need not be formed continuously under the signal line 140, and it is preferable that the support means 134 is formed while maintaining an interval sufficient to support the signal line 140 as shown in FIG.

접지선(110) 위에는 각각 접지선(110)과 거의 수직하게 접지외벽(126, 127)들이 형성된다. 접지외벽(126, 127) 위에는 상부 접지선(128)이 형성되며, 이 상부 접지선(128)은 접지외벽(126, 127)들을 전기적으로 연결시킨다. 상부 접지선(128)과 접지외벽(126, 127)들도 금속으로 이루어지는 것이 바람직하다.Ground outer walls 126 and 127 are formed on the ground line 110, and are substantially perpendicular to the ground line 110, respectively. An upper ground line 128 is formed on the ground outer walls 126 and 127, and the upper ground line 128 electrically connects the ground outer walls 126 and 127. Preferably, the upper ground wire 128 and the ground outer walls 126 and 127 are made of metal.

도 3은 신호전달선(150) 부분의 분해 사시도로서, 상부 접지선(128)없이 도시한 것이다. 도 1 및 도 3을 참조하면, 신호선(140)의 적어도 일 단부 상에 차폐수단(130) 외측으로 입출력부(155)가 형성되어 있다. 그리고, 입출력부(155)의 양측으로 신호선(140)의 하부에 존재하는 차폐수단, 즉 접지선(110) 상에 외부와 연결되는 접지범프(160)가 형성되어 있다. 입출력부(155) 아래쪽으로는 포스트(post, 135)가 구비될 수 있다.3 is an exploded perspective view of a portion of the signal transmission line 150 and is shown without the upper ground line 128. 1 and 3, the input / output unit 155 is formed outside the shielding means 130 on at least one end of the signal line 140. In addition, shielding means existing under the signal line 140, that is, ground bumps 160 connected to the outside are formed on both sides of the input / output unit 155. A post 135 may be provided below the input / output unit 155.

입출력부(155)들 중 일부는 능동소자부(190)와 전기적으로 연결된다. 접지범프(160)들 중 일부도 능동소자부(190)와 전기적으로 연결될 수 있다. 능동소자부(190)는 절연성 기판(100)과는 별개의 기판에 형성된 것으로서, 예컨대 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 원소의 화합물 반도체 기판에 형성된다. 도 3에 도시한 것처럼, 능동소자부(190)는 전기적 연결을 위한 전기신호 입출력 패드(195)를 포함하며, 본 실시예에서는 전기신호 입출력 패드(195)와 입출력부(155)가 플립칩 본딩 방법으로 연결된다. 따라서, 입출력부(155)는 플립칩 본딩을 위한 접속용 범프로도 사용된다. 플립칩 방식에 의하므로 전체적인 소자의 크기를 감소시킬 수 있어 집적화에 유리하다. 그러나, 능동소자부(190)의 전기신호 입출력 패드(195)와 입출력부(155)는 와이어 본딩 방법으로 연결될 수도 있다.Some of the input / output units 155 are electrically connected to the active element unit 190. Some of the ground bumps 160 may also be electrically connected to the active element unit 190. The active element unit 190 is formed on a substrate separate from the insulating substrate 100, and is formed on a compound semiconductor substrate of, for example, a group III-V or group II-VI element. As shown in FIG. 3, the active element unit 190 includes an electrical signal input / output pad 195 for electrical connection. In this embodiment, the electrical signal input / output pad 195 and the input / output unit 155 are flip chip bonded. Is connected in a way. Therefore, the input / output unit 155 is also used as a connection bump for flip chip bonding. Because of the flip chip method, the overall device size can be reduced, which is advantageous for integration. However, the electric signal input / output pad 195 and the input / output unit 155 of the active element unit 190 may be connected by a wire bonding method.

본 실시예에서 수동소자부(102)와 능동소자부(190)를 적절히 선택하여 결합시키면 송신기 모듈과 송신기 모듈 각각을 구현할 수 있고, 이들을 결합하여 송수신기를 구현할 수도 있다. 그러나, 능동소자부(190)를 결합시키지 않더라도 단위 수동소자들의 집합체로써 이용할 수 있다.In the present embodiment, if the passive element unit 102 and the active element unit 190 are appropriately selected and combined, each of the transmitter module and the transmitter module may be implemented, or they may be combined to implement the transceiver. However, the active element unit 190 can be used as an assembly of unit passive elements even without coupling.

이상 설명한 바와 같이 본 실시예에 따르면, 절연성 기판으로서 화합물 반도체 기판보다 저가인 실리콘 기반의 기판을 사용하므로 기판 비용이 저렴하다. 뿐만 아니라, 절연성이 뛰어난 기판을 사용하므로 고주파의 신호 전송시 발생되는 신호 손실을 줄일 수 있다. 동축구조의 신호전달선을 채택하므로, 절연성 기판 위에 있는 다른 신호선과 쉽게 연결할 수 있다. 그리고, 초고주파 영역에서도 뛰어난 신호전달 능력을 가진다. 즉, 신호선을 기판으로부터 이격시킴으로써 기판으로부터 오는 유전체 손실을 감소시킬 수 있고, 신호선을 금속으로 차폐시킴으로써 외부로부터 오는 잡음의 영향을 받지 않도록 할 수 있다. 따라서, 저렴한 가격으로 고성능의 고주파 반도체 소자를 구현할 수 있다.As described above, according to the present embodiment, since the silicon-based substrate which is cheaper than the compound semiconductor substrate is used as the insulating substrate, the substrate cost is low. In addition, the use of a highly insulating substrate can reduce the signal loss generated during high frequency signal transmission. Adopting a coaxial signal line, it can be easily connected to other signal lines on an insulating substrate. In addition, it has excellent signal transmission capability even in the ultra high frequency range. That is, the dielectric loss from the substrate can be reduced by separating the signal line from the substrate, and the signal line can be shielded with a metal so as to be free from the influence of noise from the outside. Therefore, a high performance high frequency semiconductor device can be implemented at low cost.

제2 실시예Second embodiment

도 4는 본 발명의 제2 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다. 본 실시예는 상기 제1 실시예와 대체로 동일하나, 대역 통과 필터(180)를 더 포함한다. 이하에서는 상기 제1 실시예와의 차이점을 위주로 설명한다.4 schematically illustrates a side of a high frequency semiconductor device according to a second embodiment of the present invention. This embodiment is substantially the same as the first embodiment, but further includes a band pass filter 180. Hereinafter, the differences from the first embodiment will be mainly described.

도 4에 도시한 바와 같이, 절연성 기판(100) 상의 접지선(110) 상에는 대역 통과 필터(180)도 형성된다. 대역 통과 필터(180)도 신호전달선(150)과 마찬가지로동축구조로 형성된다. 즉, 필터선(170), 필터선(170)을 절연성 기판(100)으로부터 지지하는 필터선 지지수단(165)과, 필터선(170)의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 필터 차폐수단(160)을 포함한다. 도면은 최대한 간단히 하여 단지 접속되는 개념을 표현하고자 하였다.As shown in FIG. 4, a band pass filter 180 is also formed on the ground line 110 on the insulating substrate 100. The band pass filter 180 is formed in the same coaxial structure as the signal transmission line 150. That is, the filter wires 170 and the filter wire support means 165 for supporting the filter wires 170 from the insulating substrate 100 and the filter wires 170 are spaced apart from each other at predetermined intervals. Filter shielding means (160). The drawings are intended to be as simple as possible to represent the concept of being connected.

필터선(170)의 적어도 일 단부 상에 필터 차폐수단(160) 외측으로 필터 입출력부(185)를 형성할 수 있다. 필터 입출력부(185)는 능동소자부(190)와 전기적으로 연결될 수 있다. 도 3에 도시한 것처럼, 능동소자부(190)는 전기적 연결을 위한 전기신호 입출력 패드(195)를 포함하고 있으며, 본 실시예에서도 전기신호 입출력 패드(195)와 필터 입출력부(185)는 플립칩 본딩 방법으로 연결된다. 따라서, 필터 입출력부(185)는 플립칩 본딩을 위한 접속용 범프로도 사용된다. 그러나, 전기신호 입출력 패드(195)와 필터 입출력부(185)는 와이어 본딩 방법으로 연결되어도 무방하다.The filter input / output unit 185 may be formed outside the filter shielding means 160 on at least one end of the filter line 170. The filter input / output unit 185 may be electrically connected to the active element unit 190. As shown in FIG. 3, the active element unit 190 includes an electrical signal input / output pad 195 for electrical connection, and in this embodiment, the electrical signal input / output pad 195 and the filter input / output unit 185 are flipped. It is connected by a chip bonding method. Therefore, the filter input / output unit 185 is also used as a connection bump for flip chip bonding. However, the electric signal input / output pad 195 and the filter input / output unit 185 may be connected by a wire bonding method.

도 5a 및 도 5b는 도 4에 포함될 수 있는 대역 통과 필터의 예를, 상부에 존재하는 차폐수단없이 각각 도시한 것이다.5A and 5B illustrate examples of band pass filters that may be included in FIG. 4, without shielding means present thereon, respectively.

먼저 도 5a는 에지 커플링(edge coupling) 형태인 대역 통과 필터의 사시도이다. 이 대역 통과 필터도 신호전달선(150)과 마찬가지로, 필터선(170), 필터선(170)을 절연성 기판(100)으로부터 지지하는 필터선 지지수단(165)과, 필터선(170)의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 차폐수단(160)을 포함하는 동축구조이다. 우선, 절연성 기판(100) 상에 접지선(110)이 형성된다. 노출된 절연성 기판(100)의 표면 위에는 금속 물질로 이루어진 필터선 지지수단(165)이형성된다. 필터선 지지수단(165) 위에는 필터선(170)이 형성된다. 이 때, 필터선 지지수단(165)은 필터선(170)을 지지할 정도의 간격을 유지한 채 형성된다.First, FIG. 5A is a perspective view of a band pass filter in the form of edge coupling. Similar to the signal transfer line 150, the band pass filter also includes filter line support means 165 for supporting the filter line 170 and the filter line 170 from the insulating substrate 100, and the lower portion of the filter line 170. The side, and the coaxial structure including a shielding means 160 which is present at a predetermined interval spaced apart. First, the ground line 110 is formed on the insulating substrate 100. On the exposed surface of the insulating substrate 100, filter wire support means 165 made of a metal material is formed. The filter wire 170 is formed on the filter wire support means 165. At this time, the filter wire support means 165 is formed while maintaining a gap enough to support the filter wire 170.

접지선(110) 위에는 각각 접지선(110)과 거의 수직하게 필터 접지외벽(156, 157)이 형성된다. 필터 접지외벽(156, 157) 위에는 필터 상부 접지선(도시 생략)이 형성된다. 필터 상부 접지선은 필터 접지외벽(156, 157)을 전기적으로 연결시킨다. 접지선(110), 필터 상부 접지선과 필터 접지외벽(156, 157)은 일정한 스페이스를 둔 채 필터선(170)을 둘러싸 필터선(170)을 전기적으로 차폐하는 역할을 하는 필터 차폐수단(160)을 구성한다. 도시하지는 않았으나, 필터선(170)의 적어도 일 단부 상에 필터 차폐수단(160) 외측으로 필터 입출력부(185)가 형성될 수 있고, 상기 필터선(170)의 하부에 존재하는 차폐수단, 즉 접지선(110) 상에 외부와 연결되는 필터 접지범프를 더 구비할 수 있다.The filter ground outer walls 156 and 157 are formed on the ground line 110 substantially perpendicularly to the ground line 110, respectively. A filter upper ground line (not shown) is formed on the filter ground outer walls 156 and 157. The filter upper ground wire electrically connects the filter ground outer walls 156 and 157. The grounding wire 110, the filter upper grounding wire, and the filter grounding outer walls 156 and 157 surround the filter wire 170 with a predetermined space to provide a filter shielding means 160 that electrically shields the filter wire 170. Configure. Although not shown, a filter input / output unit 185 may be formed outside the filter shielding means 160 on at least one end of the filter wire 170, that is, shielding means existing under the filter wire 170. The ground wire 110 may further include a filter ground bump connected to the outside.

도 5b는 브로드사이드 커플링(broadside coupling) 형태인 대역 통과 필터의 상면도이다. 이 대역 통과 필터도 신호전달선(150)과 마찬가지로, 필터선(170), 필터선 지지수단(미도시)과, 필터 차폐수단(160)을 포함하는 동축구조이다.FIG. 5B is a top view of a band pass filter in the form of broadside coupling. FIG. Like the signal transmission line 150, the band pass filter also has a coaxial structure including a filter line 170, filter line support means (not shown), and filter shielding means 160.

제3 실시예Third embodiment

도 6은 본 발명의 제3 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다. 본 실시예는 상기 제2 실시예와 대체로 동일하나, 수동소자부(102)와 신호전달선(150)이 집적되는 절연성 기판의 종류가 상기 제2 실시예와 다르다. 이하에서는 상기 제2 실시예와의 차이점만을 설명한다.6 is a schematic side view of a high frequency semiconductor device according to a third embodiment of the present invention. This embodiment is substantially the same as the second embodiment, but the type of the insulating substrate on which the passive element unit 102 and the signal transmission line 150 are integrated is different from the second embodiment. The following describes only differences from the second embodiment.

본 실시예에서의 절연성 기판(107)은 산화된 다공성 실리콘막(OxidizedPorous Silicon, 105)이 형성된 실리콘 기판(102)이다. 여기서, 산화된 다공성 실리콘막(105)은 10㎛ 이상, 예컨대 20㎛ 이상으로 두껍게 형성되어 실리콘 기판(102)의 반전도 특성을 무시할 수 있을 정도로 양호한 절연성을 나타낸다.The insulating substrate 107 in this embodiment is a silicon substrate 102 on which oxidized porous silicon (OxidizedPorous Silicon) 105 is formed. Here, the oxidized porous silicon film 105 is formed to a thickness of 10 μm or more, for example, 20 μm or more, so that the insulating property of the silicon substrate 102 can be negligible.

통상적으로 실리콘 기판 위에 산화막을 형성하는 기술은 산소원자를 실리콘 기판 내로 침투시켜 실리콘 원자와 치환반응을 하도록 하는 방법이다. 그러나, 이 방법으로는 기판의 표면이 어느 정도 산화되면 깊은 곳, 예컨대 10㎛ 부근 이상으로 산소원자가 침투하기 어려워 10㎛ 이상 두께를 가진 산화막을 형성하기 매우 어려웠다. 가장 산화막 형성력이 좋다는 1000℃ 이상의 고온에서 수행하는 고온 산화막 형성 방법으로는 10㎛의 산화막을 얻기 위해 10시간 이상 산화막 형성 공정을 수행하여야 하며, 실리콘 기판의 산화정도는 점차 느려진다. 본 발명에서 제시하는 20㎛ 이상의 산화막을 얻기 위하여는 수십일, 최장 한달여 이상 고온 산화공정을 수행하여야 할 것으로 짐작된다.In general, a technique of forming an oxide film on a silicon substrate is a method of allowing oxygen atoms to penetrate into the silicon substrate to be substituted with silicon atoms. However, in this method, when the surface of the substrate is oxidized to some extent, it is difficult to form an oxide film having a thickness of 10 μm or more because oxygen atoms are difficult to penetrate deeply, for example, around 10 μm or more. As a high temperature oxide film forming method performed at a high temperature of 1000 ° C. or more, which has the best oxide film forming ability, an oxide film forming process should be performed for at least 10 hours to obtain an oxide film having a thickness of 10 μm. In order to obtain an oxide film of 20 μm or more proposed in the present invention, it is estimated that a high temperature oxidation process should be performed for several days or more for at least one month.

본 실시예에서는 실리콘 기판(102)을 사용하므로 기판 비용이 저렴하다. 뿐만 아니라, 두꺼운 산화된 다공성 실리콘막(105)은 절연성이 뛰어나므로 고주파의 신호 전송시 발생되는 신호 손실을 줄일 수 있다.In this embodiment, since the silicon substrate 102 is used, the substrate cost is low. In addition, since the thick oxidized porous silicon film 105 is excellent in insulation, it is possible to reduce signal loss generated during high frequency signal transmission.

제4 실시예Fourth embodiment

도 7은 본 발명의 제4 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것이다. 본 실시예는 상기 제3 실시예와 대체로 동일한데, 특히 산화된 다공성 실리콘막(105) 상에 버퍼층(109)이 더 형성되어 있다.7 schematically illustrates a side of a high frequency semiconductor device according to a fourth embodiment of the present invention. This embodiment is substantially the same as the third embodiment, in particular, a buffer layer 109 is further formed on the oxidized porous silicon film 105.

버퍼층(109)은 산화된 다공성 실리콘막(105)의 표면이 불균일함을 보완하기위하여 형성한다. 균일한 표면을 가질 수 있는 절연물질이라면 어떤 물질막이든지 무방하다. 예컨대 질화 실리콘막을 5㎛ 정도 형성할 수 있다. 버퍼층(109)으로는 질화 실리콘막 이외에도, 벤조씨클로부텐(Benzocyclobutene)막, 폴리이미드(polyimide), TEOS-산화막, SOG막, USG막, BSG막 또는 BPSG막을 형성할 수 있다.The buffer layer 109 is formed to compensate for the nonuniformity of the surface of the oxidized porous silicon film 105. As long as the insulating material can have a uniform surface, any material film can be used. For example, a silicon nitride film can be formed at about 5 mu m. As the buffer layer 109, a benzocyclobutene film, a polyimide, a TEOS-oxide film, an SOG film, a USG film, a BSG film, or a BPSG film can be formed in addition to the silicon nitride film.

제5 실시예Fifth Embodiment

도 1, 도 4, 도 6 및 도 7에 각각 나타낸 구조물들은 와이어 본딩 방법에 의해 패키지 기판 또는 회로 기판에 전기적으로 연결될 수 있다. 도 8은 본 발명의 제5 실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것으로서, 예를 들어 도 4에 나타낸 구조물이 와이어 본딩 방법에 의해 패키지 기판 또는 회로 기판에 연결된 것을 도시한다.The structures shown in FIGS. 1, 4, 6, and 7, respectively, may be electrically connected to the package substrate or the circuit board by a wire bonding method. FIG. 8 is a schematic side view of a high frequency semiconductor device according to a fifth embodiment of the present invention. For example, the structure shown in FIG. 4 is connected to a package substrate or a circuit board by a wire bonding method.

도 8을 참조하면, 패키지 또는 회로 기판(200) 상에 도 4에 나타낸 구조물이 탑재되고, 능동소자부(190)와 연결되어 있지 않은 입출력부(155)와 필터 입출력부(185)를 패키지 또는 회로 기판(200)에 본딩 와이어(210)로 연결한다. 패키지 또는 회로 기판(200)으로는 FR-4, GETEK, PCB 등의 유기 절연 기판을 이용할 수 있다. 참조부호 205는 패키지 또는 회로 기판(200) 상에 형성된 본딩 패드를 가리킨다.Referring to FIG. 8, the structure shown in FIG. 4 is mounted on a package or a circuit board 200, and the input / output unit 155 and the filter input / output unit 185 which are not connected to the active element unit 190 are packaged or The bonding wire 210 is connected to the circuit board 200. As the package or circuit board 200, an organic insulating substrate such as FR-4, GETEK, or PCB may be used. Reference numeral 205 denotes a bonding pad formed on the package or circuit board 200.

제6 실시예Sixth embodiment

도 1, 도 4, 도 6 및 도 7에 각각 나타낸 구조물들은 플립칩 본딩 방법에 의해 패키지 또는 회로 기판에 전기적으로 연결될 수도 있다. 도 9는 본 발명의 제6실시예에 의한 고주파 반도체 소자의 측면을 개략적으로 도시한 것으로서, 예를 들어 도 4에 나타낸 구조물이 플립칩 본딩 방법에 의해 패키지 또는 회로 기판에 연결된 것을 도시한다.The structures shown in FIGS. 1, 4, 6, and 7, respectively, may be electrically connected to a package or a circuit board by a flip chip bonding method. FIG. 9 schematically illustrates a side of a high frequency semiconductor device according to a sixth embodiment of the present invention. For example, the structure shown in FIG. 4 is connected to a package or a circuit board by a flip chip bonding method.

도 9를 참조하면, 패키지 또는 회로 기판(200) 상에 도 4에 나타낸 구조물이 뒤집혀진 상태로, 플립칩 접속용 범프(215)를 통해 전기적으로 연결되어 있다. 플립칩 접속용 범프(215)는 능동소자부(190)와 연결되어 있지 않은 입출력부(155)와 패키지 또는 회로 기판(200) 사이, 능동소자부(190)와 연결되어 있지 않은 필터 입출력부(185)와 패키지 또는 회로 기판(200) 사이에 개재된다.Referring to FIG. 9, the structure illustrated in FIG. 4 is inverted on the package or the circuit board 200, and is electrically connected through the flip chip connection bumps 215. The flip chip connection bump 215 may include a filter input / output unit between the input / output unit 155 which is not connected to the active element unit 190 and the package or circuit board 200, and which is not connected to the active element unit 190 ( Interposed between 185 and package or circuit board 200.

제7 실시예Seventh embodiment

본 발명에 따른 고주파 반도체 소자의 이해를 돕기 위하여, 상기 제1 실시예에 의한 고주파 반도체 소자를 제조하는 방법을 설명한다.In order to facilitate understanding of the high frequency semiconductor device according to the present invention, a method of manufacturing the high frequency semiconductor device according to the first embodiment will be described.

도 1을 다시 참조하면, 절연성 기판(100) 상에 수동소자부(102)를 형성하고, 동축구조의 신호전달선(150)을 형성한다. 동축구조의 신호전달선(150)은 각각 수동소자부(102)와 연결되는 신호선(140), 신호선(140)을 절연성 기판(100)으로부터 지지하는 지지수단(135)과, 신호선(140)의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 차폐수단(130)을 포함하도록 형성한다. 신호전달선(150)을 형성하는 단계와 동시에 신호선(140)의 적어도 일 단부 상에 차폐수단(130) 외측으로 입출력부(155)를 형성한다. 이와 동시에, 각 입출력부(155)의 일측으로 신호선(140)의 하부 차폐수단 상에 접지범프(160)를 형성할 수 있다.Referring back to FIG. 1, the passive element portion 102 is formed on the insulating substrate 100, and a signal transmission line 150 having a coaxial structure is formed. The signal transmission line 150 having a coaxial structure includes a signal line 140 connected to the passive element unit 102, support means 135 for supporting the signal line 140 from the insulating substrate 100, and a signal line 140 of the signal line 140. It is formed to include a shielding means 130 which is spaced apart at a predetermined interval on the bottom, side, and the top. Simultaneously with forming the signal transmission line 150, the input / output unit 155 is formed outside the shielding means 130 on at least one end of the signal line 140. At the same time, the ground bump 160 may be formed on one side of each input / output unit 155 on the lower shielding means of the signal line 140.

수동소자부(102)와 결합됨으로써 기능회로부를 구성하는 능동소자부(190)를형성한 다음, 능동소자부(190)를 입출력부(155)들 중 일부와 전기적으로 연결한다. 이 때, 능동소자부(190)는 절연성 기판(100)과는 별개의 기판에 전기적 연결을 위한 전기신호 입출력 패드(195)를 포함하도록 형성한다. 그러면, 능동소자부(190)를 입출력부(155)와 전기적으로 연결하는 단계는, 전기신호 입출력 패드(195)와 입출력부(155)를 플립칩 본딩방법 또는 와이어 본딩방법에 의하여 연결하여 수행할 수 있다.By being combined with the passive element unit 102 to form an active element unit 190 constituting a functional circuit unit, and then the active element unit 190 is electrically connected to some of the input and output unit 155. In this case, the active element unit 190 is formed to include an electrical signal input / output pad 195 for electrical connection to a substrate separate from the insulating substrate 100. Then, the step of electrically connecting the active element unit 190 with the input / output unit 155 may be performed by connecting the electrical signal input / output pad 195 and the input / output unit 155 by a flip chip bonding method or a wire bonding method. Can be.

이하, 도 10a 내지 도 10f를 참조하여 신호전달선(150)과 입출력부(155) 및 접지범프(160)를 동시에 제조하는 방법에 대하여 상세히 설명하기로 한다. 도 10a 내지 도 10f에서 (a)는 도 2a의 신호전달선(150)을 정면에서 본 경우이고, (b)는 입출력부(155)를 신호선(140)에 수직하게 자른 단면을 보인 것이다. (c)는 접지범프(160)의 단면을 보인 것이고, (d)는 도 2a의 신호전달선(150)을 접지외벽(126) 측에서 본 것이다.Hereinafter, a method of simultaneously manufacturing the signal transmission line 150, the input / output unit 155, and the ground bump 160 will be described in detail with reference to FIGS. 10A to 10F. 10A to 10F, (a) shows the front view of the signal transmission line 150 of FIG. 2A, and (b) shows a cross section of the input / output unit 155 cut perpendicular to the signal line 140. (c) shows a cross section of the ground bump 160, and (d) shows the signal transmission line 150 of FIG. 2A from the ground outer wall 126 side.

우선 도 10a에 도시한 바와 같이, 절연성 기판(100) 상에 대략 2000Å 정도 두께의 접지선(110)을 형성한다. 이를 위해서는 두 가지 방법을 이용할 수 있다.First, as shown in FIG. 10A, a ground line 110 having a thickness of about 2000 mW is formed on the insulating substrate 100. There are two ways to do this.

첫 번째 방법으로써, 절연성 기판(100) 전면에 접지용 금속층, 예컨대 구리를 진공증착한다. 이어서, 접지용 금속층 상에 접지선 패턴을 한정하는 포토레지스트를 형성한다. 이 포토레지스트를 마스크로 하여 접지용 금속층을 식각한 다음 포토레지스트를 제거하면, 절연성 기판(100) 상에 접지선(110)이 남는다.As a first method, a grounding metal layer, such as copper, is vacuum deposited on the entire surface of the insulating substrate 100. Subsequently, a photoresist defining a ground line pattern is formed on the ground metal layer. When the ground metal layer is etched using the photoresist as a mask and then the photoresist is removed, the ground line 110 remains on the insulating substrate 100.

두 번째 방법으로써, 절연성 기판(100) 전면에 도금을 원활히 하기 위한 금속씨드층(seed layer)을 형성한다. 금속씨드층 상에 접지선 패턴을 한정하는 개구부를 가지는 포토레지스트를 형성한다. 도금을 행하여 개구부 내에 접지용 금속층을 채운 다음, 포토레지스트와 노출된 금속씨드층을 제거한다. 그러면, 절연성 기판(100) 상에는 접지선(110)이 남는다.As a second method, a metal seed layer is formed on the entire surface of the insulating substrate 100 to facilitate plating. A photoresist having an opening defining a ground line pattern is formed on the metal seed layer. Plating is performed to fill the opening metal layer in the opening, and then the photoresist and the exposed metal seed layer are removed. Then, the ground line 110 remains on the insulating substrate 100.

도 10b를 참조하면, 접지선(110)을 포함한 절연성 기판(100) 상에 제1 포토레지스트(PR1)를 형성한다. 제1 포토레지스트(PR1)는 한 쌍의 평행한 제1 개구부(301) 및 제2 개구부(302), 제1 및 제2 개구부(301, 302) 사이의 제3 개구부(303), 제3 개구부(303)와 동축 상에 제1 및 제2 개구부(301, 302)보다 후퇴된 제4 개구부(304) 및 제4 개구부(304)의 적어도 일측에 제5 개구부(305)를 가진다.Referring to FIG. 10B, the first photoresist PR1 is formed on the insulating substrate 100 including the ground line 110. The first photoresist PR1 includes a pair of parallel first openings 301 and second openings 302, third openings 303, and third openings between the first and second openings 301 and 302. The fourth opening 304 and the fifth opening 305 are disposed on at least one side of the fourth opening 304 and the fourth opening 304 that are retracted from the first and second openings 301 and 302 on the coaxial with the 303.

다음에, 도금을 행하여 제1 내지 제5 개구부들(301, 302, 303, 304, 305)을 매립함으로써 서로 분리된 제1 내지 제5 금속층(126a, 127a, 134, 135, 160a)을 형성한다. 예를 들어 구리를 12㎛ 정도 도금한다. 이 때, 제1 및 제2 금속층(126a, 127a)은 각각 도 2a의 접지외벽(126, 127)을 형성하기 위한 것이고, 제3 금속층(134)은 지지수단이 된다. 제4 금속층(135)은 입출력부(155)를 지지하는 포스트(post) 역할을 한다. 제5 금속층(160a)은 접지범프(160)를 위한 것이다.Next, plating is performed to fill the first to fifth openings 301, 302, 303, 304, and 305 to form the first to fifth metal layers 126a, 127a, 134, 135, and 160a separated from each other. . For example, about 12 micrometers of copper are plated. In this case, the first and second metal layers 126a and 127a are for forming the ground outer walls 126 and 127 of FIG. 2A, respectively, and the third metal layer 134 serves as a supporting means. The fourth metal layer 135 serves as a post for supporting the input / output unit 155. The fifth metal layer 160a is for the ground bumps 160.

도 10c를 참조하면, 도 10b의 결과물 상에, 제1 및 제2 금속층(126a, 127a)을 각각 노출시키는 제6 및 제7 개구부(306, 307), 제3 및 제4 금속층(134, 135) 및 그 사이의 제1 포토레지스트(PR1)를 노출시키는 제8 개구부(308) 및 제5 금속층(160a)을 노출시키는 제9 개구부(309)를 가지는 제2 포토레지스트(PR2)를 형성한다.Referring to FIG. 10C, the sixth and seventh openings 306 and 307 and the third and fourth metal layers 134 and 135 exposing the first and second metal layers 126a and 127a, respectively, on the resultant of FIG. 10B. ) And a second photoresist PR2 having an eighth opening 308 exposing the first photoresist PR1 therebetween and a ninth opening 309 exposing the fifth metal layer 160a.

도금을 행하여 제6 내지 제9 개구부들(306, 307, 308, 309)을 매립함으로써 서로 분리된 제6 내지 제9 금속층(126b, 127b, 140, 160b)을 형성한다. 예를 들어 구리를 12㎛ 정도 도금한다. 여기서, 제6 및 제7 금속층(126b, 127b)도 접지외벽(126, 127)을 형성하기 위한 것이고, 제8 금속층(140)은 신호의 전달을 위한 신호선이 된다. 제9 금속층(160b)도 접지범프(160)를 위한 것이다.Plating is performed to fill the sixth to ninth openings 306, 307, 308, and 309 to form sixth to ninth metal layers 126b, 127b, 140, and 160b separated from each other. For example, about 12 micrometers of copper are plated. Here, the sixth and seventh metal layers 126b and 127b are also for forming the ground outer walls 126 and 127, and the eighth metal layer 140 serves as a signal line for transmitting signals. The ninth metal layer 160b is also for the ground bumps 160.

다음에 도 10d를 참조하면, 도 10c의 결과물 상에, 제6 및 제7 금속층(126b, 127b)을 각각 노출시키는 제10 및 제11 개구부(310, 311), 제8 금속층(140)에서 제4 금속층(135)에 대응되는 부분만 노출시키는 제12 개구부(312), 제9 금속층(160b)을 노출시키는 제13 개구부(313)를 가지는 제3 포토레지스트(PR3)를 형성한다.Next, referring to FIG. 10D, the tenth and eleventh openings 310 and 311 and the eighth metal layer 140 exposing the sixth and seventh metal layers 126b and 127b, respectively, may be formed on the resultant of FIG. 10C. A third photoresist PR3 having a twelfth opening 312 exposing only a portion corresponding to the fourth metal layer 135 and a thirteenth opening 313 exposing the ninth metal layer 160b is formed.

도금을 행하여 제10 내지 제13 개구부들(310, 311, 312, 313)을 매립함으로써 서로 분리된 제10 내지 제13 금속층(126c, 127c, 155a, 160c)을 형성한다. 예를 들어 구리를 12㎛ 정도 도금한다. 여기서, 제10 및 제11 금속층(126c, 127c)은 각각 접지외벽(126, 127)을 형성하기 위한 것이고, 제12 금속층(155a)은 입출력부(155)를 위한 것이다. 제13 금속층(160c)도 접지범프(160)를 위한 것이다.Plating is performed to fill the tenth to thirteenth openings 310, 311, 312, and 313 to form tenth to thirteenth metal layers 126c, 127c, 155a, and 160c separated from each other. For example, about 12 micrometers of copper are plated. Here, the tenth and eleventh metal layers 126c and 127c are for forming the ground outer walls 126 and 127, respectively, and the twelfth metal layer 155a is for the input / output unit 155. The thirteenth metal layer 160c is also for the ground bumps 160.

도 10e를 참조하면, 도 10d의 결과물 상에, 제10 및 제11 금속층(126c, 127c)을 연결하기 위한 제14 개구부(314), 제12 금속층(155a)을 노출시키는 제15 개구부(315), 제13 금속층(160c)을 노출시키는 제16 개구부(316)를 가지는 제4 포토레지스트(PR4)를 형성한다.Referring to FIG. 10E, on the resultant of FIG. 10D, a fourteenth opening 314 for connecting the tenth and eleventh metal layers 126c and 127c and a fifteenth opening 315 for exposing the twelfth metal layer 155a are exposed. The fourth photoresist PR4 having the sixteenth opening 316 exposing the thirteenth metal layer 160c is formed.

도금을 행하여 제14 내지 제16 개구부들(314, 315, 316)을 매립함으로써 서로 분리된 제14 내지 제16 금속층(128, 155b, 160d)을 형성한다. 예를 들어 니켈을 2㎛ 정도 도금한 다음, 계속하여 금을 5㎛ 정도 도금한다. 여기서, 제14 금속층(128)은 도 2a의 상부 접지선을 형성하기 위한 것이고, 제15 금속층(155b)은 입출력부(155)를 위한 것이다. 제16 금속층(160d)도 접지범프(160)를 위한 것이다.The plating is performed to fill the fourteenth to sixteenth openings 314, 315, and 316 to form the fourteenth to sixteenth metal layers 128, 155b, and 160d separated from each other. For example, nickel is plated at about 2 μm, and then gold is plated at about 5 μm. Here, the fourteenth metal layer 128 is for forming the upper ground line of FIG. 2A, and the fifteenth metal layer 155b is for the input / output unit 155. The sixteenth metal layer 160d is also for the ground bumps 160.

도 10f와 같이, 제1 내지 제4 포토레지스트(PR1, PR2, PR3, PR4)를 제거한다. 제14 금속층(128)은 상부에 개방된 부분을 가지도록 형성할 수 있으며, 이 때 제1 내지 제4 포토레지스트(PR1, PR2, PR3, PR4)는 신호선의 앞뒤의 개방된 부분뿐만 아니라 상기 개방된 부분을 통해서도 효과적으로 제거된다. 개방된 부분의 크기는 신호선에 전송되는 파장에 비해 상당히 작게 하는 것이 바람직하다.As shown in FIG. 10F, the first to fourth photoresists PR1, PR2, PR3, and PR4 are removed. The fourteenth metal layer 128 may be formed to have an open portion thereon, and the first to fourth photoresist PR1, PR2, PR3, and PR4 may be opened as well as the open portions before and after the signal line. It is also effectively removed through the portion that has been made. It is desirable that the size of the open portion be considerably smaller than the wavelength transmitted to the signal line.

이상의 방법에 따라, 제8 금속층(140)은 신호선이 되고, 제3 금속층(134)은 신호선을 지지하는 지지수단이 되며, 제1, 제6 및 제10 금속층(126a, 126b, 126c)은 접지외벽(126)이 되고, 제2, 제7 및 제11 금속층(127a, 127b, 127c)은 접지외벽(127)이 된다. 제14 금속층(128)은 상부접지선으로서, 제1, 제6 및 제10 금속층(126a, 126b, 126c)과 제2, 제7 및 제11 금속층(127a, 127b, 127c)을 전기적으로 연결하여 제8 금속층(140)을 차폐하게 된다. 제12 및 제15 금속층(115a, 115b)은 입출력부가 되고, 제5, 제9, 제13 및 제16 금속층(160a, 160b, 160c, 160d)은 전기적으로 연결되어 접지범프가 된다.According to the above method, the eighth metal layer 140 becomes a signal line, the third metal layer 134 becomes a support means for supporting the signal line, and the first, sixth and tenth metal layers 126a, 126b, and 126c are grounded. It becomes the outer wall 126, and the 2nd, 7th, and 11th metal layers 127a, 127b, and 127c become the ground outer wall 127. FIG. The fourteenth metal layer 128 is an upper ground line, and is electrically connected to the first, sixth, and tenth metal layers 126a, 126b, and 126c and the second, seventh, and eleventh metal layers 127a, 127b, and 127c. 8 shields the metal layer 140. The twelfth and fifteenth metal layers 115a and 115b are input / output units, and the fifth, ninth, thirteenth and sixteenth metal layers 160a, 160b, 160c, and 160d are electrically connected to be ground bumps.

제8 실시예Eighth embodiment

상기 제4 실시예에 의한 고주파 반도체 소자를 제조하는 방법을 설명한다.A method of manufacturing the high frequency semiconductor device according to the fourth embodiment will be described.

본 실시예는 제7 실시예와 대체로 동일한데, 신호전달선(150)을 형성하는 단계와 동시에 절연성 기판(100) 상에 대역 통과 필터(180)를 형성한다. 예컨대, 지지수단(134)을 형성하면서 필터선 지지수단(165)을 형성한다. 신호선(140)을 형성하면서 필터선(170)을 형성한다. 차폐수단(130)을 형성하면서 필터 차폐수단(160)을 형성한다. 그리고, 신호전달선(150)의 입출력부(155)들과 접지범프(160)들을 형성하면서, 필터 입출력부(185)와 필터 접지범프(미도시)를 형성한다.This embodiment is substantially the same as the seventh embodiment, and the band pass filter 180 is formed on the insulating substrate 100 at the same time as the signal transmission line 150 is formed. For example, the filter wire support means 165 is formed while the support means 134 is formed. The filter line 170 is formed while the signal line 140 is formed. The filter shielding means 160 is formed while the shielding means 130 is formed. The filter input / output unit 185 and the filter ground bump (not shown) are formed while the input / output units 155 and the ground bumps 160 of the signal transmission line 150 are formed.

이처럼, 동축구조의 신호전달선(150)을 형성하는 단계와 동시에 동축구조의 대역 통과 필터(180)를 형성하게 되면 전체적인 공정이 간단하고도 효율적이다. 즉, 본 발명에 따른 고주파 반도체 소자는 동축구조의 신호전달선과 필터를 채택함으로써 용이하게 집적될 수 있다.As such, when the coaxial structure of the signal transmission line 150 is formed and the coaxial band pass filter 180 is formed, the overall process is simple and efficient. That is, the high frequency semiconductor device according to the present invention can be easily integrated by adopting a coaxial structure of signal transmission lines and filters.

이상에서는 본 발명의 실시예들에 대하여 설명하였으나, 본 발명은 상기한 실시예들에만 한정되는 것은 아니고 그 외의 다양한 변경이나 변형이 가능하다.Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various other changes and modifications are possible.

본 발명은 GaAs 기판보다 저렴한 실리콘 기반의 기판을 사용하므로 생산비용이 절감된다. 뿐만 아니라, 절연성이 뛰어난 기판을 사용하므로 고주파의 신호 전송시 발생되는 신호 손실을 줄일 수 있다. 동축구조의 신호전달선을 채택하므로, 기판 위에 있는 다른 신호전달선과 쉽게 연결할 수 있다. 그리고, 초고주파 영역에서도 뛰어난 신호전달 능력을 가진다.The present invention uses a silicon-based substrate that is cheaper than a GaAs substrate, thereby reducing production costs. In addition, the use of a highly insulating substrate can reduce the signal loss generated during high frequency signal transmission. Adopting a coaxial signal line, it can be easily connected to other signal lines on the substrate. In addition, it has excellent signal transmission capability even in the ultra high frequency range.

그리고, 능동소자부를 플립칩 본딩방법으로 본딩하는 경우 소자의 전체 면적을 줄일 수 있다. 이에 따라, 집적화에 유리하다. 크기면에서 작아지는 장점으로 인하여 휴대전화기와 같은 경우에 점차 소형화 추세에 부합할 수 있다. 또한 칩 크기가 작아질수록 한 웨이퍼에서 생산되는 칩의 개수가 늘어나므로 공정원가는 줄게 되므로 생산단가의 면에서 보더라도 칩의 크기가 작아지는 것은 중요하다.In addition, when bonding the active device unit using a flip chip bonding method, the total area of the device may be reduced. This is advantageous for integration. Due to the small size, it can gradually meet the trend of miniaturization in the case of mobile phones. In addition, as the chip size decreases, the number of chips produced in one wafer increases, thereby reducing the process cost. Therefore, it is important to reduce the size of the chip even in view of the production cost.

동축구조의 신호전달선으로 배선을 할 때 플립칩 본딩 또는 와이어 본딩을 위한 입출력부 및 접지범프들을 신호전달선과 동시에 형성할 수 있는 구조이므로, 공정이 간단해지고 효율적이다. 대역 통과 필터를 더 형성할 경우에, 신호전달선과 같은 동축구조의 개념으로 형성하면 신호전달선을 형성하는 단계와 동시에 진행할 수 있다.When wiring with a coaxial signal transmission line, since the input / output unit and ground bumps for flip chip bonding or wire bonding can be simultaneously formed with the signal transmission line, the process is simple and efficient. In the case of further forming the band pass filter, if a concept of the coaxial structure such as the signal transmission line is formed, the band pass filter may be performed simultaneously with the step of forming the signal transmission line.

따라서, 본 발명에 의할 경우 신호전달 손실이 작고, 전체 면적이 작으며, 저가인 고성능 고주파 반도체 소자를 구현할 수 있다. 뿐만 아니라, 고성능의 고주파 반도체 소자를 좀 더 간단하고도 효율적으로 제조할 수 있다.Therefore, according to the present invention, a high performance high frequency semiconductor device having a small signal transmission loss, a small total area, and a low cost can be realized. In addition, high-performance high-frequency semiconductor devices can be manufactured more simply and efficiently.

Claims (16)

절연성 기판 상에 형성된 수동소자부;A passive element portion formed on the insulating substrate; 상기 수동소자부와 연결되는 신호선, 상기 신호선을 상기 절연성 기판으로부터 지지하는 지지수단과, 상기 신호선의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 차폐수단을 포함하는, 상기 절연성 기판 상에 형성된 동축구조의 신호전달선; 및A signal line connected to the passive element portion, support means for supporting the signal line from the insulating substrate, and shielding means spaced apart from each other by a predetermined distance on the lower portion, the side portion, and the upper portion of the signal line. Coaxial signal transmission line; And 상기 신호선의 일 단부 상에 상기 상부 차폐수단 외측에 형성되고 전기신호를 입출력하는 입출력부를 포함하는 것을 특징으로 하는 고주파 반도체 소자.And an input / output unit formed outside the upper shielding means on one end of the signal line to input and output an electrical signal. 제1항에 있어서, 상기 수동소자부는 저항, 인덕터, 커패시터 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device of claim 1, wherein the passive device comprises at least one of a resistor, an inductor, and a capacitor. 제1항에 있어서, 상기 절연성 기판은 글래스, HRS(High Resistivity Silicon), 또는 절연막이 상부에 형성된 실리콘 기판인 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device of claim 1, wherein the insulating substrate is a silicon substrate having a glass, a high resistivity silicon (HRS), or an insulating film formed thereon. 제3항에 있어서, 상기 절연막은 10㎛ 이상의 두께를 가진 산화된 다공성 실리콘(Oxidized Porous Silicon)막인 것을 특징으로 하는 고주파 반도체 소자.4. The high frequency semiconductor device of claim 3, wherein the insulating film is an oxidized porous silicon film having a thickness of 10 µm or more. 제4항에 있어서, 상기 산화된 다공성 실리콘막 상에 질화 실리콘막, 벤조씨클로부텐(benzocyclobutene)막, 폴리이미드(polyimide), TEOS-산화막, SOG막, USG막, BSG막 또는 BPSG막 중에서 선택된 버퍼층을 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.The buffer layer of claim 4, wherein the buffer layer is selected from a silicon nitride film, a benzocyclobutene film, a polyimide, a TEOS-oxide film, an SOG film, a USG film, a BSG film, or a BPSG film on the oxidized porous silicon film. High frequency semiconductor device, characterized in that it further comprises. 제1항에 있어서, 상기 차폐수단은 금속인 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device according to claim 1, wherein the shielding means is metal. 제1항에 있어서, 상기 신호선의 하부에 존재하는 차폐수단 상에 외부와 연결되는 접지범프를 더 구비하는 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device as claimed in claim 1, further comprising a ground bump connected to the outside on a shielding means existing under the signal line. 제7항에 있어서, 상기 접지범프와 상기 입출력부에 전기적으로 연결되는 능동소자부를 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.8. The high frequency semiconductor device of claim 7, further comprising an active device unit electrically connected to the ground bump and the input / output unit. 제8항에 있어서, 상기 능동소자부는 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device of claim 8, wherein the active device unit comprises at least one transistor. 제9항에 있어서, 상기 능동소자부는 상기 절연성 기판과는 별개의 기판에 형성된 것으로서, 전기신호 입출력 패드를 포함하고 있으며, 상기 전기신호 입출력 패드와 상기 입출력부는 플립칩 본딩방법으로 연결되어 있는 것을 특징으로 하는 고주파 반도체 소자.10. The method of claim 9, wherein the active element is formed on a substrate separate from the insulating substrate, and includes an electrical signal input and output pad, the electrical signal input and output pad and the input and output unit is connected by a flip chip bonding method. High frequency semiconductor element. 제9항에 있어서, 상기 능동소자부는 상기 절연성 기판과는 별개의 기판에 형성된 것으로서, 전기신호 입출력 패드를 포함하고 있으며, 상기 전기신호 입출력 패드와 상기 입출력부는 와이어 본딩 방법으로 연결되어 있는 것을 특징으로 하는 고주파 반도체 소자.10. The method of claim 9, wherein the active element is formed on a separate substrate from the insulating substrate, and includes an electrical signal input and output pad, the electrical signal input and output pad and the input and output unit is connected by a wire bonding method. High frequency semiconductor device. 제10항 또는 제11항에 있어서,The method according to claim 10 or 11, wherein 패키지 또는 회로 기판; 및Package or circuit board; And 상기 입출력부와 상기 패키지 또는 회로 기판 사이를 전기적으로 연결하는본딩 와이어를 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.And a bonding wire electrically connecting the input / output unit and the package or the circuit board. 제10항 또는 제11항에 있어서,The method according to claim 10 or 11, wherein 패키지 또는 회로 기판; 및Package or circuit board; And 상기 입출력부와 상기 패키지 또는 회로 기판 사이를 플립칩 본딩 방법에 의해 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.And a bump electrically connecting the input / output unit and the package or the circuit board by a flip chip bonding method. 제1항에 있어서, 상기 절연성 기판 상에 형성된 에지 커플링(edge coupling) 또는 브로드사이드 커플링(broadside coupling) 형태의 대역 통과 필터(band pass filter)를 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device of claim 1, further comprising a band pass filter in the form of edge coupling or broadside coupling formed on the insulating substrate. 제14항에 있어서, 상기 대역 통과 필터는 전기신호가 전달되는 필터선, 상기 필터선을 상기 절연성 기판으로부터 지지하는 필터선 지지수단과, 상기 필터선의 하부, 측부, 및 상부에 일정간격 이격되어 존재하는 필터 차폐수단을 포함하는 동축구조의 대역 통과 필터인 것을 특징으로 하는 고주파 반도체 소자.15. The filter of claim 14, wherein the band pass filter is provided with a filter line through which an electric signal is transmitted, filter line support means for supporting the filter line from the insulating substrate, and spaced apart from the filter line by a predetermined distance. A high frequency semiconductor device, characterized in that the bandpass filter of the coaxial structure including a filter shielding means. 제15항에 있어서, 상기 필터선의 일 단부 상에 상기 차폐수단 외측으로 형성된 필터 입출력부를 더 포함하는 것을 특징으로 하는 고주파 반도체 소자.The high frequency semiconductor device as claimed in claim 15, further comprising a filter input / output unit formed outside the shielding means on one end of the filter line.
KR1020020022207A 2002-04-23 2002-04-23 High frequency semiconductor device KR20030083503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020022207A KR20030083503A (en) 2002-04-23 2002-04-23 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020022207A KR20030083503A (en) 2002-04-23 2002-04-23 High frequency semiconductor device

Publications (1)

Publication Number Publication Date
KR20030083503A true KR20030083503A (en) 2003-10-30

Family

ID=32380121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020022207A KR20030083503A (en) 2002-04-23 2002-04-23 High frequency semiconductor device

Country Status (1)

Country Link
KR (1) KR20030083503A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042743B1 (en) * 2009-03-31 2011-06-20 이재성 Gripper for reticle transferring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042743B1 (en) * 2009-03-31 2011-06-20 이재성 Gripper for reticle transferring

Similar Documents

Publication Publication Date Title
US7515879B2 (en) Radio frequency circuit module
US6900708B2 (en) Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6914500B2 (en) Filter circuit device and method of manufacturing the same
US8169276B2 (en) Vertical transmission line structure that includes bump elements for flip-chip mounting
US6534855B1 (en) Wireless communications system and method of making
EP2503858B1 (en) Diplexer circuit and method of manufacturing a printed circuit board therefor
US10971466B2 (en) High frequency module and communication device
EP1519485A1 (en) Demultiplexer and communications device
US8682403B2 (en) Filter having impedance matching circuits
JP2004342949A (en) Electronic component module
US20080278259A1 (en) Methods for designing switchable and tunable broadband filters using finite-width conductor-backed coplanar waveguide structures
JP4527570B2 (en) High frequency module and wireless communication apparatus equipped with the same
US20230155612A1 (en) Radio frequency module and communication device
KR100759737B1 (en) Branching filter package
CN112088489A (en) Circuit board
KR20030083503A (en) High frequency semiconductor device
KR102504973B1 (en) Radio frequency module and communication device
KR100839252B1 (en) Connetion For Conducting High Frequency Signal Between A Circuit And A Discrete Electrical Component
KR101338682B1 (en) Integrated module of communication circuit
JP3576465B2 (en) High frequency semiconductor device and portable communication device using the same
KR20040043055A (en) Method for manufacturing duplexer
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
KR100583239B1 (en) Transmitter/receiver module of communication
JP2004281844A (en) Semiconductor device, semiconductor device manufacturing method, and radio communication apparatus
JP4162819B2 (en) High frequency circuit equipment

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination