KR20030081979A - Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current - Google Patents
Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current Download PDFInfo
- Publication number
- KR20030081979A KR20030081979A KR1020020020453A KR20020020453A KR20030081979A KR 20030081979 A KR20030081979 A KR 20030081979A KR 1020020020453 A KR1020020020453 A KR 1020020020453A KR 20020020453 A KR20020020453 A KR 20020020453A KR 20030081979 A KR20030081979 A KR 20030081979A
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- auto refresh
- enable signal
- power supply
- supply voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 반도체 기억 장치를 오토 리프레쉬 시키는 경우 반도체 기억 장치에서 소모되는 전류를 줄이기 위한 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이버 제어회로에 관한 것이다.The present invention relates to a sense amplifier over-driver control circuit for reducing the auto refresh current for reducing the current consumed in the semiconductor memory when the semiconductor memory device is auto refreshed.
반도체 기억 장치의 구동전압은 점차 낮아지지만 처리속도는 고속화가 요구되면서 이를 해결하기 위한 여러 가지 기술적 보완들이 행해져 왔는데 그 중 하나가 데이터를 read/write하는 센스 앰프의 구동전원을 2원화하여 구동시키는 센스 앰프 오버드라이빙 기법이다.As the driving voltage of the semiconductor memory device is gradually lowered, but the processing speed is required to be high, various technical supplements have been made to solve this problem. One of them is a sense that drives the driving power of a sense amplifier that reads and writes data in binary. Amplifier overdriving technique.
비트 라인 센스 앰프(이하, '센스앰프'라 한다)의 동작으로 셀에 저장된 데이터가 선택되면 비트라인프리챠지전압(VBLP:Voltage for Bit Line Precharge)의 전위를 갖고 있던 비트 라인으로 챠지 쉐어링되어 나오고, 이 비트 라인은 풀다운과 풀업 역할을 하는 드라이버용 트랜지스터를 Low(Vss) 및 High(Vcore)로 디벨럽시킨다. 이 때 비트라인프리챠지전압 VBLP에서 셀전원전압 Vcore로 풀업하는 동작에서 셀전원전압 Vcore가 낮아 비트라인프리챠지전압 VBLP와의 차이가 크지 않으므로 원하는 레벨인 셀전원전압 Vcore까지 상승하는데 많은 시간이 소요된다. 이를 극복하기 위하여 풀업용 트랜지스터의 오버 드라이빙 기법을 사용하게 된다.When data stored in a cell is selected by the operation of a bit line sense amplifier (hereinafter referred to as a 'sense amplifier'), it is charged and shared by a bit line having a potential of a voltage line bit charge voltage (VBLP). This bit line develops low (Vss) and high (Vcore) transistors for the driver, which act as pulldowns and pullups. At this time, in the operation of pulling up from the bit line precharge voltage VBLP to the cell power supply voltage Vcore, the cell power supply voltage Vcore is so low that the difference from the bit line precharge voltage VBLP is not large. . To overcome this problem, the overdriving technique of the pull-up transistor is used.
도 1은 일반적인 센스앰프의 오버 드라이빙을 위한 블럭구성도로서, 이를 참조하여 오버 드라이빙 동작을 설명하면 다음과 같다.1 is a block diagram for overdriving a general sense amplifier. Referring to this, the overdriving operation will be described below.
워드라인에 의해 선택된 셀의 데이터가 비트라인으로 챠지 쉐어링되어 비트라인을 벌린다. 이 때만큼 벌어지는데 이 폭은 셀의 커패시턴스와 비트라인의 커패시턴스의 비에 의해 결정되고, 수십 내지 백 mV정도이다. 이 벌어진 폭으로 센스 앰프를 구동하여 충분히 read/write 할 만큼의 값으로 만든다. 이 센스앰프 동작 동안에 다음과 같은 동작이 발생한다.Data of the cell selected by the word line is charged and shared by the bit line to spread the bit line. At this time This width is determined by the ratio of the cell's capacitance to the bit line's capacitance, and is on the order of tens to one hundred mV. Drive the sense amplifier with this gap to make it read / write enough. The following operations occur during this sense amplifier operation.
우선 오버 드라이빙 구간에서 센스앰프 구동제어부(도시되지 않음)에서 제1 센스 앰프 인에이블 신호 SA_EN_1가 센스앰프 오버드라이버(100)의 MOS1에 인가(NMOS 트래지스터인 경우 'H'신호, PMOS 트랜지스터인 경우 'L'신호)되어 MOS1이 인에이블된다. 초기에 셀전원전압 Vcore보다 높은 외부전원전압 VEXT가 비트 라인에 인가되어 리스토어 라인 RTO의 전위가 급격히 올라간다.First, the first sense amplifier enable signal SA_EN_1 is applied to the MOS1 of the sense amplifier overdriver 100 by the sense amplifier driving control unit (not shown) in the overdriving period ('H' signal when the NMOS transistor is a PMOS transistor). MOS1) is enabled. Initially, the external power supply voltage VEXT higher than the cell power supply voltage Vcore is applied to the bit line, and the potential of the restore line RTO rises rapidly.
리스토어 라인 RTO의 전위가 일정이상 올라가 오버 드라이빙이 끝나면 드라이빙구간에서는 센스앰프 구동제어부에서 제2 센스 앰프 인에이블 신호 SA_EN_2가 센스앰프 드라이버(200)의 MOS 트랜지스터 MOS2에 인가되어 MOS 트랜지스터 MOS2를 인에이블시킨다. 이 때 셀전원전압 Vcore가 MOS 트랜지스터 MOS2와 리스토어 라인 RTO를 통하여 센스앰프로 유입되어 풀업 및 유지한다.When the potential of the restore line RTO rises more than a certain level and overdriving is completed, in the driving section, the second sense amplifier enable signal SA_EN_2 is applied to the MOS transistor MOS2 of the sense amplifier driver 200 by the sense amplifier drive controller to enable the MOS transistor MOS2. . At this time, the cell power supply voltage Vcore flows into the sense amplifier through the MOS transistor MOS2 and the restore line RTO to pull up and maintain it.
이 동작중에 높은 외부전원전압 VEXT가 셀전원전압 Vcore로 유입되어 셀전원전압을 상승시키는 현상이 나타나기 쉬운데 특히 센스앰프를 연속으로 동작시키는 경우 셀전원전압으로의 유입이 크게 나타난다.It is easy to see a high external power supply voltage VEXT flowing into the cell power supply voltage Vcore during this operation, which increases the cell power supply voltage. Especially, when the sense amplifier is operated continuously, the inflow into the cell power supply voltage is large.
도 2의 리스토어 라인 중 A 부분이 과도하게 상승하게 되고, 이러한 영향으로 셀전원전압 또한 상승함을 알 수 있다. 어라한 현상을 제거하기 위하여 센스 앰프가 동작하여 오버 드라이빙 하는 중이거나 이후에 실제 셀전원전압과 기준 셀전원전압을 비교하여 실제 셀전원전압으로부터 소스전압단으로 전류를 흘려보내 실제 셀전원전압을 원하는 레벨로 낮추는 방법을 사용하고 있다. 이로 인하여 전류 소모가 증가한다.It can be seen that part A of the restore line of FIG. 2 is excessively increased, and the cell power supply voltage is also increased due to this effect. To eliminate this phenomenon, the sense amplifier operates during overdriving or afterwards, it compares the actual cell power supply voltage with the reference cell power supply voltage and flows the current from the actual cell power supply voltage to the source voltage terminal to obtain the actual cell power supply voltage. I'm using a level down method. This increases the current consumption.
이에 대한 대책으로는 오버 드라이빙의 구동구간을 최적화하여 이러한 현상을 낮출 수 있으나, 노말 드라이빙에 비하여 커지는 피크 전류 및 전하의 방전으로 인해 발생하는 전류의 소모 문제는 해결할 수 없다.As a countermeasure, this phenomenon can be lowered by optimizing the driving period of overdriving, but the problem of current consumption caused by the discharge of the peak current and charge, which is larger than that of normal driving, cannot be solved.
상기의 문제점을 해결하기 위하여 액티브 등의 노말 모드에서는 오버 드라이빙을 시켜 반도체 기억 장치의 코어 성능을 유지하고, 오토 리프레쉬 모드에서는 오버 드라이빙을 하지 않거나 오버 드라이빙 구간을 짧게 하여 피크 전류 및 평균전류의 소모를 저감시키는 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브 제어회로를 제공함에 목적이 있다.In order to solve the above problems, the core performance of the semiconductor memory device is maintained by overdriving in the normal mode such as active, and the peak current and the average current are consumed by not overdriving or shortening the overdriving interval in the auto refresh mode. It is an object of the present invention to provide a sense amplifier overdrive control circuit for reducing auto refresh current.
도 1은 일반적인 센스앰프의 오버 드라이빙을 위한 블럭구성도,1 is a block diagram for overdriving a general sense amplifier;
도 2는 도 1에서의 전압파형도,2 is a voltage waveform diagram of FIG. 1;
도 3은 본 발명에 따른 센스앰프 오버 드라이빙을 위한 제1 실시예 구성도,3 is a configuration diagram of a first embodiment for sense amplifier overdriving according to the present invention;
도 4는 도 3의 센스앰프 오버드라이브 제어부의 제1 실시예 예시도,4 is a diagram illustrating a first embodiment of the sense amplifier overdrive controller of FIG. 3;
도 5는 도 4의 센스앰프 오버드라이브 제어부의 파형도,5 is a waveform diagram of the sense amplifier overdrive controller of FIG. 4;
도 6은 도 3의 센스앰프 오버드라이브 제어부의 제2 실시예 예시도,6 is a view illustrating a second embodiment of the sense amplifier overdrive controller of FIG. 3;
도 7은 도 6의 센스앰프 오버드라이브 제어부의 파형도,7 is a waveform diagram of the sense amplifier overdrive controller of FIG. 6;
도 8은 본 발명에 따른 센스앰프 오버드라이빙을 위한 제2 실시예 구성도,8 is a configuration diagram of a second embodiment for sense amplifier overdriving according to the present invention;
도 9는 도 8의 파형도.9 is a waveform diagram of FIG. 8.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 센스앰프 오버 드라이버 200: 센스앰프 드라이버100: sense amplifier over driver 200: sense amplifier driver
300: 센스 앰프 500: 센스앰프 오버드라이브 제어부300: sense amplifier 500: sense amplifier overdrive control unit
600: 오버 드라이브 전원전압 스위칭부600: overdrive power supply voltage switching unit
상기의 목적을 달성하기 위한 본 발명의 센스 앰프 오버 드라이브 제어회로는 오토 리프레쉬 인에이블신호, 센스 앰프 오버 드라이버 인에이블 신호 및 센스앰프 인에이블 신호를 입력으로 하여 하기 센스앰프 오버드라이버와 하기 센스앰프 드라이버를 인에이블시키기 위한 신호를 출력하는 센스앰프 오버드라이버 제어수단; 상기 센스앰프 오버드라이버 제어수단의 출력신호에 따라 노말 모드에서는 동작하고, 오토 리프레쉬 모드에서는 동작하지 않는 센스앰프 오버드라이버; 상기 센스앰프 오버드라이버 제어수단의 출력신호에 따라 노말 모드 및 오토 리프레쉬 모드에서 동작하는 센스앰프 드라이버; 및 상기 센스앰프 오버드라이버와 상기 센스앰프 드라이버의 구동에 따라 외부전원전압 혹은 셀전원전압을 인가받는 센스앰프를 포함하는 것을 특징으로 한다.In order to achieve the above object, the sense amplifier overdrive control circuit of the present invention uses an auto refresh enable signal, a sense amplifier over driver enable signal, and a sense amplifier enable signal as inputs. Sense amplifier overdriver control means for outputting a signal for enabling the signal; A sense amplifier over driver which operates in a normal mode and does not operate in an auto refresh mode according to an output signal of the sense amplifier over driver control means; A sense amplifier driver operating in a normal mode and an auto refresh mode according to an output signal of the sense amplifier overdriver control means; And a sense amplifier configured to receive an external power supply voltage or a cell power supply voltage according to the driving of the sense amplifier overdriver and the sense amplifier driver.
또한, 본 발명의 센스 앰프 오버 드라이브 제어회로는 오토 리프레쉬 인에이블신호, 센스 앰프 오버 드라이버 인에이블 신호 및 센스앰프 인에이블 신호를 입력으로 하여 하기 센스앰프 오버드라이버와 하기 센스앰프 드라이버를 인에이블시키기 위한 신호를 출력하는 센스앰프 오버드라이브 제어수단; 상기 센스앰프 오버드라이버 제어수단의 출력신호에 따라 노말 모드에서 동작구간보다 오토 리프레쉬 모드에서의 동작구간이 상대적으로 짧은 센스앰프 오버드라이버; 상기 센스앰프 오버드라이버 제어수단의 출력신호에 따라 노말 모드 및 오토 리프레쉬 모드에서 동작하는 센스앰프 드라이버; 및 상기 센스앰프 오버드라이버와 상기 센스앰프 드라이버의 구동에 따라 외부전원전압 혹은 셀전원전압을 인가받는 센스앰프를 포함하는 것을 특징으로 한다.In addition, the sense amplifier overdrive control circuit of the present invention inputs an auto refresh enable signal, a sense amplifier over driver enable signal, and a sense amplifier enable signal as inputs to enable the following sense amplifier overdriver and the following sense amplifier driver. Sense amplifier overdrive control means for outputting a signal; A sense amplifier overdriver having a relatively short operation period in an auto refresh mode than an operation section in a normal mode according to an output signal of the sense amplifier overdriver control means; A sense amplifier driver operating in a normal mode and an auto refresh mode according to an output signal of the sense amplifier overdriver control means; And a sense amplifier configured to receive an external power supply voltage or a cell power supply voltage according to the driving of the sense amplifier overdriver and the sense amplifier driver.
또한, 본 발명의 센스 앰프 오버 드라이브 제어회로는 오토 리프레쉬 인에이블신호를 사용하여 오토 리프레쉬 인에이블신호의 입력전에는 외부전원전압을 출력하고 오토 리프레쉬 인에이블신호의 입력후에는 셀전원전압을 출력하는 오버 드라이브 전원전압 스위칭 수단; 상기 오버 드라이브 전원전압 스위칭 수단으로부터 출력되는 출력전압을 전원전압으로 입력받는 센스앰프 오버 드라이버; 및 센스앰프를 포함하는 것을 특징으로 한다.In addition, the sense amplifier overdrive control circuit of the present invention uses an auto refresh enable signal to output an external power supply voltage before input of the auto refresh enable signal, and outputs a cell power supply voltage after input of the auto refresh enable signal. Drive power supply voltage switching means; A sense amplifier over driver receiving an output voltage output from the overdrive power supply voltage switching means as a power supply voltage; And a sense amplifier.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 3은 본 발명에 따른 센스앰프 오버 드라이빙을 위한 제1 실시예 구성도이다.3 is a configuration diagram of a first embodiment for sense amplifier overdriving according to the present invention.
오토 리프레쉬 인에이블신호 aref_en와 오버드라이버 인에이블 신호 ov_en 그리고 센스앰프 인에이블 신호 sa_en를 입력으로 하여 센스앰프 오버드라이버(100)와 센스앰프 드라이버(200)를 인에이블시키기 위한 신호를 출력하는 센스앰프 오버드라이브 제어부(500)와, 센스앰프 오버드라이버 제어부(500)의 출력산호에 따라 인에이블되는 센스앰프 오버드라이버(100) 및 센스앰프 드라이버(200) 그리고 이들의 구동에 따라 외부전원전압 혹은 셀전원전압을 인가받는 센스앰프(300)로 구성된다.A sense amplifier over which outputs a signal for enabling the sense amplifier overdriver 100 and the sense amplifier driver 200 by inputting the auto refresh enable signal aref_en, the overdriver enable signal ov_en, and the sense amplifier enable signal sa_en. An external power supply voltage or a cell power supply voltage according to the drive control unit 500 and the sense amplifier overdriver 100 and the sense amplifier driver 200 which are enabled according to the output codes of the sense amplifier overdriver control unit 500 and their driving. It consists of a sense amplifier (300) receiving a.
도 4는 도 3의 센스앰프 오버드라이브 제어부의 제1 실시예로서, 오토 리프레쉬 동작중에는 오버 드라이버가 동작하지 않는 경우의 회로이고, 도 5는 제1 실시예의 파형도이다.FIG. 4 is a first embodiment of the sense amplifier overdrive controller of FIG. 3, which is a circuit when the over driver does not operate during an auto refresh operation, and FIG. 5 is a waveform diagram of the first embodiment.
센스앰프 오버드라이버 제어부는, 센스앰프 오버 드라이버 인에이블 신호를 반전시키는 제1 인버터, 제1 인버터의 출력과 오버 리프레쉬 인에이블 신호를 입력으로 하는 노아 게이트, 노아 게이트의 출력을 일정 시간동안 지연시키는 지연기,지연기의 출력을 반전시키는 제2 인버터, 제2 인버터의 출력과 노아 게이트의 출력을 입력으로 하는 제1 낸드 게이트, 제1 낸드 게이트의 출력을 반전시켜 센스앰프 오버 드라이버의 입력신호를 생성하는 제3 인버터, 오토 리프레쉬 인에이블신호와 센스앰프 오버드라이버 인에이블신호를 입력으로 하는 제2 낸드 게이트, 센스앰프 인에이블신호를 반전시키는 제4 인버터, 제2 낸드 게이트의 출력과 제4 인버터의 출력을 입력받아 센스앰프 드라이버의 입력신호를 생성하는 제3 낸드 게이트로 이루어진다.The sense amplifier overdriver control unit may be configured to delay the output of the first inverter for inverting the sense amplifier over driver enable signal, the output of the first inverter and the output of the no refresh gate and the noar gate for a predetermined time. Generates the input signal of the sense amplifier over-driver by inverting the output of the first inverter and the first NAND gate and the first NAND gate that input the output of the second inverter, the output of the second inverter, and the output of the NOR gate. A third inverter, a second NAND gate that inputs an auto refresh enable signal and a sense amplifier overdriver enable signal, a fourth inverter that inverts the sense amplifier enable signal, an output of the second NAND gate, and a fourth inverter. The third NAND gate receives an output and generates an input signal of the sense amplifier driver.
위와 같은 구성에 따라 액티브시에는 일정 구간동안 센스 앰프 오버 드라이버(100)를 동작시키지만, 오토 리프레쉬 인에이블신호가 입력되는 동안에는 센스 앰프 오버 드라이버(100)를 전혀 동작시키지 않는다.According to the configuration described above, the sense amplifier over driver 100 is operated for a predetermined period during active operation, but the sense amplifier over driver 100 is not operated at all while the auto refresh enable signal is input.
도 6은 도 3의 센스앰프 오버드라이브 제어부의 제2 실시예로서, 오토 리프레쉬 동작중에는 오버 드라이버가 짧은 구간동안 동작하는 경우의 회로이고, 도 7은 제2 실시예의 파형도이다.FIG. 6 is a circuit diagram of the second embodiment of the sense amplifier overdrive controller of FIG. 3, in which an over driver operates for a short period during an auto refresh operation, and FIG. 7 is a waveform diagram of the second embodiment.
도 6과 같은 구성에 따라 액티브시에는 일정 구간동안 센스 앰프 오버 드라이버(100)를 동작시키지만, 오토 리프레쉬 인에이블신호가 입력되는 동안에는 액티브시보다 짧은 구간동안만 동작시켜 피크 전류를 감소시킨다.According to the configuration as shown in FIG. 6, the sense amplifier over driver 100 is operated for a predetermined period during the active operation, while the peak current is reduced by operating only for a shorter period than the active operation while the auto refresh enable signal is input.
도 8은 본 발명에 따른 센스앰프 오버드라이빙을 위한 제2 실시예 구성도로서, 센스앰프 오버드라이버(100)에 제공되는 전원전압을 오토 리프레쉬 인에이블신호의 인가여부에 따라 달리하는 것이다.8 is a configuration diagram of a second embodiment for sense amplifier overdriving according to the present invention, in which a power supply voltage provided to the sense amplifier overdriver 100 is changed depending on whether an auto refresh enable signal is applied.
오버 드라이브 전원전압 스위칭 수단은, 게이트에 입력되는 오토 리프레쉬인에이블신호의 제어에 따라 소스측에 입력되는 외부전원전압을 드레인측을 통하여 센스앰프 오버 드라이버로 출력하는 제1 모스트랜지스터와 게이트에 입력되는 오토 리프레쉬 인에이블신호의 제어에 따라 소스측에 입력되는 셀전원전압을 드레인측을 통하여 센스앰프 오버 드라이버로 출력하는 제2 모스트랜지스터로 구성되고, 제1 모스트랜지스터와 제2 모스트랜지스터는 서로 다른 형태를 갖는다.The overdrive power supply voltage switching means is inputted to the gate and the first MOS transistor for outputting the external power supply voltage inputted to the source side to the sense amplifier over driver through the drain side under the control of the auto refresh enable signal inputted to the gate. According to the control of the auto refresh enable signal, the second power transistor configured to output the cell power supply voltage input to the source side through the drain side to the sense amplifier over driver, and the first and second MOS transistors are different from each other. Has
위와 같은 구성에 따라, 오토 리프레쉬 인에이블 신호의 반전신호인 오토 리프레쉬 인에이블바아 신호 /aref_en를 인가받아 오토 리프레쉬 구간에서는 셀전원전압 Vcore을 센스 앰프 오버 드라이버(100)에 인가하고, 액티브 구간 등에서는 외부전원전압 VEXT을 센스 앰프 오버 드라이버(100)에 인가함으로써 센스앰프 오버 드라이버에 인가되는 제어신호와는 무관하게 오토 리프레쉬 인에이블 신호에 따라 외부전원전압 혹은 셀전원전압을 인가하도록 한다.According to the above configuration, the auto refresh enable bar signal / aref_en, which is an inverted signal of the auto refresh enable signal, is applied and the cell power supply voltage Vcore is applied to the sense amplifier over driver 100 in the auto refresh section. By applying the external power supply voltage VEXT to the sense amplifier over driver 100, the external power supply voltage or the cell power supply voltage may be applied according to the auto refresh enable signal regardless of the control signal applied to the sense amplifier over driver 100.
도 9는 도 8의 제2 실시예에서의 파형도이다.FIG. 9 is a waveform diagram in the second embodiment of FIG. 8.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains, and the foregoing embodiments and the accompanying drawings. It is not limited to.
상기의 구성에 따라 본 발명은 오토 리프레쉬 동작의 수행동안에 오버 드라이빙 동작을 막음으로 인하여 전류의 과다한 소모를 줄임으로써 코어의 성능을 향상시키는 효과가 있다.According to the above configuration, the present invention has the effect of improving the performance of the core by reducing excessive consumption of current by preventing the overdriving operation during the performance of the auto refresh operation.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020020453A KR20030081979A (en) | 2002-04-15 | 2002-04-15 | Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020020453A KR20030081979A (en) | 2002-04-15 | 2002-04-15 | Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030081979A true KR20030081979A (en) | 2003-10-22 |
Family
ID=32379045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020020453A KR20030081979A (en) | 2002-04-15 | 2002-04-15 | Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030081979A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738959B1 (en) * | 2006-02-09 | 2007-07-12 | 주식회사 하이닉스반도체 | Circuit and method for supplying voltage source of sense amplifier in semiconductor memory apparatus |
| KR100753077B1 (en) * | 2001-12-29 | 2007-08-31 | 주식회사 하이닉스반도체 | Bit-Line Isolation signal Generator in Semiconductor Memory Device |
| KR100920843B1 (en) * | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | Auto refresh operation control circuit of semiconductor memory apparatus |
| KR100940265B1 (en) * | 2007-10-31 | 2010-02-04 | 주식회사 하이닉스반도체 | Sense amplifier power supply circuit |
| KR101012973B1 (en) * | 2008-07-28 | 2011-02-10 | 서원호 | Apparatus for adjusting board angle of table |
| US7957213B2 (en) | 2006-02-09 | 2011-06-07 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus |
-
2002
- 2002-04-15 KR KR1020020020453A patent/KR20030081979A/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753077B1 (en) * | 2001-12-29 | 2007-08-31 | 주식회사 하이닉스반도체 | Bit-Line Isolation signal Generator in Semiconductor Memory Device |
| KR100738959B1 (en) * | 2006-02-09 | 2007-07-12 | 주식회사 하이닉스반도체 | Circuit and method for supplying voltage source of sense amplifier in semiconductor memory apparatus |
| US7548480B2 (en) | 2006-02-09 | 2009-06-16 | Hynix Semiconductor Inc. | Circuit and method for supplying power to sense amplifier in semiconductor memory apparatus |
| US7957213B2 (en) | 2006-02-09 | 2011-06-07 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus |
| KR100940265B1 (en) * | 2007-10-31 | 2010-02-04 | 주식회사 하이닉스반도체 | Sense amplifier power supply circuit |
| KR100920843B1 (en) * | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | Auto refresh operation control circuit of semiconductor memory apparatus |
| US8194488B2 (en) | 2008-05-09 | 2012-06-05 | Hynix Semiconductor Inc. | Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus |
| KR101012973B1 (en) * | 2008-07-28 | 2011-02-10 | 서원호 | Apparatus for adjusting board angle of table |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566120A (en) | Apparatus and method for controlling transistor current leakage | |
| US7158430B2 (en) | Bit line sense amplifier control circuit | |
| US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
| KR100406548B1 (en) | Method and Circuit for Bit Line Precharging in Semiconductor Memory Device | |
| US7161860B2 (en) | Local input/output line precharge circuit of semiconductor memory device | |
| US6717880B2 (en) | Current reducing device in sense amplifier over driver scheme of semiconductor memory chips and its method | |
| KR0167295B1 (en) | Sense amplifier circuit for low power | |
| US7362167B2 (en) | Voltage generator | |
| US7315195B2 (en) | High voltage generation circuit | |
| US7317653B2 (en) | Semiconductor memory device having sense amp over-driving structure and method of over-driving sense amplifier thereof | |
| KR20050101868A (en) | Apparatus and method for supplying power in a semiconductor device | |
| KR100599213B1 (en) | Io line precharge circuit, semiconductor memory device having the same, and method of precharging io line | |
| US7426151B2 (en) | Device and method for performing a partial array refresh operation | |
| KR20030081979A (en) | Sense Amplifier Over Drive Control Circuit for decreasing Auto Refresh Current | |
| KR20060035235A (en) | Leakage current control device of semiconductor memory device | |
| KR100406540B1 (en) | Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method | |
| KR100335269B1 (en) | Word line drive | |
| KR100280406B1 (en) | Driving circuit for sense amplifier | |
| KR100662215B1 (en) | Sram circuit and operating method thereof | |
| KR100296322B1 (en) | Wordline Bootstrap Circuit | |
| KR100336765B1 (en) | Output control circuit for sense amplifier | |
| KR20030001868A (en) | Sense amplifier power control circuit | |
| KR0137321B1 (en) | Isolation voltage generator circuit & method of semiconductor memory device | |
| KR200349229Y1 (en) | Equalization Circuit of Semiconductor Memory | |
| KR100543931B1 (en) | Bitline precharge voltage generation circuit of a semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |